CN110121038A - 像素电路及其驱动方法、图像传感器 - Google Patents

Abstract

本公开提供一种像素电路及其驱动方法、图像传感器，涉及图像传感器技术领域，像素电路包括：光电感应电路；第一和第二存储电路；驱动电路，控制端和第一端分别与第二存储电路的第一端和第二电压端电连接；复位电路，被配置为将第一存储电路的第一端、第二存储电路的第二端、第二存储电路的第一端的电位分别复位到第一、第二和第三初始电位；第一控制电路，被配置为控制光电感应电路与第一存储电路的第一端是否电连接，控制第二存储电路的第二端与第三电压端是否电连接，控制驱动电路的控制端与驱动电路的第二端是否电连接；第二控制电路，被配置为分别控制第一存储电路的第一端和驱动电路的第二端与第二存储电路的第二端和信号读取线是否电连接。

Description

像素电路及其驱动方法、图像传感器

技术领域

本公开涉及图像传感器技术领域，尤其涉及一种像素电路及其驱动方法、图像传感器。

背景技术

X射线图像传感器等医用的图像传感器输出的电流大小与照射剂量基本成正比。为了提高图像传感器探测的灵敏度，需要较大的照射剂量，例如需要较长的照射时间。

因此，如果要减小被检查者的受照射剂量，需要对图像传感器感应到的光信号转换后的电信号进行放大。

发明内容

发明人注意到，图像传感器中不同像素电路中的放大晶体管的阈值电压可能会不同。因此，即便感应到同样的光信号，不同像素电路输出的电流大小也会不同，这使得图像传感器最终得到的图像不准确。

为了解决上述问题，本公开实施例提供了如下技术方案。

根据本公开实施例的一方面，提供一种像素电路，包括：光电感应电路，被配置为感应光信号，并将感应到的光信号转换为电信号；第一电容器，包括第一端和与第一电压端电连接的第二端；第二电容器，包括第一端和第二端；第一晶体管，所述第一晶体管的控制端与所述第二电容器的第一端电连接，所述第一晶体管的第一端与第二电压端电连接；复位电路，与所述第一存储电路的第一端、所述第二存储电路的第一端和所述第二存储电路的第二端电连接，被配置为响应于第一复位信号将所述第一电容器的第一端的电位复位到第一复位端的第一初始电位，响应于第二复位信号将所述第二电容器的第二端的电位复位到第二复位端的第二初始电位，以及响应于第三复位信号将所述第二电容器的第一端的电位复位到第三复位端的第三初始电位；第一控制电路，与所述光电感应电路、所述第一存储电路的第一端、所述驱动电路的控制端和所述驱动电路的第二端电连接，被配置为响应于第一控制信号控制所述光电感应电路与所述第一电容器的第一端是否电连接，响应于第二控制信号控制所述第二电容器的第二端与第三电压端是否电连接，以及响应于第三控制信号控制所述第一晶体管的控制端与所述第一晶体管的第二端是否电连接；第二控制电路，与所述第一存储电路的第一端、所述第二存储电路的第二端和所述驱动电路的第二端电连接，被配置为响应于第四控制信号控制所述第一电容器的第一端与所述第二电容器的第二端是否电连接，以及响应于第五控制信号控制所述第一晶体管的第二端与信号读取线是否电连接。

在一些实施例中，所述驱动电路包括：第一晶体管，所述第一晶体管的控制端与所述第二存储电路的第一端电连接，所述第一晶体管的第一端与所述第二电压端电连接，所述第一晶体管的第二端与所述第一控制电路和所述第二控制电路电连接。

在一些实施例中，所述复位电路包括下列中的一个或多个：第二晶体管，所述第二晶体管的控制端被配置为接收所述第一复位信号，所述第二晶体管的第一端与所述第一复位端电连接，所述第二晶体管的第二端与所述第一电容器的第一端电连接；第三晶体管，所述第三晶体管的控制端被配置为接收所述第二复位信号，所述第三晶体管的第一端与所述第二复位端电连接，所述第三晶体管的第二端与所述第二电容器的第二端电连接；和第四晶体管，所述第四晶体管的控制端被配置为接收所述第三复位信号，所述第四晶体管的第一端与所述第三复位端电连接，所述第四晶体管的第二端与所述第二电容器的第一端电连接。

在一些实施例中，所述第一控制电路包括下列中的一个或多个：第五晶体管，所述第五晶体管的控制端被配置为接收所述第一控制信号，所述第五晶体管的第一端与所述光电感应电路电连接，所述第五晶体管的第二端与所述第一电容器的第一端电连接；第六晶体管，所述第六晶体管的控制端被配置为接收所述第二控制信号，所述第六晶体管的第一端与所述第三电压端电连接，所述第六晶体管的第二端与所述第二电容器的第二端电连接；和第七晶体管，所述第七晶体管的控制端被配置为接收所述第三控制信号，所述第七晶体管的第一端与所述第一晶体管的第二端电连接，所述第七晶体管的第二端与所述第一晶体管的控制端电连接。

在一些实施例中，所述第二控制电路包括下列中的一个或多个：第八晶体管，所述第八晶体管的控制端被配置为接收所述第四控制信号，所述第八晶体管的第一端与所述第一电容器的第一端电连接，所述第八晶体管的第二端与所述第二电容器的第二端电连接；和第九晶体管，所述第九晶体管的控制端被配置为接收所述第五控制信号，所述第九晶体管的第一端与信号读取线电连接，所述第九晶体管的第二端与所述第一晶体管的第二端电连接。

在一些实施例中，所述第二复位端和所述第二电压端相同；所述第一复位端和所述第三复位端相同；所述第一电压端和所述第三电压端相同。

在一些实施例中，所述第一复位信号、所述第二复位信号和所述第三复位信号相同；所述第一控制信号、所述第二控制信号和所述第三控制信号相同；所述第五控制信号和所述第六控制信号相同。

在一些实施例中，所述光电感应电路包括光电探测器。

根据本公开实施例的另一方面，提供一种图像传感器，包括：多个像素电路，所述多个像素电路中的至少一个包括上述任意一个实施例所述的像素电路。

根据本公开实施例的又一方面，提供一种如上述任意一个实施例所述的像素电路的驱动方法，包括：在第一阶段，所述复位电路响应于所述第一复位信号将所述第一电容器的第一端的电位复位到所述第一复位端的第一初始电位，响应于所述第二复位信号将所述第二电容器的第二端的电位复位到所述第二复位端的第二初始电位，以及响应于所述第三复位信号将所述第二电容器的第一端的电位复位到所述第三复位端的第三初始电位；在所述第一阶段之后的第二阶段，所述第一控制电路响应于所述第一控制信号控制所述光电感应电路与所述第一电容器的第一端电连接，响应于所述第二控制信号控制所述第二电容器的第二端与所述第三电压端电连接，以及响应于所述第三控制信号控制所述第一晶体管的控制端与所述第一晶体管的第二端电连接；和在所述第二阶段之后的第三阶段，所述第二控制电路响应于所述第四控制信号控制所述第一电容器的第一端与所述第二电容器的第二端电连接，以及响应于所述第五控制信号控制所述第一晶体管的第二端与所述信号读取线电连接。

本公开实施例提供的像素电路包括光电感应电路、第一存储电路、第二存储电路、驱动电路、复位电路、第一控制电路和第二控制电路。像素电路在感应到同样的光信号的情况下输出到信号读取线的电流相同。这样，不同的像素电路在感应同样的光信号的情况下输出的电流相同，提高了图像传感器得到的图像的准确性。

通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征、方面及其优点将会变得清楚。

附图说明

附图构成本说明书的一部分，其描述了本公开的示例性实施例，并且连同说明书一起用于解释本公开的原理，在附图中：

图1是示出根据本公开一个实施例的像素电路的结构示意图；

图2是示出根据本公开另一个实施例的像素电路的结构示意图；

图3是示出根据本公开一个实施例的像素电路的时序控制信号图。

应当明白，附图中所示出的各个部分的尺寸并不必然是按照实际的比例关系绘制的。此外，相同或类似的参考标号表示相同或类似的构件。

具体实施方式

现在将参照附图来详细描述本公开的各种示例性实施例。对示例性实施例的描述仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。本公开可以以许多不同的形式实现，不限于这里所述的实施例。提供这些实施例是为了使本公开透彻且完整，并且向本领域技术人员充分表达本公开的范围。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、材料的组分、数字表达式和数值应被解释为仅仅是示例性的，而不是作为限制。

本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的部分。“包括”或者“包含”等类似的词语意指在该词前的要素涵盖在该词后列举的要素，并不排除也涵盖其他要素的可能。“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

在本公开中，当描述到特定部件位于第一部件和第二部件之间时，在该特定部件与第一部件或第二部件之间可以存在居间部件，也可以不存在居间部件。当描述到特定部件连接其它部件时，该特定部件可以与所述其它部件直接连接而不具有居间部件，也可以不与所述其它部件直接连接而具有居间部件。

本公开使用的所有术语(包括技术术语或者科学术语)与本公开所属领域的普通技术人员理解的含义相同，除非另外特别定义。还应当理解，在诸如通用字典中定义的术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

图1是示出根据本公开一个实施例的像素电路的结构示意图。

如图1所示，像素电路可以包括光电感应电路11、第一存储电路12、第二存储电路13、驱动电路14、复位电路15、第一控制电路16和第二控制电路17。

光电感应电路11被配置为感应光信号，并将感应到的光信号转换为电信号。光电感应电路11例如可以包括金属-半导体-金属(MSM)型光电探测器等光电探测器。

第一存储电路12包括第一端C11和与第一电压端V1电连接的第二端C12。第一存储电路12例如可以包括第一电容器C1。这种情况下，第一电容器C1的第一端即为第一存储电路12的第一端C11，第一电容器C1的第二端即为第一存储电路12的第二端C12。

第二存储电路13包括第一端C21和第二端C22。第二存储电路13例如可以包括第二电容器C2。这种情况下，第二电容器C2的第一端即为第二存储电路13的第一端C11，第二电容器C2的第二端即为第一存储电路13的第二端C22。

驱动电路14的控制端与第二存储电路13的第一端C21电连接，驱动电路14的第一端与第二电压端V2电连接，驱动电路14的第二端分别与第一控制电路16和第二控制电路17电连接。第二电压端V2例如可以是电源电压端。

复位电路15与第一存储电路12的第一端C11、第二存储电路13的第一端C21、第二存储电路13的第二端C22和驱动电路14的第二端电连接。复位电路15被配置为响应于第一复位信号R1将第一存储电路12的第一端C11的电位复位到第一复位端Res1的第一初始电位Vini1。复位电路15还被配置为响应于第二复位信号R2将第二存储电路13的第二端C22的电位复位到第二复位端Res2的第二初始电位Vini2。复位电路15还被配置为响应于第三复位信号R3将第二存储电路13的第一端C21的电位复位到第三复位端Res3的第三初始电位Vini3。

在一些实施例中，第一复位端Res1和第三复位端Res3可以相同，即二者为同一端。这种情况下，第一初始电位Vini1和第三初始电位Vini3相同。复位电路15将第一存储电路12的第一端C11的电位和第二存储电路13的第一端C21的电位复位到同一初始电位。

在一些实施例中，第二复位端Res2与第二电压端V2可以相同，即二者为同一端。

第一控制电路16与光电感应电路11、第一存储电路12的第一端C11、驱动电路14的控制端和驱动电路14的控制端电连接。第一控制电路16被配置为响应于第一控制信号S1控制光电感应电路11与第一存储电路12的第一端C11是否电连接。第一控制电路16还被配置为响应于第二控制信号S2控制第二存储电路13的第二端C22与第三电压端V3是否电连接。第一控制电路16还被配置为响应于第三控制信号S3控制驱动电路14的控制端与驱动电路14的第二端是否电连接。在一些实施例中，第三电压端V3与第一电压端V1可以相同。

第二控制电路17与第一存储电路12的第一端C11、第二存储电路13的第二端C22和驱动电路14的第二端电连接。第二控制电路17被配置为响应于第四控制信号S4控制第一存储电路12的第一端C11与第二存储电路13的第二端C22是否电连接。第二控制电路17还被配置为响应于第五控制信号S5控制驱动电路14的第二端与信号读取线L是否电连接。

上述实施例中，像素电路包括光电感应电路、第一存储电路、第二存储电路、驱动电路、复位电路、第一控制电路和第二控制电路。这样的像素电路在感应到同样的光信号的情况下输出到信号读取线的电流相同。这样，不同的像素电路在感应同样的光信号的情况下输出的电流相同，提高了图像传感器得到的图像的准确性。

下面以驱动电路14包括P型薄膜晶体管(Thin Film Transistor，TFT)为例介绍图1所示像素电路的驱动方法。例如，像素电路的驱动方法可以包括第一阶段t1、在第一阶段t1之后的第二阶段t2和在第二阶段t2之后的第三阶段t3。

下面分别对这三个阶段进行介绍。

首先介绍第一阶段t1。这里，第一阶段t1也可以称为复位阶段。

在第一阶段t1，复位电路15响应于第一复位信号R1将第一存储电路12的第一端C11的电位复位到第一复位端Res1的第一初始电位Vini1，响应于第二复位信号R2将第二存储电路13的第二端C22的电位复位到第二复位端Res2的第二初始电位Vini2，以及响应于第三复位信号R3将第二存储电路13的第一端C21的电位复位到第三复位端Res3的第三初始电位Vini3。这里，第三初始电位Vini3被配置为使得驱动电路14导通，即有电流流经驱动电路14的第一端和第二端。

接下来介绍第二阶段t2。

在第二阶段t2，第一控制电路16响应于第一控制信号S1控制光电感应电路11与第一存储电路12的第一端C11电连接，响应于第二控制信号S2控制第二存储电路13的第二端C22与第三电压端V3电连接，以及响应于第三控制信号S3控制驱动电路14的控制端与驱动电路14的第二端电连接。

光电感应电路11基于感应到的光信号可以产生电信号。在光电感应电路11与第一存储电路12的第一端C11电连接后，第一存储电路12的第一端C11的电位变为Vs＝Vini1+Is×T2×c1。这里，Is为光电感应电路11输出的电流，T2为第二阶段t2的持续时间，c1为第一存储电路12的电容。

在第二存储电路13的第二端C22与第三电压端V3电连接后，第二存储电路13的第二端C22的电位被拉至第三电压端V3的电位Vref。

在驱动电路14的控制端与驱动电路14的第二端电连接后，由于驱动电路14导通，故驱动电路14的控制端，即第二存储电路13的第一端C21的电位逐渐稳定在VDD+Vth。这里，VDD为第二电压端V2的电位VDD，Vth为P型TFT的阈值电压。

接下来介绍第二阶段t3。

在第三阶段t3，第二控制电路17响应于第四控制信号S4控制第一存储电路12的第一端C11与第二存储电路13的第二端C22电连接，以及响应于第五控制信号S5控制驱动电路14的第二端与信号读取线L电连接。

在第一存储电路12的第一端C11与第二存储电路13的第二端C22电连接后，第二存储电路13的第二端C22的电位由Vref跳变为Vref-Vs×c1/(c1+c2)。这里，c2为第二存储电路13的电容。第二存储电路13的第一端C21的电位，即驱动电路14的控制端的电位由VDD+Vth跳变为VDD+Vth-Vs×c1/(c1+c2)。

驱动电路14的第二端输出的电流I＝A(Vgs-Vth)²＝A(-Vs×c1/(c1+c2))²。这里，A为与P型TFT相关的参数。

可见，通过以上三个阶段，驱动电路14的第二端输出的电流I与P型TFT的阈值电压Vth无关。

通过信号读取线L可以从读取到驱动电路14的第二端输出的电流I。例如，可以通过读取电路从信号读取线L读取电流I。

图2是示出根据本公开另一个实施例的像素电路的结构示意图。

需要说明的是，虽然图2示出了像素电路中各电路的具体实现方式，但是，应理解，在某些实施例中，像素电路中的电路并非必然全部按照图2所示的实现方式来实现。例如，像素电路中的部分电路可以按照图2所示的实现方式来实现，而其他电路可以按照其他的实现方式来实现。

在一些实现方式中，参见图2，光电感应电路11可以包括MSM型光电探测器。例如，第一存储电路12可以包括第一电容器C1，第二存储电路13可以包括第二电容器C2。

在某些实现方式中，驱动电路可以包括第一晶体管T1。第一晶体管T1的控制端与第二存储电路13(例如第二电容器C2)的第一端C21电连接，第一晶体管T1的第一端与第二电压端V2电连接。

在一些实现方式中，复位电路15可以包括第二晶体管T2、第三晶体管T3和第四晶体管T4中的一个或多个。

第二晶体管T2的控制端被配置为接收第一复位信号R1，第二晶体管T2的第一端与第一复位端Res1电连接，第二晶体管T2的第二端与第一存储电路12(例如第一电容器C1)的第一端C11电连接。

第三晶体管T3的控制端被配置为接收第二复位信号R2，第三晶体管T3的第一端与第二复位端Res2电连接，第三晶体管T3的第二端与第二存储电路13(例如第二电容器C2)的第二端C22电连接。这里，第二复位端Res2与第二电压端V2被示意性地示出为同一端。

第四晶体管T4的控制端被配置为接收第三复位信号R3，第四晶体管T4的第一端与第三复位端Res3电连接，第四晶体管T4的第二端与第二存储电路13(例如第二电容器C2)的第一端C21电连接。

在一些实现方式中，第一控制电路16可以包括第五晶体管T5、第六晶体管T6和第七晶体管T7中的一个或多个。

第五晶体管T5的控制端被配置为接收第一控制信号S1，第五晶体管T5的第一端与光电感应电路11电连接，第五晶体管T5的第二端与第一存储电路12(例如第一电容器C1)的第一端C11电连接。

第六晶体管T6的控制端被配置为接收第二控制信号S2，第六晶体管T6的第一端与第三电压端V3电连接，第六晶体管T6的第二端与第二电存储电路13(例如第二电容器C2)的第二端C22电连接。

第七晶体管T7的控制端被配置为接收第三控制信号S3，第七晶体管T7的第一端与驱动电路14(例如第一晶体管T1)的第二端电连接，第七晶体管T7的第二端与驱动电路14(例如第一晶体管T1)的控制端电连接。

在一些实现方式中，第二控制电路17可以包括第八晶体管T8和第九晶体管T9中的一个或多个。

第八晶体管T8的控制端被配置为接收第四控制信号S4，第八晶体管T8的第一端与第一电容器12的第一端C11电连接，第八晶体管T8的第二端与第二电容器13的第二端C22电连接。

第九晶体管T9的控制端被配置为接收第五控制信号S5，第九晶体管T9的第一端与信号读取线L电连接，第九晶体管T9的第二端与驱动电路14(例如第一晶体管T1)的第二端电连接。

在一些实施例中，图2的像素电路中的各晶体管可以均为N型薄膜晶体管或均为P型薄膜晶体管。在另一些实施例中，图2所示的像素电路中的一部分晶体管可以为N型薄膜晶体管，其他的晶体管可以为P型薄膜晶体管。在一些实施例中，各晶体管的有源层可以包括但不限于低温多晶硅(Low Temperature Poly-silicon，LTPS)。

图3是示出根据本公开一个实施例的像素电路的时序控制信号图。下面结合图3对图2所示的像素电路的驱动方法进行说明。

在下面的说明中，假设图2所示的像素电路中的各晶体管均为P型TFT。这种情况下，第一复位信号R1、第二复位信号R2和第三复位信号R3可以相同。第一控制信号S1、第二控制信号S2和第三控制信号S3可以相同。第四控制信号S4和第五控制信号S5可以相同。

在第一阶段t1，第一复位信号R1、第二复位信号R2和第三复位信号R3处于低电平。第一控制信号S1、第二控制信号S2、第三控制信号S3、第四控制信号S4和第五控制信号S5处于高电平。第二晶体管T2、第三晶体管T3和第四晶体管T4导通，第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8和第九晶体管T9截止。

第一电容器C1的第一端C11的电位被复位至第一初始电位Vini1，第二电容器C2的第二端C22的电位被复位至第二初始电位Vini2(例如第二电压端V2的电位VDD)，第二电容器C2的第一端C21的电位被复位至第三初始电位Vini3。第一晶体管T1在第三初始电位Vini3的控制下导通。

在第二阶段t2，第一控制信号S1、第二控制信号S2、第三控制信号S3处于低电平。第一复位信号R1、第二复位信号R2、第三复位信号R3、第四控制信号S4和第五控制信号S5处于高电平。第五晶体管T5、第六晶体管T6和第七晶体管T7导通，第二晶体管T2、第三晶体管T3、第四晶体管T4、第八晶体管T8和第九晶体管T9截止。

由于第五晶体管T5导通，第一电容器C1的第一端C11的电位变为Vs＝Vini1+Is×T2×c1。这里，Is为MSM型光电探测器输出的电流，T2为第二阶段t2的持续时间，c1为第一电容器C1的电容。

由于第六晶体管T6导通，第二电容器C2的第二端C22的电位变为第三电压端V3的电位Vref。另外，由于第七晶体管T7导通，第二电容器C2的第一端C21的电位逐渐稳定在VDD+Vth。这里，VDD为第二电压端V2的电位VDD，Vth为第一晶体管T1的阈值电压。

在第三阶段t3，第四控制信号S4和第五控制信号S5处于低电平。第一复位信号R1、第二复位信号R2、第三复位信号R3、第一控制信号S1、第二控制信号S2和第三控制信号S3处于高电平。第八晶体管T8和第九晶体管T9导通，第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7截止。

由于第八晶体管T8导通，故第二电容器C2的第二端C22的电位由Vref跳变为Vref-Vs×c1/(c1+c2)。第二电容器C2的第一端C21的电位，即第一晶体管T1的控制端的电位由VDD+Vth跳变为VDD+Vth-Vs×c1/(c1+c2)。这里，c2为第二电容器C2的电容。

第一晶体管T1的第二端输出的电流I＝A(Vgs-Vth)²＝A(-Vs×c1/(c1+c2))²。可见，I与第一晶体管T1的阈值电压Vth无关。

由于第九晶体管T9导通，故第一晶体管T1的第二端输出的电流I流向信号读取线L。通过信号读取线L可以从读取到第一晶体管T1的第二端输出的电流I。

上文以像素电路中各晶体管均为P型TFT为例介绍了像素电路的工作过程。应理解，在像素电路中各晶体管为N型TFT的情况下，可以相应调整时序控制信号，在此不再赘述。

还应理解，在某些实施例中，第一阶段t1与第二阶段t2之间可以间隔一段时间，第二阶段t2与第二阶段t3之间也可以间隔一段时间。

本公开实施例还提供了一种图像传感器。图像传感器包括多个像素电路，多个像素电路中的至少一个包括上述任意一个实施例的像素电路。例如，在一些实施例中，每个像素电路均可以包括上述任意一个实施例的像素电路。图像传感器例如可以包括但不限于X射线图像传感器。

在一些实施例中，图像传感器的多个像素电路中的至少两个像素电路可以共用像素电路中除光电感应电路11之外的其他电路。这样，在同等面积下可以布置更多的像素电路，从而提高图像传感器的分辨率。

至此，已经详细描述了本公开的各实施例。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。

虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。本领域的技术人员应该理解，可在不脱离本公开的范围和精神的情况下，对以上实施例进行修改或者对部分技术特征进行等同替换。本公开的范围由所附权利要求来限定。

Claims (10)

1.一种像素电路，包括：

光电感应电路，被配置为感应光信号，并将感应到的光信号转换为电信号；

第一存储电路，包括第一端和与第一电压端电连接的第二端；

第二存储电路，包括第一端和第二端；

驱动电路，所述驱动电路的控制端与所述第二存储电路的第一端电连接，所述驱动电路的第一端与第二电压端电连接；

复位电路，与所述第一存储电路的第一端、所述第二存储电路的第一端和所述第二存储电路的第二端电连接，被配置为响应于第一复位信号将所述第一存储电路的第一端的电位复位到第一复位端的第一初始电位，响应于第二复位信号将所述第二存储电路的第二端的电位复位到第二复位端的第二初始电位，以及响应于第三复位信号将所述第二存储电路的第一端的电位复位到第三复位端的第三初始电位；

第一控制电路，与所述光电感应电路、所述第一存储电路的第一端、所述驱动电路的控制端和所述驱动电路的第二端电连接，被配置为响应于第一控制信号控制所述光电感应电路与所述第一存储电路的第一端是否电连接，响应于第二控制信号控制所述第二存储电路的第二端与第三电压端是否电连接，以及响应于第三控制信号控制所述驱动电路的控制端与所述驱动电路的第二端是否电连接；和

第二控制电路，与所述第一存储电路的第一端、所述第二存储电路的第二端和所述驱动电路的第二端电连接，被配置为响应于第四控制信号控制所述第一存储电路的第一端与所述第二存储电路的第二端是否电连接，以及响应于第五控制信号控制所述驱动电路的第二端与信号读取线是否电连接。

2.根据权利要求1所述的像素电路，其中，所述驱动电路包括：

第一晶体管，所述第一晶体管的控制端与所述第二存储电路的第一端电连接，所述第一晶体管的第一端与所述第二电压端电连接，所述第一晶体管的第二端与所述第一控制电路和所述第二控制电路电连接。

3.根据权利要求1所述的像素电路，其中，所述复位电路包括下列中的一个或多个：

第二晶体管，所述第二晶体管的控制端被配置为接收所述第一复位信号，所述第二晶体管的第一端与所述第一复位端电连接，所述第二晶体管的第二端与所述第一存储电路的第一端电连接；

第三晶体管，所述第三晶体管的控制端被配置为接收所述第二复位信号，所述第三晶体管的第一端与所述第二复位端电连接，所述第三晶体管的第二端与所述第二存储电路的第二端电连接；

第四晶体管，所述第四晶体管的控制端被配置为接收所述第三复位信号，所述第四晶体管的第一端与所述第三复位端电连接，所述第四晶体管的第二端与所述第二存储电路的第一端电连接。

4.根据权利要求1所述的像素电路，其中，所述第一控制电路包括下列中的一个或多个：

第五晶体管，所述第五晶体管的控制端被配置为接收所述第一控制信号，所述第五晶体管的第一端与所述光电感应电路电连接，所述第五晶体管的第二端与所述第一存储电路的第一端电连接；

第六晶体管，所述第六晶体管的控制端被配置为接收所述第二控制信号，所述第六晶体管的第一端与所述第三电压端电连接，所述第六晶体管的第二端与所述第二存储电路的第二端电连接；

第七晶体管，所述第七晶体管的控制端被配置为接收所述第三控制信号，所述第七晶体管的第一端与所述驱动电路的第二端电连接，所述第七晶体管的第二端与所述驱动电路的控制端电连接。

5.根据权利要求1-4任意一项所述的像素电路，其中，所述第二控制电路包括下列中的一个或多个：

第八晶体管，所述第八晶体管的控制端被配置为接收所述第四控制信号，所述第八晶体管的第一端与所述第一存储电路的第一端电连接，所述第八晶体管的第二端与所述第二存储电路的第二端电连接；

第九晶体管，所述第九晶体管的控制端被配置为接收所述第五控制信号，所述第九晶体管的第一端与信号读取线电连接，所述第九晶体管的第二端与所述驱动电路的第二端电连接。

6.根据权利要求1所述的像素电路，其中：

所述第二复位端和所述第二电压端相同；

所述第一复位端和所述第三复位端相同；

所述第一电压端和所述第三电压端相同。

7.根据权利要求1所述的像素电路，其中：

所述第一复位信号、所述第二复位信号和所述第三复位信号相同；

所述第一控制信号、所述第二控制信号和所述第三控制信号相同；

所述第五控制信号和所述第六控制信号相同。

8.根据权利要求1所述的像素电路，其中，所述光电感应电路包括光电探测器。

9.一种图像传感器，包括：多个像素电路，所述多个像素电路中的至少一个包括如权利要求1-8任意一项所述的像素电路。

10.一种如权利要求1-9任意一项所述的像素电路的驱动方法，包括：

在第一阶段，所述复位电路响应于所述第一复位信号将所述第一存储电路的第一端的电位复位到所述第一复位端的第一初始电位，响应于所述第二复位信号将所述第二存储电路的第二端的电位复位到所述第二复位端的第二初始电位，以及响应于所述第三复位信号将所述第二存储电路的第一端的电位复位到所述第三复位端的第三初始电位；

在所述第一阶段之后的第二阶段，所述第一控制电路响应于所述第一控制信号控制所述光电感应电路与所述第一存储电路的第一端电连接，响应于所述第二控制信号控制所述第二存储电路的第二端与所述第三电压端电连接，以及响应于所述第三控制信号控制所述驱动电路的控制端与所述驱动电路的第二端电连接；和

在所述第二阶段之后的第三阶段，所述第二控制电路响应于所述第四控制信号控制所述第一存储电路的第一端与所述第二存储电路的第二端电连接，以及响应于所述第五控制信号控制所述驱动电路的第二端与所述信号读取线电连接。