CN110112160B - 一种阵列基板及其制备方法、显示装置 - Google Patents

一种阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN110112160B
CN110112160B CN201910394109.0A CN201910394109A CN110112160B CN 110112160 B CN110112160 B CN 110112160B CN 201910394109 A CN201910394109 A CN 201910394109A CN 110112160 B CN110112160 B CN 110112160B
Authority
CN
China
Prior art keywords
electrode
tft
substrate
active layer
pin device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910394109.0A
Other languages
English (en)
Other versions
CN110112160A (zh
Inventor
彭***
秦斌
彭宽军
郭凯
牛亚男
李小龙
滕万鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910394109.0A priority Critical patent/CN110112160B/zh
Publication of CN110112160A publication Critical patent/CN110112160A/zh
Application granted granted Critical
Publication of CN110112160B publication Critical patent/CN110112160B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及显示领域，公开了一种阵列基板及其制备方法、显示装置，该阵列基板包括：多个光敏结构；每个光敏结构包括PIN器件和第一TFT；第一TFT包括：设于衬底上的第一电极；设于第一电极上的第一绝缘层；设于第一绝缘层上的第二电极；设于第二电极上的有源层，有源层贯穿第一绝缘层与第一电极接触，且有源层具有连接于第一电极和第二电极之间的沟道区；设于有源层上的第二绝缘层；设于第二绝缘层上的栅极，栅极覆盖沟道区；PIN器件设于第一TFT上且与栅极电连接。该阵列基板中的第一TFT尺寸较小，第一TFT与PIN器件之间结构紧凑，在平行于衬底上占用面积较小，可以有效提高产品的像素密度，有利于高PPI的产品生产。

Description

一种阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制备方法、显示装置。
背景技术
目前，PIN(光敏二极管P-I-N)器件因其具有较好的光敏特性以及与面板工艺的兼容性，被越来越多的集成到了屏幕内部，并用于指纹识别、脉搏检测等领域，其中，PIN器件的使用有利于增加屏幕集成度，同时还可以丰富屏幕功能，提升屏幕附加值。但是目前传统的PIN光敏感应器件中，TFT器件与PIN单元是彼此独立的、平行的单元，这种结构方式占用面积较大，不利于高PPI(像素密度)产品生产。
发明内容
本发明公开了一种阵列基板及其制备方法、显示装置，该阵列基板中的第一TFT尺寸较小，且第一TFT与PIN器件之间结构紧凑，在平行于衬底上占用面积较小，可以有效提高产品的像素密度，有利于高PPI的产品生产。
为达到上述目的，本发明提供以下技术方案：
一种阵列基板，包括：衬底、设于所述衬底上的多个光敏结构；每个所述光敏结构包括PIN器件和第一TFT；其中，所述第一TFT包括：
设于所述衬底上的第一电极；
设于所述第一电极上的第一绝缘层；
设于所述第一绝缘层上的第二电极；
设于所述第二电极上的有源层，所述有源层贯穿所述第一绝缘层与所述第一电极接触，且所述有源层具有连接于所述第一电极和第二电极之间的沟道区，所述沟道区包括与所述第一电极接触的第一接触区、与所述第二电极接触的第二接触区、以及位于所述第一接触区和第二接触区之间的连接区；
设于所述有源层上的第二绝缘层；
设于所述第二绝缘层上的栅极，在垂直于所述衬底的方向上，所述栅极覆盖所述沟道区；
所述PIN器件设于所述第一TFT上且与所述栅极电连接。
上述阵列基板中，为便于说明，以与衬底平行的方向为水平方向，以垂直于衬底的方向为竖直方向，在上述阵列基板的结构中，衬底上设有多个光敏结构，且多个光敏结构可以呈阵列分布，也可以是其他的分布方式，主要以需要光敏结构实现的功能需求设置，每个光敏结构中可以包括一个PIN器件和一个与PIN器件电连接的第一TFT，其中，该第一TFT包括在衬底上依次层叠设置的第一电极、第一绝缘层和第二电极，在第二电极上与第二电极直接接触设置的有源层，且该有源层穿过第一绝缘层与第一电极接触连接，且该有源层中具有连接于第一电极与第二电极之间的沟道区，沟道区包括该有源层与第一电极接触的第一接触区，有源层与第二电极接触的第二接触区，以及位于第一接触区与第二接触区之间并连接第一接触区和第二接触区的连接区，有缘那层的连接区与衬底不平行，其中，连接区可以垂直于衬底设置；有源层上设置有第二绝缘层，以及第二绝缘层上设置有栅极，其在垂直于衬底的方向上，栅极覆盖有源层的沟道区，即，沟道区在衬底上的正投影位于栅极在衬底上的正投影之内，其中，PIN器件位于第一TFT的上方，并与栅极电连接，上述与PIN器件电连接的第一TFT中，第一电极与第二电极沿垂直于衬底的方向排布，通过有源层连接，即相对于衬底，第一TFT在结构上为一个垂直TFT，结构紧凑，器件尺寸较小，占用面积较小，另外，PIN器件位于第一TFT上方，即，PIN器件与第一TFT在竖直方向上排布设置，与第一TFT之间结构较紧凑，并不同于现有技术中PIN器件和与之连接的TFT在水平方向上排布，本发明中的PIN器件与第一TFT的设置方式，节省了衬底在水平方向的占用面积，有利于提高产品的像素密度，有利于高PPI的产品生产。
因此，上述阵列基板中的第一TFT尺寸较小，且第一TFT与PIN器件之间结构紧凑，在平行于衬底上占用面积较小，可以有效提高产品的像素密度，有利于高PPI的产品生产。
优选地，所述第一电极在衬底上的正投影在两侧均凸出于所述第二电极；所述第一接触区、所述第二接触区、所述连接区和所述栅极均为两个；其中，一个栅极与所述PIN器件电连接，另一个栅极用于加载固定电位。
优选地，所述光敏结构还包括：与所述PIN器件电连接的信号线；所述信号线设于所述PIN器件之上的金属层且与所述PIN器件互不重叠；所述信号线通过透明桥接线与所述PIN器件导通；所述透明桥接线设于所述PIN器件和所述金属层之上的膜层。
优选地，所述阵列基板还包括设于所述衬底上的呈阵列排布的多个子像素，每个所述子像素包括发光器件和第二TFT。
优选地，所述第二TFT的栅极与所述第一TFT的栅极同层设置。
优选地，所述第二TFT的有源层与所述第一TFT的有源层同层设置。
优选地，所述第二TFT的源漏电极与所述信号线同层设置。
优选地，所述发光器件的阳极与所述透明桥接线同层设置。
基于同一发明思想，本发明还提供了一种阵列基板的制备方法，包括：
在衬底上依次形成构成第一TFT的第一电极、第一绝缘层、第二电极、有源层、第二绝缘层和栅极；其中，所述有源层贯穿所述第一绝缘层与所述第一电极接触，且所述有源层具有连接于所述第一电极和第二电极之间的沟道区，所述沟道区包括与所述第一电极接触的第一接触区、与所述第二电极接触的第二接触区、以及位于所述第一接触区和第二接触区之间的连接区；
在所述第一TFT上形成与所述栅极电连接的PIN器件。
优选地，所述制备方法还包括：
在形成所述第一TFT的有源层同时，形成第二TFT的有源层；
在形成所述第一TFT的栅极同时，形成所述第二TFT的栅极；
利用所述第二TFT的栅极遮挡，对所述第二TFT的有源层露出的部分进行掺杂工艺；
在形成所述PIN器件之后，同时形成信号线和所述第二TFT的源漏电极；
形成导通所述PIN器件和所述信号线的透明桥接线，同时形成发光器件的阳极。
基于同一发明思想，本发明还提供了一种显示装置，包括如上述技术方案中提供的任意一种阵列基板。
附图说明
图1至图7为本发明实施例提供的一种阵列基板的制备过程中的膜层结构变化示意图；
图8为本发明实施例提供的一种阵列基板的膜层结构示意图；
图9为本发明实施例提供的一种光敏结构的结构示意图；
图标：1-衬底；2-PIN器件；3-第一TFT；4-信号线；5-透明桥接线；6-第二TFT；7-阳极；31-第一电极；32-第一绝缘层；33-第二电极；34,62-有源层；35-第二绝缘层；36,37,61-栅极；63-源漏电极,；341,342-沟道区。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图7为本发明实施例提供的一种阵列基板的膜层结构示意图，图8也为本发明实施例提供的一种阵列基板的膜层结构示意图；参考图7、图8和图9所示，本发明实施例提供了一种阵列基板，包括：衬底1，设于衬底上的多个光敏结构；每个光敏结构包括PIN器件2和第一TFT3；其中，第一TFT包括：设于衬底上的第一电极31；设于第一电极31上的第一绝缘层32；
设于第一绝缘层上的第二电极33；设于第二电极33上的有源层34，有源层34贯穿第一绝缘层32与第一电极31接触，且有源层34具有连接于第一电极和第二电极之间的沟道区341，沟道区341包括与第一电极接触的第一接触区、与第二电极接触的第二接触区、以及位于第一接触区和第二接触区之间的连接区；设于有源层34上的第二绝缘层35；设于第二绝缘层35上的栅极36，在垂直于衬底的方向上，栅极36覆盖沟道区；PIN器件设于第一TFT3上且与栅极36电连接。
上述阵列基板中，为便于说明，以与衬底1平行的方向为水平方向，以垂直于衬底1的方向为竖直方向，在上述阵列基板的结构中，衬底1上设有多个光敏结构，且多个光敏结构可以呈阵列分布，也可以是其他的分布方式，主要以需要光敏结构实现的功能需求设置，每个光敏结构中可以包括一个PIN器件2和一个与PIN器件2电连接的第一TFT3，其中，该第一TFT3包括在衬底1上依次层叠设置的第一电极31、第一绝缘层32和第二电极33，在第二电极33上与第二电极直接接触设置的有源层34，且该有源层34穿过第一绝缘层31与第一电极31接触连接，且该有源层34中具有连接于第一电极31与第二电极33之间的沟道区341，沟道区341包括该有源层与第一电极接触的第一接触区，有源层34与第二电极33接触的第二接触区，以及位于第一接触区与第二接触区之间并连接第一接触区和第二接触区的连接区，有源层的连接区与衬底不平行，其中，连接区可以垂直于衬底设置；有源层34上设置有第二绝缘层35，以及第二绝缘层35上设置有栅极36，其在垂直于衬底的方向上，栅极36覆盖有源层的沟道区341，即，沟道区341在衬底1上的正投影位于栅极36在衬底1上的正投影之内，其中，PIN器件2位于第一TFT3的上方，并与栅极36电连接，上述与PIN器件2电连接的第一TFT3中，第一电极31与第二电极33沿垂直于衬底1的方向排布，通过有源层34连接，即相对于衬底1，第一TFT3在结构上为一个垂直TFT，结构紧凑，器件尺寸较小，占用面积较小，另外，PIN器件2位于第一TFT3上方，即，PIN器件2与第一TFT3在竖直方向上排布设置，与第一TFT3之间结构较紧凑，并不同于现有技术中PIN器件和与之连接的TFT在水平方向上排布，本发明中的PIN器件与第一TFT的设置方式，节省了衬底在水平方向的占用面积，有利于提高产品的像素密度，有利于高PPI的产品生产。
因此，上述阵列基板中的第一TFT尺寸较小，且第一TFT与PIN器件之间结构紧凑，在平行于衬底上占用面积较小，可以有效提高产品的像素密度，有利于高PPI的产品生产。
具体地，第二电极33在衬底1上的正投影在两侧均凸出于第一电极31；如图7和图9所示，第一接触区、第二接触区、连接区和栅极均为两个，一个栅极36和另一个栅极37；其中，一个栅极36与PIN器件2电连接，另一个栅极37用于加载固定电位。第一电极31的宽度大于第二电极33，且第二电极33在第一电极31上方，第二电极33在衬底1上的正投影落在第一电极31在衬底1上正投影之内，即第一电极31的两侧边均探出第二电极33的两侧边，第一电极31的两侧相对于第二电极33的两侧均分别形成一个探出部，第一TFT的有源层34覆盖在第二电极33上与第二电极33接触，且该有源层34中与第二电极33的两侧边部与第二电极33接触的部分形成第二接触区，且有源层可以跨过第二电极33且两端分别与第一电极31接触，即有源层分别与第一电极31形成有两个第一接触区，且两个第一接触区在衬底1上的正投影分别位于第二电极33在衬底1上的正投影的两侧，即两个第一接触区分别位于第一电极31两侧的探出部，则有源层中形成两个沟道区，即沟道区341和沟道区342，其中，在第一电极31与第二电极33相对应的两侧中的每一侧各设有一个栅极，两个栅极之间彼此相互绝缘，且每一个栅极与有源层34中的一个沟道区对应，并在竖直方向上覆盖对应的沟道区，两个栅极中，栅极36与PIN器件2连接，且PIN器件2可以直接设置在该栅极上与该栅极接触并电连接，栅极37用于加载固定电位，由上述第一TFT3的结构设置，即在第一TFT3中设置双栅结构，使加载固定电位的栅极37加载一定的电压与PIN器件2产生的电压信号搭配共同控制第一TFT3的输出信号，具有使光敏信号放大的作用，使光敏信号的感应灵敏度更高。
如图9所示，上述阵列基板中的光敏结构还包括：与PIN器件2电连接的信号线4，此处信号线4用于加载固定电位；信号线4设于PIN器件2之上的金属层且与PIN器件2互不重叠；信号线4通过透明桥接线5与PIN器件2导通；透明桥接线5设于PIN器件2和信号线4所在的金属层之上的膜层。
具体地，上述阵列基板还包括设于衬底1上的呈阵列排布的多个子像素，每个子像素包括发光器件和第二TFT6，第二TFT6为控制光学器件的开关。
且关于第二TFT6结构中的膜层设置，具体地，第二TFT6的栅极61可以与第一TFT3的栅极36以及栅极37同层设置；第二TFT6的有源层62可以与第一TFT3的有源层34同层设置；第二TFT6的源漏电极63与信号线4同层设置。将第二TFT6的结构与第一TFT3结构同时制备，简化工艺流程，有利于节省成本。
其中，发光器件的阳极7与透明桥接线5同层设置，即透明桥接线5为发光器件的阳极7层中的一部分，且透明桥接线5与阳极7层中的阳极7彼此绝缘，将阳极7层中的一部分形成透明桥接线5，有利于节省工艺流程。
上述阵列基板中，信号线4在衬底1上的正投影可以设置在PIN器件2在衬底1上的正投影的周侧，即，在水平方向上信号线4设置在PIN器件2的周侧，具体地，如图7所示，作为信号线4的一种设置方式，在水平方向上，可以将信号线4设置在PIN器件2背离第一TFT3的一侧，即，信号线4在衬底1上的正投影位于PIN器件2在衬底1上的正投影背离第一TFT3在衬底1的正投影的一侧；如图8所示，作为信号线4的另一种设置方式，在水平方向上，可以将信号线4设置在PIN器件2朝向第一TFT3的一侧并在竖直方向上与第一TFT3对应，即，信号线4在衬底1上的正投影可以与第一TFT3在衬底1上的正投影有交叠，增加上述阵列基板中光敏结构的紧凑性，有利于进一步减小上述光敏结构的占用面积，提高像素密度。
基于同一发明思想，参考图1至图7所示，本发明还提供了一种阵列基板的制备方法，包括：首先，在衬底1上依次形成构成第一TFT3的第一电极31、第一绝缘层32、第二电极33、有源层34、第二绝缘层35和栅极36；其中，有源层34贯穿第一绝缘层32与第一电极31接触，且有源层34具有连接于第一电极31和第二电极33之间的沟道区341，沟道区341包括与第一电极31接触的第一接触区、与第二电极33接触的第二接触区、以及位于第一接触区和第二接触区之间的连接区；然后，在第一TFT3上形成与栅极电连接的PIN器件2。
具体地，上述制备方法中在形成上述光敏结构的同时还形成有发光器件和用于控制发光器件的第二TFT，其中，具体地，第二TFT中的部分膜层会与光敏器件中的第一TFT的部分膜层同层且同材料制备形成，即，在制备第一TFT的同时也在制备第二TFT，具体地制备可以如下：
首先，如图1所示，在衬底上依次形成第一电极31、第一绝缘层32、第二电极33；然后，如图2所示，在第一绝缘层32上形成第一TFT的有源层34，同时在第一绝缘层32上形成第二TFT的有源层62，即可以在同一制备工序中同时制备出第一TFT的有源层34和第二TFT的有源层62，并对第二TFT的有源层62中用于与源漏电极对应的部分进行掺杂，使第二TFT的有源层62中用于与源漏电极对应的部分导体化，另外，第一TFT的有源层34贯穿第一绝缘层32与第一电极31接触，且第一TFT的有源层34具有连接于第一电极31与第二电极33之间的沟道区，沟道区包括与第一电极31接触的第一接触区、与第二电极33接触的第二接触区、以及位于第一接触区和第二接触区之间的连接区；接着，如图3所示，在第一绝缘层32以及第一TFT的有缘那层34和第二TFT的有源层62上形成第二绝缘层35，然后在第二绝缘层35上同时形成第一TFT的栅极和第二TFT的栅极；再接着，如图4和图5所示，在第一TFT的栅极上形成PIN器件2，之后在形成于PIN器件2同层设置的层间介质层；接着如图6所示，在层间介质层上形成用于与PIN器件电连接且接在固定电位的信号线4，且该信号线4与PIN器件2并不直接连接，与PIN器件2之间绝缘，同时形成第二TFT的源漏电极63，源漏电极62贯穿层间介质层和第二绝缘层35与第二TFT的有源层62对应的部位接触并电连接；再接下来，如图7所示，在层间介质层、PIN器件2以及信号线4和源漏电极63上形成平坦层，在平坦层上形成利用同一图案化工艺制备出透明桥接线5和发光器件的阳极7，其中，透明桥接线5贯穿平坦层与PIN器件2连接，并与信号线4连接，将PIN器件2与信号线4电连接，阳极7贯穿平坦层与第二TFT的源漏电极连接。上述制备方法中，将第二TFT6与第一TFT3同时制备，且两者结构中的部分膜层同层且同时制备，有利于简化制备工艺，节省制备成本。
基于同一发明思想，本发明实施例中还提供了一种显示装置，包括如上述实施例中提供的任意一种阵列基板。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种阵列基板，其特征在于，包括：衬底、设于所述衬底上的多个光敏结构；每个所述光敏结构包括PIN器件和第一TFT；其中，所述第一TFT包括：
设于所述衬底上的第一电极；
设于所述第一电极上的第一绝缘层；
设于所述第一绝缘层上的第二电极，所述第一电极在衬底上的正投影在两侧均凸出于所述第二电极；
设于所述第二电极上的有源层，所述有源层贯穿所述第一绝缘层与所述第一电极接触，且所述有源层具有连接于所述第一电极和第二电极之间的沟道区，所述沟道区包括与所述第一电极接触的第一接触区、与所述第二电极接触的第二接触区、以及位于所述第一接触区和第二接触区之间的连接区；
设于所述有源层上的第二绝缘层；
设于所述第二绝缘层上的栅极，在垂直于所述衬底的方向上，所述栅极覆盖所述沟道区；
所述PIN器件设于所述第一TFT上且与所述栅极电连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一接触区、所述第二接触区、所述连接区和所述栅极均为两个；其中，一个栅极与所述PIN器件电连接，另一个栅极用于加载固定电位。
3.根据权利要求1所述的阵列基板，其特征在于，所述光敏结构还包括：与所述PIN器件电连接的信号线；所述信号线设于所述PIN器件之上的金属层且与所述PIN器件互不重叠；所述信号线通过透明桥接线与所述PIN器件导通；所述透明桥接线设于所述PIN器件和所述金属层之上的膜层。
4.根据权利要求3所述的阵列基板，其特征在于，还包括设于所述衬底上的呈阵列排布的多个子像素，每个所述子像素包括发光器件和第二TFT。
5.根据权利要求4所述的阵列基板，其特征在于，所述第二TFT的栅极与所述第一TFT的栅极同层设置。
6.根据权利要求4所述的阵列基板，其特征在于，所述第二TFT的有源层与所述第一TFT的有源层同层设置。
7.根据权利要求4所述的阵列基板，其特征在于，所述第二TFT的源漏电极与所述信号线同层设置。
8.根据权利要求4所述的阵列基板，其特征在于，所述发光器件的阳极与所述透明桥接线同层设置。
9.一种如权利要求1-8任一项所述的阵列基板的制备方法，其特征在于，包括：
在衬底上依次形成构成第一TFT的第一电极、第一绝缘层、第二电极、有源层、第二绝缘层和栅极；其中，所述有源层贯穿所述第一绝缘层与所述第一电极接触，且所述有源层具有连接于所述第一电极和第二电极之间的沟道区，所述沟道区包括与所述第一电极接触的第一接触区、与所述第二电极接触的第二接触区、以及位于所述第一接触区和第二接触区之间的连接区；
在所述第一TFT上形成与所述栅极电连接的PIN器件。
10.根据权利要求9所述的制备方法，其特征在于，还包括：
在形成所述第一TFT的有源层同时，形成第二TFT的有源层；
在形成所述第一TFT的栅极同时，形成所述第二TFT的栅极；
利用所述第二TFT的栅极遮挡，对所述第二TFT的有源层露出的部分进行掺杂工艺；
在形成所述PIN器件之后，同时形成信号线和所述第二TFT的源漏电极；
形成导通所述PIN器件和所述信号线的透明桥接线，同时形成发光器件的阳极。
11.一种显示装置，其特征在于，包括如权利要求1-8任一项所述的阵列基板。
CN201910394109.0A 2019-05-13 2019-05-13 一种阵列基板及其制备方法、显示装置 Active CN110112160B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910394109.0A CN110112160B (zh) 2019-05-13 2019-05-13 一种阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910394109.0A CN110112160B (zh) 2019-05-13 2019-05-13 一种阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN110112160A CN110112160A (zh) 2019-08-09
CN110112160B true CN110112160B (zh) 2021-03-23

Family

ID=67489653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910394109.0A Active CN110112160B (zh) 2019-05-13 2019-05-13 一种阵列基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN110112160B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021092752A1 (zh) * 2019-11-12 2021-05-20 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN112768477B (zh) * 2021-01-19 2023-08-01 Tcl华星光电技术有限公司 一种阵列基板及其制备方法、显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1894798A (zh) * 2003-12-15 2007-01-10 皇家飞利浦电子股份有限公司 具有光传感器的有源矩阵像素装置
CN107123654A (zh) * 2017-05-26 2017-09-01 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置
CN108615826A (zh) * 2018-05-04 2018-10-02 京东方科技集团股份有限公司 一种有机发光二极管显示基板及其制作方法、显示装置
CN109065582A (zh) * 2018-08-02 2018-12-21 京东方科技集团股份有限公司 一种阵列基板及显示面板、显示装置
CN109411335A (zh) * 2018-08-13 2019-03-01 上海奕瑞光电子科技股份有限公司 一种像素结构及其制作方法
KR20190028194A (ko) * 2017-09-08 2019-03-18 엘지디스플레이 주식회사 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기 및 그 제조 방법
CN109727974A (zh) * 2019-01-03 2019-05-07 京东方科技集团股份有限公司 感光组件、其制备方法以及感光基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1894798A (zh) * 2003-12-15 2007-01-10 皇家飞利浦电子股份有限公司 具有光传感器的有源矩阵像素装置
CN107123654A (zh) * 2017-05-26 2017-09-01 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置
KR20190028194A (ko) * 2017-09-08 2019-03-18 엘지디스플레이 주식회사 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기 및 그 제조 방법
CN108615826A (zh) * 2018-05-04 2018-10-02 京东方科技集团股份有限公司 一种有机发光二极管显示基板及其制作方法、显示装置
CN109065582A (zh) * 2018-08-02 2018-12-21 京东方科技集团股份有限公司 一种阵列基板及显示面板、显示装置
CN109411335A (zh) * 2018-08-13 2019-03-01 上海奕瑞光电子科技股份有限公司 一种像素结构及其制作方法
CN109727974A (zh) * 2019-01-03 2019-05-07 京东方科技集团股份有限公司 感光组件、其制备方法以及感光基板

Also Published As

Publication number Publication date
CN110112160A (zh) 2019-08-09

Similar Documents

Publication Publication Date Title
KR102047727B1 (ko) 터치센서 인셀 타입 액정표시장치용 어레이 기판
CN108615753B (zh) 一种oled阵列基板及其制备方法、显示装置
US20160293643A1 (en) Display With Semiconducting Oxide and Polysilicon Transistors
US7196746B2 (en) Pixel structure and manufacturing method thereof
US8633069B2 (en) Array substrate and manufacturing method thereof, active display
KR20080068949A (ko) 어레이 기판 및 이를 갖는 표시패널
CN112859463A (zh) 一种显示面板及显示装置
CN110112160B (zh) 一种阵列基板及其制备方法、显示装置
CN111708237B (zh) 一种阵列基板、显示面板及显示装置
US9626014B2 (en) Touch display panel and manufacturing method thereof
CN110376814B (zh) 阵列基板及内嵌触控显示面板
US20110317115A1 (en) Liquid crystal display device and method for manufacturing same
US11758770B2 (en) Display panel and display device with pixel electrode overlapping transparent wires configured to reduce laser-etching damage
CN105870136A (zh) 一种阵列基板及其制作方法、显示装置
KR20130070606A (ko) 전자 종이 능동 기판 및 전자 종이 능동 기판을 형성하는 방법 그리고 전자 종이 디스플레이 패널
CN110853565B (zh) 显示基板的制备方法、显示基板、显示面板及显示装置
CN108427517A (zh) 内嵌式触控阵列基板、制作方法及液晶显示装置
CN106098709B (zh) 阵列基板、显示装置
US6744479B2 (en) Active matrix display device
CN115909424A (zh) 显示面板
US20080068522A1 (en) Display device and a method of manufacturing the same
US6757033B2 (en) Liquid crystal display device and method for manufacturing the same
CN102236190B (zh) 触摸式液晶面板及其制造方法和液晶显示器
KR101108393B1 (ko) 터치패널 일체형 액정표시장치 및 그 제조방법
CN108231799B (zh) 一种显示面板、显示装置和显示面板的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant