CN110098131A - 一种功率mos型器件与集成电路晶圆级重构封装方法 - Google Patents

一种功率mos型器件与集成电路晶圆级重构封装方法 Download PDF

Info

Publication number
CN110098131A
CN110098131A CN201910310859.5A CN201910310859A CN110098131A CN 110098131 A CN110098131 A CN 110098131A CN 201910310859 A CN201910310859 A CN 201910310859A CN 110098131 A CN110098131 A CN 110098131A
Authority
CN
China
Prior art keywords
wafer
reconstruct
monomer
power mos
mos type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910310859.5A
Other languages
English (en)
Inventor
赵建明
舒心铭
黄平
徐开凯
李为民
施宝球
李建全
徐银森
李晶
刘继芝
陈勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Fine Chip Semiconductor Co ltd
Sichuan Sichip Micro Technologies Co ltd
Sichuan Suining Lipuxin Microelectronic Co ltd
Sichuan Xinhe Li Cheng Technology Co ltd
University of Electronic Science and Technology of China
Sichuan Blue Colour Electronics Technology Co Ltd
Original Assignee
China Chippacking Technology Co ltd
Shanghai Fine Chip Semiconductor Co ltd
Sichuan Sichip Micro Technologies Co ltd
Sichuan Suining Lipuxin Microelectronic Co ltd
Sichuan Xinhe Li Cheng Technology Co ltd
University of Electronic Science and Technology of China
Sichuan Blue Colour Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Chippacking Technology Co ltd, Shanghai Fine Chip Semiconductor Co ltd, Sichuan Sichip Micro Technologies Co ltd, Sichuan Suining Lipuxin Microelectronic Co ltd, Sichuan Xinhe Li Cheng Technology Co ltd, University of Electronic Science and Technology of China, Sichuan Blue Colour Electronics Technology Co Ltd filed Critical China Chippacking Technology Co ltd
Priority to CN201910310859.5A priority Critical patent/CN110098131A/zh
Publication of CN110098131A publication Critical patent/CN110098131A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种功率MOS型器件与集成电路晶圆级重构封装方法，包括依次进行的以下步骤：一、制作正面保护层；二、晶圆蓝膜切片；三、制作背面及侧面保护层；四、器件分割。本发明为功率MOS型器件以及集成电路芯片的正面、侧面及背面添加环氧树脂钝化立体保护层，避免了切片过程以及后期封装流程中对半导体芯片四周暴露部份的损伤，且该方法无需考虑封装步骤以前的工艺流程；确保无引线裸芯片封装工艺不会对产品电学参数、芯片良率及可靠性产生影响，有极强的市场需求适用性。本发明适用于阳极短路的IGBT器件以及管脚位于同一平面内的大电流功率MOS器件的封装技术领域，同样适用于所有管脚位于同一平面内的集成电路封装技术领域。

Description

一种功率MOS型器件与集成电路晶圆级重构封装方法
技术领域
本发明属于半导体器件封装工艺技术领域，用于对芯片表面暴露的硅进行密封保护，具体地说是一种功率MOS型器件与集成电路晶圆级重构封装方法。
背景技术
随着移动电子产品趋向轻巧、多功能、低功耗发展，为了在更小的封装面积下容纳更多的引脚数，发展出晶圆级芯片封装WLCSP。晶圆级芯片封装WLCSP具备更多的功能集成，在体积、成本和性能方面更具优势，可以应用在移动电话、蓝牙产品、医疗设备、射频收发器、电源管理单元、音频放大器和GPS模块等方面。晶原级芯片封装是最小的封装尺寸，最终封装不大于所需的电路面积。由于该封装工艺带来的芯片小尺寸和高性能的特点，已被广泛应用于众多器件的封装，同时移动消费端产品的增长对该工艺产生了积极的推动作用。
晶圆级芯片规模封装（WLCSP）工艺中所有封装操作均以晶圆形式完成，该工艺完成的封装芯片表面上直接具有电介质，薄膜金属和焊料凸点，无需额外的封装。然而，晶原级芯片封装的基本结构具有活性表面，其表面具有聚合物涂层和凸起，裸露的硅暴露在管芯的剩余侧面和背面。因此，尽管该封装工艺现在已被广泛接受，并且自引入封装以来，虽然该工艺装配技术和方法已得到改进，但其最初的使用受到表面贴装技术以及封装设计中固有的暴露硅的脆弱性质的限制，以及带来的芯片表面暴露的硅易损坏仍然是一个问题仍然是一个明显的缺陷，对于具有易碎介电层的产品该缺陷带来的问题尤其明显。
发明内容
本发明的目的是提供一种功率MOS型器件与集成电路晶圆级重构封装方法，实现功率MOS型器件与集成电路芯片级CSP封装，令封装后的功率MOS型器件与集成电路芯片暴露在外的硅表面受到环氧树脂涂层保护，解决表面暴露的硅产生损坏的问题。
一种功率MOS型器件与集成电路晶圆级重构封装方法，它包括依次进行的以下步骤：
一、制作正面保护层
将已经制作好的、含有若干个M的晶圆的表面进行镍金化镀以加厚电极表面的金属镀层，然后将晶圆正面涂上环氧树脂，制成晶圆的正面保护层；
二、晶圆蓝膜切片
将晶圆进行切割和裂片，形成单体M；
三、制作背面及侧面保护层
将所有单体M的背面朝上置于涂有胶膜层的第二载体上，在单体M的背面以及它们之间的间隙中填充环氧树脂形成重构晶圆，制作形成单体M的背面及侧面保护层；
四、器件分割
将重构晶圆与第二载体分离后正面朝上置于第三载体上，接着，使用磨片机对重构晶圆的正面进行打磨，然后使用划片机切片，得到正面、侧面和背面均受环氧树脂层保护的单体M；
所述M是管脚位于同一平面内的大电流功率MOS型器件或者所有管脚位于同一平面内的集成电路芯片。
作为限定，所述步骤一包括依次进行的以下步骤：
（一）将已经制作好的、含有若干个M的晶圆进行表面镍金化镀，制作生成晶圆的加厚的金属镀层；
（二）将已经制作好的、含有若干个M的晶圆的正面朝上置于第一载体上，在晶圆的正面涂环氧树脂覆盖整个晶圆的正面；
（三）对晶圆进行加热，固化其正面的环氧树脂涂层，制作生成晶圆的正面保护层。
作为第二种限定，所述步骤二包括依次进行的以下步骤：
一）将第一晶圆卡环置于贴膜机上，将待切割的晶圆的正面朝上放置在贴膜机中心的小台面上，抽真空将晶圆固定，然后将贴膜机上的第一蓝膜拉到覆盖晶圆和第一晶圆卡环的位置并使第一蓝膜贴紧晶圆和第一晶圆卡环，再用滚轮将第一蓝膜和晶圆压紧，接着切开第一蓝膜，取下第一晶圆卡环；
二）将晶圆的正面朝上置于切片载体上，抽真空将第一将蓝膜固定，再将划片机置于载物台上，调整好切割参数后开始切割晶圆；
所述切割参数包括切割速度、切割路径和切割深度，所述切割深度小于单个M的厚度；
三）使用贴膜机在晶圆的正面贴上第二蓝膜，并使用第二晶圆卡环向下将第二蓝膜压紧在晶圆的正面，然后用滚轮将第二蓝膜和晶圆进一步压紧；
四）取下晶圆背面的第一蓝膜并将晶圆背面朝上放入裂片机，调整裂片机参数后拉伸晶圆的正面的第二蓝膜进行裂片，裂片后得到若干单体M。
作为第三种限定，所述步骤三包括依次进行的以下步骤：
（Ⅰ）将胶膜涂至第二载体上形成胶膜层，所述第二载体表面存在一个大小可调节的阵列卡环；
（Ⅱ）使用固晶机以精准间隙将所有的单体M的背面朝上置于阵列卡环以内，形成单体M阵列；
（Ⅲ）在各个单体M的背面以及相邻单体M的间隙中填充环氧树脂涂层，加热形成单体M的背面及侧面保护层，并得到重构晶圆。
作为第四种限定，所述步骤四包括依次进行的以下步骤：
① 加热重构晶圆，使胶膜层融化，然后将第二载体与重构晶圆分离；
②将重构晶圆的正面朝上置于第三载体上，使用磨片机对重构晶圆的正面的环氧树脂涂层进行打磨至露出金属引线孔；
③对重构晶圆进行二次切片至单体M分离，得到正面、侧面和背面均受环氧树脂层保护的单体M。
作为进一步限定，所述步骤②和步骤③之间还包括以下步骤：在重构晶圆表面植球把植球焊点置于焊盘上以引出金属引线。
作为另一种限定，所述步骤②和步骤③之间还包括以下步骤：对重构晶圆进行镍金化镀长出一定高度的金属焊接柱子以引出金属引线。
作为第五种限定，完成步骤三、进行步骤四之前首先需要对重构晶圆上的所有单体M进行性能测试。
本发明由于采用了上述的技术方案，其与现有技术相比，所取得的技术进步在于：
（1）本发明采用重构晶圆技术实现功率MOS器件/集成电路芯片的芯片级封装，大大缩小芯片封装的体积，满足现代数码产品体积不断缩小的元件需求；
（2）本发明与传统的芯片级保护涂层工艺的区别在于，对已经制作好的晶圆完成正面保护层制造后使用蓝膜切片技术直接进行切片，再将得到的若干单体MOS型器件或者集成电路芯片进行背面及侧面保护层制作，得到重构晶圆，最终所得的MOS型器件或者集成电路芯片的正面除去金属孔引线处外表面暴露的二氧化硅钝化层均被环氧树脂包裹保护，后期可在金属孔之上进行植球并使用倒桩焊技术直接将单体MOS型器件或者集成电路芯片与PCB板对接；所得单体MOS型器件或者集成电路芯片的正面、背面和侧面均被环氧树脂涂层保护，能够消除无引线裸芯片封装工艺引起的副作用，可以确保无引线裸芯片封装工艺不会对产品电学参数、芯片良率及可靠性产生影响避免了切片过程以及后期封装流程中对MOS型器件或者集成电路芯片表现暴露硅的损伤；
（3）本发明先将已制作好的晶圆进行一次切片所得到的重构晶圆其形状与尺寸以及重构晶圆中的单体MOS型器件或者集成电路芯片的沟槽间距以及背面保护层厚度均可以根据实际需求制作，方便切片前对MOS型器件或者集成电路芯片的性能指标进行测试，无需考虑封装步骤以前的工艺流程包括外延生长划片槽深度等问题，可作为独立封装工艺，无论任何制作好的硅片均可采本发明的方法进行封装，对于市场各种需求有着非常灵活的适应性；
（4）本发明在形成重构晶圆的过程中使用大小可调的卡环调整距离，使载体边界与倒置器件阵列边界之间的距离可调，使器件阵列边界的单体MOS型器件或者集成电路芯片仍可以得到侧面保护涂层，提高了成品率。
综上所述，本发明采用单体重构晶圆CSP封装技术，适用于无引线裸芯片封装的电极布局和电极材料，开发出了无引线裸芯片封装工艺，提高了器件的稳定性和可靠性。
本发明适用于阳极短路的IGBT器件以及所有管脚位于同一平面内的大电流功率MOS器件的封装技术领域，同样适用于所有管脚位于同一平面内的集成电路封装技术领域。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。
在附图中：
图1为本发明实施例1的未封装的LDMOS器件实际顶层示意图；
图2为本发明实施例1的未封装的LDMOS器件的A-A实际剖面示意图；
图3为本发明实施例1未封装的使用硅穿孔将漏极金属电极引至表面的VDMOS器件示意图；
图4为本发明实施例1的未封装的单体大电流功率DMOS器件；
图5为本发明实例1做好正面保护层的晶圆的结构示意图；
图6为本发明实例1步骤二在晶圆背面贴蓝膜的示意图；
图7为本发明实例1步骤二对晶圆切片的俯视图；
图8为本发明实例1步骤二对晶圆切片的另一角度的结构示意图；
图9为本发明实例1步骤二在晶圆正面贴蓝膜的示意图；
图10为本发明实施例1步骤二中裂片后得到若干单体低阻大电流功率DMOS器件的结构示意图；
图11为本发明实例1中单体大电流功率DMOS器件倒置于涂有胶膜的载体上的示意图；
图12为本发明实例1中单体大电流功率DMOS器件阵列示意图；
图13为本发明实例1生成背面及侧面保护层的示意图；
图14为本发明实例1将重构晶圆与胶膜分离进行植球的示意图；
图15为本发明实例1表面进行植球的重构晶圆；
图16为本发明实例1表面进行化镀的重构晶圆；
图17为本发明实例最终得到的三种结构的正面侧面背面均受环氧树脂层保护的单体低阻大电流功率DMOS器件；
图18为本发明实施例2未封装的所有焊点位于同一平面的集成电路芯片顶层示意图。
图中：1、正面保护层，2、背面及侧面保护层，3、第一蓝膜；4、第二蓝膜；5、第一晶圆卡环；6、第二晶圆卡环，7、划片道，8、胶膜层，9、第二载体，10、第三载体，11、阵列卡环，12、植球焊点，13、金属焊接柱子。
具体实施方式
以下结合附图对本发明的优选实施例进行说明。应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
实施例1 一种功率MOS型器件晶圆级重构封装方法
如图1所示是未封装的LDMOS器件实际顶层示意图；图2为图1的A-A剖面图；
图3为未封装的使用硅穿孔将漏极金属电极引至表面的VDMOS器件示意图。
本实施例以低阻大电流DMOS器件的晶圆级重构方法为例介绍功率MOS型器件晶圆级重构封装方法。为了表示方便，本实施例以图4的模型表示未封装的单体大电流功率DMOS器件。
本实施例包括依次进行的以下步骤：
一、制作正面保护层1
本步骤包括依次进行的以下步骤，
（一）将已经制作好的、含有若干个低阻大电流DMOS器件的晶圆进行表面镍金化镀，制作晶圆的加厚的金属镀层；
（二）如图5所示，将经过镍金化镀的、含有若干个低阻大电流DMOS器件的晶圆的正面朝上置于第一载体上，在晶圆的正面涂环氧树脂覆盖整个晶圆的正面；
（三）对晶圆进行加热，固化其正面的环氧树脂涂层，制作生成正面保护层1；
二、晶圆蓝膜切片
本步骤包括依次进行的以下步骤，
一）如图6所示，将第一晶圆卡环5置于贴膜机上，将待切割的晶圆的正面朝上放置在贴膜机中心的小台面上，抽真空将晶圆固定，然后将贴膜机上的第一蓝膜3拉到覆盖晶圆和第一晶圆卡环5的位置并使第一蓝膜3贴紧晶圆和第一晶圆卡环5，再用滚轮将第一蓝膜3和晶圆压紧，这时已经将晶圆固定在第一蓝膜3上，而第一蓝膜3也被固定在第一晶圆卡环5上；
二）如图7和图8所示，将晶圆的正面朝上置于切片载体上，抽真空将第一蓝膜3固定的同时晶圆也被固定，再将划片机置于载物台上，调整好切割参数后开始切割晶圆，如图7中给出了划片道7；
其中，切割参数包括切割速度、切割路径和切割深度，切割深度小于单个低阻大电流DMOS器件的厚度，即未将相邻的单个低阻大电流DMOS器件分离；
三）如图9所示，使用贴膜机在晶圆的正面贴上第二蓝膜4，并使用第二晶圆卡环6向下将第二蓝膜4压紧在晶圆的正面，然后用滚轮将第二蓝膜4和晶圆进一步压紧；
四）如图10所示，将正面贴上第二蓝膜4的晶圆进行翻转，取下晶圆背面的第一蓝膜3并将晶圆背面朝上放入裂片机，调整裂片机参数后拉伸晶圆的正面的第二蓝膜4进行裂片，裂片后得到若干单体低阻大电流功率DMOS器件；
三、制作背面及侧面保护层2
本步骤包括依次进行的以下步骤，
（Ⅰ）如图11和图12所示，将胶膜涂至第二载体9上形成胶膜层8，其中第二载体9表面存在一个方形大小可调节的阵列卡环11；
（Ⅱ）如图11和图12所示，使用固晶机以精准间隙将所有的单体低阻大电流功率DMOS器件的背面朝上置于第二载体9上的阵列卡环11以内，形成单体低阻大电流功率DMOS器件阵列；
（Ⅲ）如图13所示，在各个单体低阻大电流功率DMOS器件阵列的背面以及相邻单体低阻大电流功率DMOS器件的间隙中填充环氧树脂涂层，加热形成单体低阻大电流功率DMOS器件的背面及侧面保护层2，并得到重构晶圆，最后取下阵列卡环11；
四、器件分割
本步骤包括依次进行的以下步骤，
① 加热重构晶圆，使胶膜层8融化，然后将第二载体9与重构晶圆分离；
②如图14所示，将重构晶圆的正面朝上置于第三载体10上，使用磨片机对重构晶圆的正面的环氧树脂涂层进行打磨至露出金属引线孔；
③ 对重构晶圆进行二次切片至单体低阻大电流功率DMOS器件分离，得到如图17a所示的正面侧面背面均受环氧树脂层保护的单体低阻大电流功率DMOS器件。
作为对本实施例的优化：在步骤②中，按照如图15所示，在重构晶圆表面植球把植球焊点12置于焊盘上，得到如图17b所示的正面侧面背面均受环氧树脂层保护的单体低阻大电流功率DMOS器件。
作为对本实施例的第二种优化，按照如图16所示，对重构晶圆进行镍金化镀长出一定高度的金属焊接柱子13引出金属引线；得到如图17c所示的正面侧面背面均受环氧树脂层保护的单体低阻大电流功率DMOS器件。
在本实施例中，完成步骤三、进行步骤四之前首先需要对重构晶圆上的所有单体大电流功率DMOS器件进行性能测试。
本实施例使用的划片机是DISC划片机或者宽激光划片机，胶膜采用石蜡或者其它冷却为固体加热可液化的材料。
本实施的阵列卡环11的形状可以根据实际需求进行调整，其形状、尺寸根据工艺不同可调节，不仅限于方形形状，重构晶圆所容纳的单体低阻大电流功率DMOS器件数量也可根据实际需求调整。
在实际工艺流程中，每个晶圆上包括很多个单体低阻大电流功率DMOS器件。为了方便表示，图5、图6、图8、图9、图10、图11、图13、图14、图15和图16画出了三个单体低阻大电流功率DMOS器件，图中弯曲的虚线表示省略的重复单元。
实施例2 一种集成电路芯片晶圆级重构封装方法
如图18所示，给出了未封装的所有管脚位于同一平面的集成电路芯片顶层示意图。
本实施例的制作过程与实施例1相同，主要的区别是：本实施例的晶圆包含若干个如图18所示的所有管脚位于同一平面的集成电路芯片。 本实施例中，在进行晶圆蓝膜切片和器件分割时，以每个集成电路芯片为一个单位切割。

Claims (8)

1.一种功率MOS型器件与集成电路晶圆级重构封装方法，其特征在于，它包括依次进行的以下步骤：
一、制作正面保护层
将已经制作好的、含有若干个M的晶圆的表面进行镍金化镀以加厚电极表面的金属镀层，然后将晶圆正面涂上环氧树脂，制成晶圆的正面保护层；
二、晶圆蓝膜切片
将晶圆进行切割和裂片，形成单体M；
三、制作背面及侧面保护层
将所有单体M的背面朝上置于涂有胶膜层的第二载体上，在单体M的背面以及它们之间的间隙中填充环氧树脂形成重构晶圆，制作形成单体M的背面及侧面保护层；
四、器件分割
将重构晶圆与第二载体分离后正面朝上置于第三载体上，接着，使用磨片机对重构晶圆的正面进行打磨，然后使用划片机切片，得到正面、侧面和背面均受环氧树脂层保护的单体M；
所述M是管脚位于同一平面内的大电流功率MOS型器件或者所有管脚位于同一平面内的集成电路芯片。
2.根据权利要求1所述的一种功率MOS型器件与集成电路晶圆级重构封装方法，其特征在于，所述步骤一包括依次进行的以下步骤：
（一）将已经制作好的、含有若干个M的晶圆进行表面镍金化镀，制作生成晶圆的加厚的金属镀层；
（二）将已经制作好的、含有若干个M的晶圆的正面朝上置于第一载体上，在晶圆的正面涂环氧树脂覆盖整个晶圆的正面；
（三）对晶圆进行加热，固化其正面的环氧树脂涂层，制作生成晶圆的正面保护层。
3.根据权利要求1所述的一种功率MOS型器件与集成电路晶圆级重构封装方法，其特征在于，所述步骤二包括依次进行的以下步骤：
一）将第一晶圆卡环置于贴膜机上，将待切割的晶圆的正面朝上放置在贴膜机中心的小台面上，抽真空将晶圆固定，然后将贴膜机上的第一蓝膜拉到覆盖晶圆和第一晶圆卡环的位置并使第一蓝膜贴紧晶圆和第一晶圆卡环，再用滚轮将第一蓝膜和晶圆压紧，接着切开第一蓝膜，取下第一晶圆卡环；
二）将晶圆的正面朝上置于切片载体上，抽真空将第一将蓝膜固定，再将划片机置于载物台上，调整好切割参数后开始切割晶圆；
所述切割参数包括切割速度、切割路径和切割深度，所述切割深度小于单个M的厚度；
三）使用贴膜机在晶圆的正面贴上第二蓝膜，并使用第二晶圆卡环向下将第二蓝膜压紧在晶圆的正面，然后用滚轮将第二蓝膜和晶圆进一步压紧；
四）取下晶圆背面的第一蓝膜并将晶圆背面朝上放入裂片机，调整裂片机参数后拉伸晶圆的正面的第二蓝膜进行裂片，裂片后得到若干单体M。
4.根据权利要求1所述的一种功率MOS型器件与集成电路晶圆级重构封装方法，其特征在于，所述步骤三包括依次进行的以下步骤：
（Ⅰ）将胶膜涂至第二载体上形成胶膜层，所述第二载体表面存在一个大小可调节的阵列卡环；
（Ⅱ）使用固晶机以精准间隙将所有的单体M的背面朝上置于阵列卡环以内，形成单体M阵列；
（Ⅲ）在各个单体M的背面以及相邻单体M的间隙中填充环氧树脂涂层，加热形成单体M的背面及侧面保护层，并得到重构晶圆。
5.根据权利要求1所述的一种功率MOS型器件与集成电路晶圆级重构封装方法，其特征在于，所述步骤四包括依次进行的以下步骤：
①加热重构晶圆，使胶膜层融化，然后将第二载体与重构晶圆分离；
②将重构晶圆的正面朝上置于第三载体上，使用磨片机对重构晶圆的正面的环氧树脂涂层进行打磨至露出金属引线孔；
③对重构晶圆进行二次切片至单体M分离，得到正面、侧面和背面均受环氧树脂层保护的单体M。
6.根据权利要求5所述的一种功率MOS型器件与集成电路晶圆级重构封装方法，其特征在于，所述步骤②和步骤③之间还包括以下步骤：在重构晶圆表面植球把植球焊点置于焊盘上以引出金属引线。
7.根据权利要求5所述的一种功率MOS型器件与集成电路晶圆级重构封装方法，其特征在于，所述步骤②和步骤③之间还包括以下步骤：对重构晶圆进行镍金化镀长出一定高度的金属焊接柱子以引出金属引线。
8.根据权利要求1-7任意一项所述的一种功率MOS型器件与集成电路晶圆级重构封装方法，其特征在于，完成步骤三、进行步骤四之前首先需要对重构晶圆上的所有单体M进行性能测试。
CN201910310859.5A 2019-04-18 2019-04-18 一种功率mos型器件与集成电路晶圆级重构封装方法 Pending CN110098131A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910310859.5A CN110098131A (zh) 2019-04-18 2019-04-18 一种功率mos型器件与集成电路晶圆级重构封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910310859.5A CN110098131A (zh) 2019-04-18 2019-04-18 一种功率mos型器件与集成电路晶圆级重构封装方法

Publications (1)

Publication Number Publication Date
CN110098131A true CN110098131A (zh) 2019-08-06

Family

ID=67445130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910310859.5A Pending CN110098131A (zh) 2019-04-18 2019-04-18 一种功率mos型器件与集成电路晶圆级重构封装方法

Country Status (1)

Country Link
CN (1) CN110098131A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110517966A (zh) * 2019-08-07 2019-11-29 电子科技大学 一种高密度集成电路芯片扇出封装的制作方法
CN111070448A (zh) * 2019-12-30 2020-04-28 成都先进功率半导体股份有限公司 一种晶圆环形切割方法

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1337065A (zh) * 1999-11-11 2002-02-20 卡西欧计算机株式会社 半导体器件及其制造方法
CN102437254A (zh) * 2010-09-29 2012-05-02 展晶科技(深圳)有限公司 切割分离发光二极管晶片形成发光二极管芯片的方法
CN102569544A (zh) * 2010-12-27 2012-07-11 同方光电科技有限公司 一种制作独立发光二极管的方法
CN103178007A (zh) * 2011-12-20 2013-06-26 杭州士兰集成电路有限公司 划片方法、芯片制作方法及凸点玻璃封装二极管
CN105374783A (zh) * 2014-08-15 2016-03-02 美国博通公司 半导体边界保护密封剂
CN105957937A (zh) * 2016-06-27 2016-09-21 山东浪潮华光光电子股份有限公司 一种GaAs基发光二极管芯片及其切割方法
CN106252388A (zh) * 2016-04-08 2016-12-21 苏州能讯高能半导体有限公司 半导体晶圆及其制造方法
CN106328627A (zh) * 2015-06-30 2017-01-11 台湾积体电路制造股份有限公司 堆叠的半导体器件及其形成方法
CN106653956A (zh) * 2015-11-04 2017-05-10 无锡华润华晶微电子有限公司 晶圆片翻膜方法、定位装置
CN106800272A (zh) * 2017-02-17 2017-06-06 烟台睿创微纳技术股份有限公司 一种mems晶圆切割和晶圆级释放及测试方法
CN106971988A (zh) * 2015-12-11 2017-07-21 爱思开海力士有限公司 晶圆级封装件及其制造方法
CN107256847A (zh) * 2017-05-27 2017-10-17 华天科技（昆山）电子有限公司 增加焊盘面积的芯片封装结构及其制作方法
CN107887346A (zh) * 2016-09-30 2018-04-06 台湾积体电路制造股份有限公司 集成扇出型封装件
CN107887278A (zh) * 2016-09-30 2018-04-06 台湾积体电路制造股份有限公司 制作半导体器件的方法
CN107910295A (zh) * 2017-12-27 2018-04-13 江阴长电先进封装有限公司 一种晶圆级芯片封装结构及其封装方法
CN108231606A (zh) * 2016-11-29 2018-06-29 Pep创新私人有限公司 芯片封装方法及封装结构
CN109075048A (zh) * 2016-06-30 2018-12-21 琳得科株式会社 半导体加工用片
CN109216323A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 半导体器件以及形成半导体器件的方法
CN109461701A (zh) * 2018-09-27 2019-03-12 全球能源互联网研究院有限公司 一种功率芯片的复合划片方法及半导体器件

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1337065A (zh) * 1999-11-11 2002-02-20 卡西欧计算机株式会社 半导体器件及其制造方法
CN102437254A (zh) * 2010-09-29 2012-05-02 展晶科技(深圳)有限公司 切割分离发光二极管晶片形成发光二极管芯片的方法
CN102569544A (zh) * 2010-12-27 2012-07-11 同方光电科技有限公司 一种制作独立发光二极管的方法
CN103178007A (zh) * 2011-12-20 2013-06-26 杭州士兰集成电路有限公司 划片方法、芯片制作方法及凸点玻璃封装二极管
CN105374783A (zh) * 2014-08-15 2016-03-02 美国博通公司 半导体边界保护密封剂
CN106328627A (zh) * 2015-06-30 2017-01-11 台湾积体电路制造股份有限公司 堆叠的半导体器件及其形成方法
CN106653956A (zh) * 2015-11-04 2017-05-10 无锡华润华晶微电子有限公司 晶圆片翻膜方法、定位装置
CN106971988A (zh) * 2015-12-11 2017-07-21 爱思开海力士有限公司 晶圆级封装件及其制造方法
CN106252388A (zh) * 2016-04-08 2016-12-21 苏州能讯高能半导体有限公司 半导体晶圆及其制造方法
CN105957937A (zh) * 2016-06-27 2016-09-21 山东浪潮华光光电子股份有限公司 一种GaAs基发光二极管芯片及其切割方法
CN109075048A (zh) * 2016-06-30 2018-12-21 琳得科株式会社 半导体加工用片
CN107887346A (zh) * 2016-09-30 2018-04-06 台湾积体电路制造股份有限公司 集成扇出型封装件
CN107887278A (zh) * 2016-09-30 2018-04-06 台湾积体电路制造股份有限公司 制作半导体器件的方法
CN108231606A (zh) * 2016-11-29 2018-06-29 Pep创新私人有限公司 芯片封装方法及封装结构
CN106800272A (zh) * 2017-02-17 2017-06-06 烟台睿创微纳技术股份有限公司 一种mems晶圆切割和晶圆级释放及测试方法
CN107256847A (zh) * 2017-05-27 2017-10-17 华天科技（昆山）电子有限公司 增加焊盘面积的芯片封装结构及其制作方法
CN109216323A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 半导体器件以及形成半导体器件的方法
CN107910295A (zh) * 2017-12-27 2018-04-13 江阴长电先进封装有限公司 一种晶圆级芯片封装结构及其封装方法
CN109461701A (zh) * 2018-09-27 2019-03-12 全球能源互联网研究院有限公司 一种功率芯片的复合划片方法及半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110517966A (zh) * 2019-08-07 2019-11-29 电子科技大学 一种高密度集成电路芯片扇出封装的制作方法
CN111070448A (zh) * 2019-12-30 2020-04-28 成都先进功率半导体股份有限公司 一种晶圆环形切割方法

Similar Documents

Publication Publication Date Title
TWI353659B (en) Water level package with good cte performance and
CN103718289B (zh) 半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及制造方法
US6528393B2 (en) Method of making a semiconductor package by dicing a wafer from the backside surface thereof
US7358178B2 (en) Semiconductor substrates including I/O redistribution using wire bonds and anisotropically conductive film, methods of fabrication and assemblies including same
US7476565B2 (en) Method for forming filling paste structure of WL package
CN103400808B (zh) 影像传感器的晶圆级封装结构及封装方法
US9196534B2 (en) Method for preparing semiconductor devices applied in flip chip technology
CN106169452A (zh) 半导体封装组件及其制造方法
CN104392958A (zh) 晶圆级含硅通孔的半导体封装方法
CN107221517B (zh) 一种包覆型芯片尺寸封装结构及其封装方法
US20150187745A1 (en) Solder pillars for embedding semiconductor die
US20090039506A1 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
CN110517966A (zh) 一种高密度集成电路芯片扇出封装的制作方法
CN105575825A (zh) 芯片封装方法及封装组件
TW452873B (en) Manufacturing method of wafer scale semiconductor package structure
TW200939407A (en) Multi-chip package structure and the method thereof
CN105301475A (zh) 封装芯片背面失效定点的方法
CN110098131A (zh) 一种功率mos型器件与集成电路晶圆级重构封装方法
CN101567322B (zh) 芯片的封装结构及其封装方法
CN114730716A (zh) 适于组装到电线元件的功能芯片的制造方法
US20170033060A1 (en) Battery protection package and process of making the same
CN101488462B (zh) 模块化的多晶粒封装结构及其方法
CN104347542A (zh) 五面包封的csp结构及制造工艺
TW466652B (en) Wafer level package and its process thereof
CN105097481A (zh) 一种半导体器件的封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200605

Address after: 611731 Chengdu province high tech Zone (West) West source Avenue, No. 2006

Applicant after: UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY

Applicant after: SHANGHAI FINE CHIP SEMICONDUCTOR Co.,Ltd.

Applicant after: SICHUAN BLUE COLOUR ELECTRONICS TECHNOLOGY Co.,Ltd.

Applicant after: Sichuan Xinhe Li Cheng Technology Co.,Ltd.

Applicant after: Sichuan Suining Lipuxin Microelectronic Co.,Ltd.

Applicant after: SICHUAN SICHIP MICRO TECHNOLOGIES Co.,Ltd.

Address before: 611731 Chengdu province high tech Zone (West) West source Avenue, No. 2006

Applicant before: UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY

Applicant before: SHANGHAI FINE CHIP SEMICONDUCTOR Co.,Ltd.

Applicant before: SICHUAN BLUE COLOUR ELECTRONICS TECHNOLOGY Co.,Ltd.

Applicant before: China Chippacking Technology Co.,Ltd.

Applicant before: Sichuan Xinhe Li Cheng Technology Co.,Ltd.

Applicant before: Sichuan Suining Lipuxin Microelectronic Co.,Ltd.

Applicant before: SICHUAN SICHIP MICRO TECHNOLOGIES Co.,Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190806