CN110089096A - 基于训练的背板串扰消除 - Google Patents

Abstract

本发明提供了一种训练串行通信链路以执行串扰消除的***、计算机可读介质和方法。所述方法包括以下步骤：对于一个或多个串扰信道中的每个串扰信道，在串扰信道上传输训练序列，估计关联于所述串扰信道的相位偏移，以及选择符号响应系数集合。所述方法还包括以下步骤：配置所述串行通信链路使用所述选择的符号响应系数集合来执行串扰消除，以及对于每个串扰信道，每隔一定数量的波特时长更新所述选择的符号响应系数集合，所述波特时长对应于所述串扰信道。

Description

基于训练的背板串扰消除

相关申请案交叉申请

本申请要求2017年1月19日递交的发明名称为“基于训练的背板串扰消除(Training-Based Backplane Crosstalk Cancellation)”的第15/410,696号美国非临时专利申请案的在先申请优先权，该在先申请又要求2016年12月19日递交的第62/436,357号美国临时专利申请案的在先申请优先权，这两个在先申请的全部内容以引入的方式并入本文本中。

技术领域

本发明涉及信号处理，更具体地，涉及背板信道的串扰消除。

背景技术

在现代电信***中，大量数据跨网络传输。这些数据可以通过包括电信硬件的数据中心进行路由。数据中心可以包括实现设备之间跨网络进行数据传输的成百或上千个路由器和/或交换机。这些路由器和交换机通常以紧凑的形式实施，使得数据中心很容易通过增加其它硬件来扩展网络容量。例如，数据中心可以包括一个或多个机架上的多个机箱。机箱是一个能够方便安装不同电路部件的框架或外壳。电源和背板可以安装到机箱中，不同的接口线路板可以***到背板上的连接器内。背板将电力从电源路由到每个接口线路板并且将数据从一个接口线路板路由到另一个接口线路板。接口线路板为一个或多个不同接口(例如POTS、ISDN、VDSL等)提供网络访问。

典型背板由上千个单独信道(即串行链路)组成，它们可以实现为大型多层印刷电路板(printed circuit board，PCB)上的铜迹线。数据可以使用串行通信跨信道进行传输。一种称为串行器/解串器(Serializer/Deserializer，SerDes)的设备，当前以25Gbps或更高的数据速率运行，可以包含在每个接口线路板上的一个或多个集成电路中并且用于在背板上路由高速数据。SerDes设备可以包括串行线路接收器、串行链路发射器或串行链路收发器。SerDes设备可以接收数据符号进行传输并将数据符号转换为通过高速发射器在信道上发送的传输信号。还耦合到信道的不同SerDes设备可以在接收器处接收传输信号并将传输信号又转换为数据符号。数据符号可以是编码为特定电压电平或电压电平跳变的单个比特(即逻辑高或逻辑低)，或者数据符号可以是PAM编码、8b/10b编码等中的多个比特。当前SerDes设备能够以低于10^-15的误码率(bit error rate，BER)运行。包含在接口线路板上的每个集成电路通常包含许多可以在背板上同时运行的高速串行链路发射器和接收器。

背板上的密集信道网络是实现低BER的障碍之一。当在一个信道上传输信号时，电路板上特定迹线中的电流会在相邻迹线上产生电动势(electromotive force，EMF)，这通常称为串扰。一个信道上信号的频率越高，在另一信道上产生的噪声越大。因此，特定信道上的“受害者”接收器同时接收预期从耦合到该信道的发射器接收的信号以及来自一个或多个其它串扰信道的其它噪声。所以，串扰消除作为一种提高这些设备的数据速率的手段变得越来越有吸引力。因此，需要解决关联于现有技术的这个问题和/或其它问题。

发明内容

本发明提供了一种训练串行通信链路以执行串扰消除的***、计算机可读介质和方法。所述方法包括以下步骤：对于一个或多个串扰信道中的每个串扰信道，在串扰信道上传输训练序列，估计关联于所述串扰信道的相位偏移，以及选择符号响应系数集合。所述方法还包括以下步骤：配置所述串行通信链路使用所述选择的符号响应系数集合来执行串扰消除，以及对于每个串扰信道，每隔一定数量的波特时长更新所述选择的符号响应系数集合，所述波特时长对应于所述串扰信道。

在第一实施例中，估计关联于所述串扰信道的所述相位偏移包括收集所述训练响应信号的样本集合的步骤。然后，对于多个相位偏移中的每个相位偏移，所述步骤还包括：通过从所述样本中减去关联于所述相位偏移的预计算响应值为所述训练响应信号的所述样本集合中的每个样本计算差值，对每个样本的所述差值求平方，以及对所述平方后的差值求和以计算所述相位偏移的度量值。根据本方法计算所述度量值包括计算对应于每个相位偏移的误差信号的平方欧氏范数度量。然后，选择所述多个不同相位偏移中使所述度量值最小化的相位偏移。所述多个相位偏移包括均匀分布在波特时长T内的M个相位偏移。

在第二实施例(可以或可以不与所述第一实施例结合)中，估计关联于所述串扰信道的所述相位偏移包括收集所述训练序列响应信号的样本集合的步骤。然后，对于多个相位偏移中的每个相位偏移，所述步骤还包括：通过从所述样本中减去关联于所述相位偏移的预计算响应值为所述训练序列响应信号的所述样本集合中的每个样本计算差值，以及对所述差值的所述绝对值求和以计算所述相位偏移的度量值。根据本方法计算所述度量值包括计算每个相位偏移的误差l_l范数度量。然后，选择所述多个不同相位偏移中使所述度量值最小化的相位偏移。所述多个相位偏移包括均匀分布在波特时长T内的M个相位偏移。

在第三实施例(可以或可以不与所述第一和/或第二实施例结合)中，更新用于对所述串扰信道执行串扰消除的所述选择的符号响应系数集合包括以下步骤：测量关联于所述串扰信道的频率偏移，以及基于所述频率偏移和分布在波特时长T内的多个相位偏移中的M个相位偏移，计算对应于所述串扰信道的波特时长的数量。

在第四实施例(可以或可以不与所述第一、第二和/或第三实施例结合)中，更新用于对所述串扰信道执行串扰消除的所述选择的符号响应系数集合包括以下步骤：基于在D个波特时长内累积的平均误差为所述选择的符号响应系数集合和两个对应符号响应系数集合计算度量值，比较所述度量值以确定最小度量值，以及配置所述串行通信链路在下面一定数量的波特时长内使用对应于所述最小度量值的所述符号响应系数集合来执行串扰消除。

在第五实施例(可以或可以不与所述第一、第二、第三和/或第四实施例结合)中，所述串行通信链路包括耦合到两个或更多接口线路板的背板上的迹线，其中，所述迹线耦合到第一连接器和第二连接器，所述第一连接器耦合到所述两个或更多接口线路板中的第一接口线路板，所述第二连接器耦合到所述两个或更多接口线路板中的第二接口线路板，所述第一连接器耦合到将所述背板上的所述迹线耦合到包含在所述第一接口线路板上的集成电路中的串行器/解串器(serializer/deserializer，SerDes)设备的所述第一接口线路板上的迹线，所述第二连接器耦合到将所述背板上的所述迹线耦合到包含在所述第二接口线路板上的集成电路中的SerDes设备的所述第二接口线路板上的迹线。

在第六实施例(可以或可以不与所述第一、第二、第三、第四和/或第五实施例结合)中，包含在所述第一接口线路板上的所述集成电路中的所述SerDes设备为用于根据接收时钟的工作相位对所述串行通信链路进行采样的串行链路接收器。

在第七实施例(可以或可以不与所述第一、第二、第三、第四、第五和/或第六实施例结合)中，包含在所述第二接口线路板上的所述集成电路中的所述SerDes设备为用于根据传输时钟的工作相位在所述串扰信道上传输所述训练序列的串行链路发射器。

在第八实施例(可以或可以不与所述第一、第二、第三、第四、第五、第六和/或第七实施例结合)中，第一接口线路板上的控制器用于：基于所述采样的训练序列响应信号来估计关联于所述串扰信道的所述相位偏移，以及基于所述估计相位偏移来选择所述符号响应系数集合。

为此，在一些可选实施例中，前述装置、***和/或方法中的一个或多个上述特征可以提供一种针对串行通信链路的更有效的噪声消除技术，进而可以实现串行通信链路的更高吞吐率而无需实现明显更高的误码率。应注意，前述潜在优势仅出于说明目的而阐述，不应视为以任何方式加以限制。

附图说明

图1示出了根据一项实施例的通过串行通信链路在两个设备之间传送数据的通信***。

图2A示出了根据一项实施例的图1中的通信***的串行通信信道集合。

图2B示出了根据一项实施例的各种信号的时序图。图2C示出了根据另一项实施例的各种信号的时序图。

图3A为根据一项实施例的图1中的用于实施串扰消除技术的接口线路板的关键部件的框图。

图3B为根据一项实施例的SerDes设备的框图。

图4为根据一项实施例的在SerDes设备的训练阶段内选择符号响应系数集合的功能块的概念图示。

图5示出了根据一项实施例的在SerDes设备的正常运行阶段内使用符号响应系数集合来执行串扰消除的噪声估计单元。图6为根据另一项实施例的执行串扰消除和频率偏移补偿的功能块的概念图示。

图7为根据另一项实施例的执行串扰消除和动态相位偏移补偿的功能块的概念图示。

图8A为根据一项实施例的一种选择对应于串扰信道的符号响应系数集合的方法的流程图。

图8B为根据一项实施例的一种训练串行通信链路的方法的流程图。

图8C为根据一项实施例的一种更新选择的符号响应系数集合的方法的流程图。

图8D为根据另一项实施例的一种更新选择的符号响应系数集合的方法的流程图。

图9示出了根据一项实施例的一种训练串行通信链路的***。

具体实施方式

通信***工程师已经在串扰严重限制***性能的各种数据通信***中以若干不同形式使用串扰消除。普遍存在的超高速数字用户线路(Very-high-bit-rate DigitalSubscriber Line，VDSL或VHDSL)就是一种这样的示例***。然而，包括耦合到特定背板的SerDes设备的部署具有一些独特的属性，这些属性尤其支持某些方面的串扰消除。这些属性最值得注意的是，给定背板设计在大量不同的部署中可以非常紧密地复制。换言之，无论在电信***中实施接口线路板的哪种类型或配置，整个***中使用的机箱和背板如果不相同，但有可能是相似的。两个相似背板之间可能只存在微小差异，主要是因为允许不同设备之间存在细微差异的制造公差。例如，电路板上两条迹线之间的距离或铜层厚度可能存在几毫米的变化，这将会影响两个信道之间串扰的幅度。因此，给定信道和所有相关信道，作为串扰的主要来源，在背板的所有部署中都几乎相同。另一个值得注意的属性是给定信道的串扰的大多数主要来源通常限于连接器、集成电路封装和背板迹线布局上的相邻信道，它们也试图耦合到同一集成电路封装上的相邻发射器/接收器。因此，通常情况下，“受害者”接收器能够访问数字数据，该数字数据在作为特定信道上串扰的主要来源的信道上传输。访问这些数据极大地促进了通过信号处理技术执行串扰消除。

当包括具有SerDes设备的集成电路的接口线路板首先***到背板时，该SerDes设备可以在训练阶段内运行以获知相对于正在训练的信道的每个串扰信道的合适工作相位偏移，因此，基于在串扰信道上传输的数据符号，选择合适的符号响应系数以从噪声采样信号中消除串扰信号。给定背板可以关联于序列集合，这些序列是相对于接收时钟的工作相位的均匀分布相位偏移处的预计算响应序列。给定信道的预计算响应序列可以通过在特定串扰信道上传输训练序列并且在相对于串扰信道的传输时钟的各种相位偏移处对在信道上产生的信号进行采样来生成。所存储的序列集合可以在实验室中生成并且与特定背板的控制软件一起分发。该序列集合可以加载到接口线路板上的存储器中，并且用来训练SerDes设备以执行串扰消除。

在训练阶段内，SerDes设备指示特定串扰信道的发射器在串扰信道上传输训练序列。正在训练的信道的接收器通过串扰信道对信道上产生的信号进行采样，以测量针对训练序列的响应序列。将所测量的响应序列与针对多个不同相位偏移的预计算响应序列进行比较，并且基于所测量的响应序列与预计算响应序列之间的差异来选择对应于串扰信道的特定相位偏移。选择的相位偏移用于选择符号响应系数集合，该符号响应系数集合可以用于基于在串扰信道上传输的数据来消除正在训练的信道上产生的至少一部分噪声。每个信道可以消除来自关联于该信道的一个或多个主导串扰信道的噪声。

在一些情况下，串扰信道的传输时钟的频率可能不同于正在训练的信道的传输时钟的频率。当串扰信道的传输时钟和正在训练的信道的传输时钟产生于不同时钟域时，传输时钟可以有不同的频率，当串扰信道关联于本地发射器但正在训练的信道关联于包含在不同集成电路上的远程发射器时，要么位于使用不同压控振荡器的同一集成电路内要么位于不同集成电路上。当串扰信道的传输时钟和正在训练的信道的传输时钟具有不同频率时，则这两个信道之间的相位偏移将随时间发生变化。在这些情况下，可以为这两个信道估计频率偏移，而且为了跟踪这两个信道的相位偏移中的动态位移，可以周期性地循环符号响应系数集合。

图1示出了根据一项实施例的一种在两个设备之间通过串行通信链路传送数据的通信***。如图1所示，通信***100包括背板110和一个或多个接口线路板120。背板110实施为多层印刷电路板(print circuit board，PCB)，该PCB包括多个串行通信信道114，它们可以实现为一个或多个PCB层上的铜迹线。背板110还包括接纳接触件122的多个连接器112，或者，可替代地，接口线路板120上的配合连接器以将通信信道114耦合到用于在通信信道114上传输数据的接收器和发射器。

每个接口线路板120包括支持多个电部件为网络提供接口的印刷电路板。在一项实施例中，接口线路板120包括接触件122、一个或多个集成电路(integrated circuit，IC)封装124、接口126、存储器128和控制器130。控制器130可以是专用集成电路(applicationspecific integrated circuit，ASIC)、微控制器、数字信号处理器(digital signalprocessor，DSP)、FPGA、RISC型处理器等，或者各种其它类型的用于控制接口线路板120的操作的集成电路或逻辑。控制器130和/或一个或多个IC封装124耦合到存储器128。一个或多个IC封装124中的每个和/或控制器130可以包括一个或多个SerDes设备。此外，每个SerDes设备可以包括通过背板110的通信信道114传送数据的串行链路发射器和/或串行链路接收器。接口126可以为任何类型的使得外部设备能够与接口线路板120通信的物理接口。例如，如图1所示，接口线路板120可以包括多个RJ45连接器，RJ45连接器实现了以太网接口的物理层的一部分。

虽然没有明确示出，但是背板110和一个或多个接口线路板120可以放入包括电源的机箱内。电源可以提供电压给背板110，然后通过连接器112提供电源给每个接口线路板120。

图2A示出了根据一项实施例的图1中的通信***100的串行通信信道114集合。如图2A所示，第一接口线路板120(0)和第二接口线路板120(1)耦合到背板110。背板110可以实施成百个离散串行通信信道114，图2明确示出了其中5个信道，即信道114(0)至114(4)。每个信道114可以耦合到对应一对IC封装124中的发射器212和接收器214。

虽然图2A示出了每个信道114与包含在第一接口线路板120(0)的第一IC封装124(0)中的发射器212和包含在第二接口线路板120(1)的第二IC封装124(1)中的接收器214是单向的，但是，可替代地，某些信道114可以配置为在相反方向上为单向的(例如，第一信道114(0)耦合到包含在第一接口线路板120(0)的第一IC封装124(0)中的发射器212(0)和包含在第二接口线路板120(1)的第二IC封装124(1)中的接收器214(0)，而第二信道114(1)可以耦合到包含在第一接口线路板120(0)的第一IC封装124(0)中的接收器214和包含在第二接口线路板120(1)的第二IC封装124(1)中的发射器212，使得数据在第二信道114(1)中的方向与数据在第一信道114(0)中的方向相反)；或者可配置为双向的(例如，第三信道114(2)耦合到包含在第一接口线路板120(0)的第一IC封装124(0)和第二接口线路板120(1)的第二IC封装124(1)中的收发器，即发射器212和接收器214，使得数据可以通过信道114(2)在两个方向上进行传输)。

此外，对于给定信道，例如信道114(2)，耦合到该信道114(2)的“受害者”接收器214(2)将接收耦合到信道114(2)的发射器212(2)在信道114(2)上产生的信号以及耦合到其它信道(例如信道114(0)、114(1)、114(3)和114(4))的一个或多个“侵略者”发射器在信道114(2)上产生的噪声(即串扰)。然而，对于给定背板配置(即设计)，可以测量并记录耦合到相同接口线路板120的每个其它信道在给定信道上产生的串扰。换言之，耦合到信道114(0)、114(1)、114(3)和114(4)的侵略者发射器212在信道114(2)上产生的噪声可以在实验室中测量并且存储在存储器中。在信道114(2)上产生的串扰将取决于侵略者发射器正在传输的信号和背板配置(即背板110的物理布局)。由于包含在IC封装124中的特定SerDes设备能够访问在IC封装124中的其它信道上正在传输的信号，所以可以确定包含在接收信号中的估计噪声并从接收信号中消除，这可以称为串扰消除。

特定侵略者发射器212的有效串扰消除需要了解该串扰信道的符号响应的T间隔样本。例如，受害者接收器，例如接收器214(2)，以特定频率f₀和相位Φ_v对信道114(2)上的信号进行采样。侵略者发射器，例如发射器212(1)，以相同的频率f₀但可能不同的相位Φ⁽ⁱ⁾在信道114(1)上传输信号。受害者接收器与侵略者发射器之间的相位差δΦ直到单元运行时才知道，因为每个信道的传输/接收时钟的工作相位通常使用锁相环(phase-lockedloop，PLL)进行配置。因此，即使给定信道上的符号响应可以在实验室中进行采样，但是对响应进行取样时的相位和频率非常重要，因为相位差δΦ，称为相位偏移，将影响噪声信号的每个样本中噪声的幅度。估计在给定信道上接收的信号与侵略者发射器在一个或多个其它信道上传输的信号之间的相位差的任务并不轻松，但可以通过接收器训练来协助。在另一示例中，受害者接收器，例如接收器214(2)，以特定频率f₀和相位Φ_v对信道114(2)上的信号进行采样。侵略者发射器，例如发射器212(1)，以不同的频率f⁽ⁱ⁾在信道114(1)上传输信号，该频率是从频率f₀偏移一个频率偏移δf而来。通常情况下，频率偏移很小，因为传输时钟的工作频率被设计为相等，但是由于不同时钟域中的不同压控振荡器之间的制造差异，可能会略有变化。将了解到，由于两个传输时钟的频率差，受害者接收器和侵略者发射器之间的相位差δΦ将发生变化。因此，符号响应将在频率匹配频率偏移时随着时间而发生变化。此外，估计在给定信道上接收的信号与侵略者发射器在一个或多个其它信道上传输的信号之间的频率差的任务并不轻松，但可以通过接收器训练来协助。图2B示出了根据一项实施例的各种信号的时序图。时序图是为了说明目的，以显示传输时钟与接收时钟之间的相位偏移对符号响应的依赖性。信号272显示特定串扰信道的工作传输时钟，信号274显示在串扰信道上传输的数据流。如图2B所示，信号274的电平在传输时钟272的上升沿处发生跳变。在其它实施例中，接收器和发射器可以以DDR运行，意味着信号分别在传输时钟和接收时钟的上升沿和下降沿处发生跳变或进行采样。信号276显示受害者接收器的工作接收时钟，信号278显示关联于受害者接收器的给定信道上产生的串扰。受害者接收器已经用于在工作接收时钟的上升沿处对给定信道上的信号进行采样。

将了解到，在给定信道上产生的串扰是基于侵略者发射器的工作传输时钟的定时，而不是基于工作接收时钟的定时。串扰信道上电压的变化在给定信道上产生了瞬时信号。因此，工作接收时钟的上升沿处所产生的串扰信号的电平将取决于工作传输时钟与工作接收时钟之间的相位偏移。

概念上，可以通过估计受害者接收器与一个或多个侵略者发射器中的每个的工作时钟信号之间的相位偏移(即δΦ)对给定信道执行串扰消除。特定侵略者串扰信道的符号响应的T间隔样本可以基于特定相位偏移来获得。然后，通过对侵略者发射器在串扰信道上传输的特定符号的了解以及对受害者接收器与侵略者发射器的工作时钟信号之间的特定相位偏移的了解，可以估计在串扰信道上传输的信号在信道上产生的噪声并且从噪声信号中减去该噪声以消除给定信道的很大一部分串扰。

例如，令第i个侵略者发射器以传输时钟相位Φ⁽ⁱ⁾＝(Φ_v-δΦ)传输数据序列还令第i个串扰信道的符号响应为p⁽ⁱ⁾(t)。符号响应表示由于在串扰信道上传输单个符号而导致在信道上产生的归一化信号。相位为Φ⁽ⁱ⁾时的T间隔样本定义为：

其中，L_p是样本中的符号响应的长度。在受害者接收器收集的信号的第j个样本中估计来自第i个侵略者发射器的噪声为：

其中，是侵略者发射器传输的数据符号序列。将了解到，在串扰信道上传输的每个符号可能在噪声信号的不止一个样本中产生噪声。符号响应系数可以乘以先前传输的多个数据符号并且相加以求出在噪声信号的特定样本中产生的全部噪声。然后，串扰消除样本y_j由以下等式给出：

其中，r_j为受害者接收器收集的噪声信号的第j个噪声样本，N是指侵略者发射器的数量。

虽然，在概念上，使用这种技术的串扰消除看起来简单，但是实施这种技术的复杂度要低。通过检查等式1至3，很容易看出，响应序列的相位偏移很重要。虽然技术可以用来测量每个信道的相位，但这些技术可能需要执行复杂计算。替代性实施例可以使用其它方法来估计每个串扰信道的相位偏移，这些方法产生可接受结果同时减少训练阶段的复杂度。

图2C示出了根据另一项实施例的各种信号的时序图。时序图是为了说明目的，以显示传输时钟与接收时钟之间的频率偏移对符号响应的依赖性。与图2B相似，信号272显示特定串扰信道的工作传输时钟，信号274显示在串扰信道上传输的数据流。信号286显示受害者接收器的工作接收时钟，信号278显示关联于受害者接收器的给定信道上产生的串扰。受害者接收器已经用于在工作接收时钟的上升沿处对给定信道上的信号进行采样。

如图2C所示，信号286的工作频率与信号272的不同。因此，相位偏移在时间上不是恒定的。相反，随串扰信道的工作传输时钟和受害者接收器的工作接收时钟变成同相或异相，相位偏移发生变化。在第一时钟周期内，相位偏移为δΦ₀；在第二时钟周期内，相位偏移为δΦ₁；在第三时钟周期内，相位偏移为δΦ₂；在第四时钟周期内，相位偏移为δΦ₃。显而易见，由于信号272和信号286的频率稍有不同，相位偏移随着时间而增加。随着相位偏移发生变化，由受害者接收器进行采样的符号响应的幅度也发生变化，这是因为信号274的跳变根据工作传输时钟而不是根据工作接收时钟而产生了符号响应信号278。因此，测量训练序列在某一时间点产生的符号响应信号以便在该时间点估计工作传输时钟与工作接收时钟之间的相位偏移可能产生对应于该时间点的准确相位偏移，但是随着相位偏移发生变化，这种相位偏移估计将很快变得不准确。然而，通过在特定时间点估计工作传输时钟和工作接收时钟的相位偏移和频率偏移，可以计算后续时间点的相位偏移。更准确地，估计相位偏移可以基于工作接收时钟的频率和工作接收时钟与侵略者发射器的工作传输时钟之间的估计频率偏移周期性地递增固定量。

图3A为根据一项实施例的图1中的用于实施上文描述的串扰消除技术的接口线路板120的关键部件的框图。如图3所示，接口线路板120包括连接器122、至少一个IC封装124、存储器128和控制器130。连接器122将接口线路板120上的一个或多个迹线耦合在包含在IC封装124中的SerDes设备与背板110上的相应信道114之间。在一项实施例中，IC封装124可以实施为装入封装中的集成电路，该集成电路通过表面安装技术(surface mounttechnology，SMT)、通孔插装技术或本领域中已知的任何其它安装技术安装在接口线路板120上。IC封装124包括通过背板110与其它接口线路板120通信的多个发射器和接收器。IC封装124中的每个SerDes设备还可以包括执行串扰消除的逻辑。在一项实施例中，IC封装124通过接口线路板120上的迹线耦合到外部存储器128。存储器128可以为EEPROM型或NAND型闪存等闪存设备，或者由控制器130和/或IC封装124可访问的任何其它类型的非易失性存储器。替代性地，存储器128可以为SDRAM芯片等易失性存储器，该SDRAM芯片在初始启动后从单独的非易失性存储器加载数据。在替代性实施例中，代替或除了存储器128，IC封装124可以包括内部存储器(即片上RAM)。在一些实施例中，IC封装124可以为叠层封装(package-on-package，POP)型组件，其包括含有一个或多个SerDes设备的集成电路以及装入单个组件中的独立存储器IC(例如，SDRAM芯片)。

存储器128(或，替代性地，IC封装124中的内部存储器)存储有数据结构300，其包括执行串扰消除所需的信息。训练阶段可以用于估计特定信道与关联于该特定信道的每个主导串扰信道之间的相位偏移。训练阶段发生在接口线路板120耦合到背板110之后不久的初始化周期内。在训练阶段内，每个初始化信道的接收器由包含在IC封装124内的控制器130和/或逻辑进行配置。执行训练阶段内的操作的逻辑可以通过软件、硬件或软件和硬件的组合来实施。例如，控制器130可以执行程序指令，这些程序指令执行实施训练阶段所必需的各种操作以配置IC封装124内的接收器。这些程序指令可以利用各种硬件来执行至少部分操作。例如，一些指令可以使得信号由包含在接口线路板120上的IC封装124中的本地SerDes设备的一个或多个发射器进行传输。其它指令可以使得信号由包含在不同接口线路板120上的IC封装124中的远程SerDes设备的一个或多个发射器进行传输，该一个或多个发射器耦合到连接本地SerDes设备的特定串扰信道。在其它实施例中，一些操作可以由在IC封装124内实施的专用硬件电路执行，而不是依赖于控制器130执行的软件指令。本文这里使用的逻辑可以指用于实施一个或多个操作的硬件电路、控制器130执行的软件指令，或者硬件和软件的一些组合。将了解到，在替代性实施例中，描述控制器130执行的操作的实施例可以在包含在IC封装124内的逻辑内实施。在一些实施例中，接口线路板120可能不包括一个或多个IC封装124，而耦合到背板110的SerDes设备包含在控制器130内。在这些实施例中，控制器130实施的逻辑可以用于配置控制器130内的SerDes设备。

控制器130可以使得每个侵略者发射器耦合到串扰信道，该串扰信道确定为正在训练的信道以在串扰信道上传输训练序列。控制器130可以从存储器128读取训练序列，并使得训练序列由侵略者发射器在串扰信道上进行传输。在一项实施例中，当侵略者发射器包含在接口线路板120上的IC封装124中的本地SerDes设备中时，控制器130可以将训练序列传输给SerDes设备以由侵略者发射器进行传输。在另一项实施例中，当侵略者发射器包含在远程接口线路板120上的IC封装124中的远程SerDes设备中时，控制器130可以将训练序列传输给包含在远程接口线路板120上的对应控制器130，然后对应控制器130将训练序列传输给SerDes设备以通过侵略者发射器在串扰信道上进行传输。然后，受害者接收器对正在初始化的信道上的响应信号进行采样。然后，分析样本以估计串扰信道的相位偏移，并且选择关联于相位偏移的对应符号响应系数，以便稍后消除串扰信道在正常操作期间生成的噪声。

在一项实施例中，数据结构300可以是一个数组，该数组具有对应于耦合到一个或多个IC封装124和/或控制器130的多个信道的多个槽，其中，每个条目302存储特定信道的串扰信息。特定信道的串扰信息可以包括关联于特定信道的所有主导串扰信道的列表。例如，每个条目302可以包括标识N个主导侵略者发射器或者对应信道114的链表数据结构，这些信道为对应于条目302的特定信道的串扰的主要来源。实际上，N的大小可能与一个或两个主要串扰信道一样小。在一些实施例中，N的大小可能是4、8或任何其它小于耦合到IC封装124的信道的总数量的整数。例如，如果32个信道耦合到IC封装124，则N可以为0至31之间的任何数字。如果没有信道在特定信道上实质性产生噪声，则所有主导串扰信道的列表可以是空的。存在以下情况：特定信道的主导侵略者发射器连接到不同的IC封装124或耦合到不同接口线路板120，使得串扰消除不实用，这是因为IC封装124没有关于在串扰信道上传输的数据的信息。实际上，可以通过背板110的精心设计考虑来减少这种情况。特定大小N的有效性可能与在特定部署中使用的背板110的设计有关。尽管特定信道可以具有N个以上串扰信道，从大多数主导串扰信道中消除噪声可以显著改进信道的BER。

对于每个主导串扰信道，串扰信息还包括对应于M个不同相位偏移的T间隔符号响应系数集合。多个相位偏移均匀分布在具有偏移δ_Φ＝T/M的全波特时长内。对于第i个串扰信道，该T间隔符号响应系数集合通过以下等式给出：

例如，当M等于4，其对应于90度倍数的相位偏移，在表1中给出了4个符号响应系数集合。

表1

{p⁽ⁱ⁾(kT)}＝p⁽ⁱ⁾(0)，p⁽ⁱ⁾(T)，p⁽ⁱ⁾(2T)，...，p⁽ⁱ⁾((L_p-1)T)

{p⁽ⁱ⁾(kT+δ_Φ)}＝p⁽ⁱ⁾(δ_Φ)，p⁽ⁱ⁾(T+δ_Φ)，p⁽ⁱ⁾(2T+δ_Φ)，...，p⁽ⁱ⁾((L_p-1)T+δ_Φ)

{p⁽ⁱ⁾(kT+2δ_Φ)}＝p⁽ⁱ⁾(2δ_Φ)，p⁽ⁱ⁾(T+2δ_Φ)，p⁽ⁱ⁾(2T+2δ_Φ)，...，p⁽ⁱ⁾((L_p-1)T+2δ_Φ)

{p⁽ⁱ⁾(kT+3δ_Φ)}＝p⁽ⁱ⁾(3δ_Φ)，p⁽ⁱ⁾(T+3δ_Φ)，p⁽ⁱ⁾(2T+3δ_Φ)，...，p⁽ⁱ⁾((L_p-1)T+3δ_Φ)

有效串扰消除可以仅通过几项和少量估计相位偏移来执行，例如，L_p～5和M＝8(对应于45°相位偏移)，M＝12(对应于30°相位偏移)，或者M＝16(对应于22.5°相位偏移)。选择的L_p和M的值越小，每个条目302所需的存储空间越小。

串扰信息还包括在由训练序列激励时基于T间隔符号响应系数的预计算响应序列。令长度为L_i的训练序列如公式给出。然后，对于第i个串扰信道的第m个相位偏移，等式5所示的序列存储在存储器128中。

训练序列{I_k}可以为任何已知的符号序列。当侵略者发射器传输训练序列时，针对给定相位偏移m的符号响应系数与已知训练序列{I_k}一起可以用于预计算受害者接收器收集的采样响应。针对M个不同相位偏移中的每个的采样响应序列可以存储在存储器128中。

在一项实施例中，选择PRBS7等伪随机序列作为训练序列。伪随机序列随着伪随机序列的长度而改变在串扰信道上传输的信号的频率，这样可以提供更好的响应，其相对于仅在固定振荡频率上使用振荡训练序列更准确地反映实时操作。

为了在操作期间估计给定串扰信道的特定相位偏移，指示串扰信道的侵略者发射器以侵略者发射器的工作传输相位根据串扰信道的传输时钟在串扰信道上传输训练序列。串扰信道的传输时钟可能具有相对于正在配置的信道的接收时钟的相位偏移。受害者接收器根据信道的接收时钟对正在配置的信道上的信号进行采样，从而以工作接收相位收集针对训练序列的测量响应然后，可以根据多个度量将测量响应与针对多个不同相位偏移m中的每个的多个预计算响应序列进行比较。然后，基于特定度量选择估计相位偏移。

可以根据不同标准为多个相位偏移m中的每个计算度量值。然后，对度量值进行比较以确定哪个相位偏移最接近于串扰信道的传输时钟的工作传输相位与正在配置的信道的接收时钟的工作接收相位之间的相对相位差。在一项实施例中，可以通过为对应于每个相位偏移的误差信号计算平方欧氏范数度量将测量响应与存储的预计算响应序列进行比较。换言之，每个相位偏移m的度量值可以根据等式6计算：

因此，最接近串扰信道的工作传输相位的相位偏移m为使度量M1最小化的相位偏移m。可以并行地为多个相位偏移中的每个相位偏移m计算度量M1。在一项实施例中，IC封装124包括为不同相位偏移中的每个计算度量M1的逻辑。该逻辑可以包括执行减法、乘法和加法运算以计算度量M1的算术逻辑单元(arithmetic logic unit，ALU)。该逻辑还可以包括确定哪个相位偏移m使度量M1最小化的比较器。然后，包含在IC封装124中的SerDes设备由该逻辑进行配置以使用针对选择的相位偏移m的符号响应系数来执行串扰消除。在另一项实施例中，包含在IC封装124中的SerDes设备用来收集测量响应并且将测量响应的样本存储在存储器128中。控制器130然后用于计算度量M1并且确定哪个相位偏移m使度量M1最小化。一旦确定了使M1最小化的相位偏移m，控制器130可以配置包含在IC封装124中的SerDes设备使用针对选择的相位偏移m的符号响应系数来执行串扰消除。

可以使用不同的度量，以简化度量M1的计算。在另一项实施例中，计算度量的运算量可以通过使用误差l₁范数(“曼哈顿范数”)度量来减少，如等式7所示：

度量M2可以优先于度量M1以降低计算复杂度，因此降低了包含在IC封装124中的逻辑的复杂度(即度量M2的计算仅需要加法和减法运算，而不需要乘法运算，例如与度量M1相乘)。然而，如果正在使用控制器130计算度量，并且控制器130已经具有轻松执行高级算术运算的逻辑，则度量M1可以优先于度量M2。

一旦确定了接近串扰信道的传输时钟的工作传输相位与正在配置的信道的接收时钟的工作接收相位之间的相位差的相位偏移m，则可以根据等式2和3使用关于在串扰信道上传输的数据和针对选择的相位偏m的符号响应系数的信息来执行串扰消除。将了解到，在给定串扰信道上传输的数据符号可以被IC封装124已知，因为：(1)IC封装124包括将符号转换为在串扰信道上传输的信号的发射器212；或者(2)IC封装124包括对在串扰信道上传输的信号进行采样以确定符号的接收器214。

图3示出了根据一项实施例的SerDes设备320。SerDes设备320可以包含在IC封装124和/或控制器130中。如图3B所示，SerDes设备320包括发射器350、时钟生成电路360和接收器370。时钟生成电路360接收参考时钟并生成发射器350和/或接收器370的时钟。发射器350接收并行数据，串行器352使用来自时钟生成电路360中的PLL 362的工作传输时钟将并行数据串行化。将串行化数据传输给在对应通信信道上产生信号的驱动器354。接收器370包括将对应通信信道上的信号进行采样的ADC 374。来自采样信号的样本由可以调整样本的噪声校正电路378接收。然后，解串器372将校正后样本收集成并行数据字。时钟和数据恢复(clock and data recovery，CDR)单元376可以调整从时钟生成电路360接收的时钟信号以生成噪声校正电路378和解串器372使用的调整后时钟信号。例如，CDR单元376可以增加时钟生成电路360生成的时钟信号的频率以对通信信道上的信号进行上采样，或者调整时钟生成电路360生成的时钟信号的相位以基于调整后相位对信号进行采样。

在一项实施例中，接收器370中的噪声校正电路378用于接收在一个或多个串扰信道上传输的数据符号并调整接收信号的样本以对估计串扰进行校正。可以通过配置噪声校正电路378中的多个寄存器存储特定串扰信道的针对选择的相位偏移m的符号响应系数的值来配置噪声校正电路378，以便基于在该信道上传输的数据符号来消除来自该信道的串扰。

在一些实施例中，SerDes设备320可以包括图3B未明确示出的其它复杂度。例如，发射器350可以包括补偿传输信号中的符号间干扰的前向均衡器。再例如，接收器370可以包括生成模拟信号与通过通信信道接收的信号进行比较以估计信号之间的能量差的DAC。又例如，接收器370还可以包括判决反馈均衡器(decision feedback equalizer，DFE)以便补偿符号间干扰，或者常见于传统SerDes设备320中的其它类型电路。

图4为根据一项实施例的在SerDes设备320的训练阶段内选择符号响应系数集合的功能块的概念图示。图4中的功能块仅仅表示先前附图中描述的一个或多个硬件单元执行的复杂操作，而不应该解释为表示实际硬件单元。示出功能块仅仅用于说明训练串行通信链路而执行的操作。

如图4所示，在块410处，受害者接收器指示侵略者发射器根据侵略者发射器的传输时钟的工作传输相位在串扰信道上传输训练序列{I_k}。在块420处，受害者接收器对在串扰信道上传输的信号{B⁽ⁱ⁾(t)}进行采样以通过模数转换器(analog-to-digitalconverter，ADC)422收集测量响应ADC 422可以基于受害者接收器的由时钟和数据恢复(clock and data recovery，CDR)单元424生成的接收时钟的工作接收相位对测量响应进行采样。在块430处，测量响应样本存储在存储器128等存储器中。在块440处，针对多个不同相位偏移m中的每个的多个样本响应序列和测量响应从存储器中读取，在块450处，在运算单元处接收多个预计算响应序列和测量响应样本运算单元可以是包含在IC封装124中的逻辑或执行指令的单独和独特的控制器130。运算单元计算对应于每个相位偏移m的度量值，以及比较不同度量值以确定使度量最小化的相位偏移m。在块460处，选择的相位偏移m用于配置SerDes设备320选择用于执行串扰消除的符号响应系数集合

图5示出了根据一项实施例的在SerDes设备320的正常运行阶段内使用符号响应系数集合来执行串扰消除的噪声估计单元500。如图5所示，噪声估计单元500接收N个主导串扰信道中每个的针对特定相位偏移m的符号响应系数集合其中，i＝1，...，N。噪声估计单元500还接收在N个主导串扰信道上传输的数据符号其中，i＝1，...，N。此外，数据符号是已知的，因为IC封装124还可以包括耦合到每个主导串扰信道的接收器，该接收器对侵略者发射器在这些信道上传输的信号进行采样。替代性地，IC封装124可以包括耦合到每个主导串扰信道的发射器，该发射器在这些信道上传输信号，因此，正在传输的符号是先验已知的。

噪声估计单元500为离散噪声信号的j个样本{r_j}中的每个生成噪声估计序列该离散噪声信号由受害者接收器进行采样。从对应离散噪声样本中减去噪声估计，以产生串扰消除样本集合{y_j}。然后，对串扰消除样本{y_j}进行解调以将样本转换为数据符号。噪声估计单元500包含在IC封装124中，以在将串扰消除样本转换为存储在存储器128中的数据符号之前执行串扰消除。在一项实施例中，噪声估计单元500可以在噪声校正电路378中实施。

将了解到，噪声估计单元500用于从连续采样样信号中消除噪声。每次对信号进行采样时，为N个主导串扰信道中的每个更新j个先前数据符号这些数据符号用于计算噪声估计序列和的新噪声估计。用于消除串扰的先前符号数量j可能有限，因为特定符号导致的符号响应通常在短时间段内衰减到零，使得在当前符号之前在串扰信道j+1波特周期内传输的符号有效地将微小的噪声添加到正在采样的当前符号中。

将了解到，如果时钟，例如本地振荡器在两个不同芯片上产生的时钟，由不同时钟域生成，受害者接收器的工作接收时钟的频率与侵略者发射器的工作传输时钟的频率可能略有不同。在这种情况下，随着时钟同相和反相移动，工作接收时钟和工作传输时钟之间的相位偏移将随时间发生变化。在一项实施例中，SerDes设备320可以用于通过循环针对多个相位偏移m的预计算符号响应系数来消除噪声。换言之，选择第一预计算符号响应系数集合并用于在固定数量的波特时长内进行噪声消除，然后选择下一预计算符号响应系数集合并用于在下一固定数量的波特时长内进行噪声消除，以此类推，直到所有预计算符号响应系数以重复方式循环。

为了确定固定数量的波特时长，可以测量工作接收时钟与工作传输时钟之间的频率偏移，在该波特时长内，切换用于噪声消除的预计算符号响应系数。在一项实施例中，CDR单元376可以用于计算频率偏移，因为CDR单元376将迫使每隔S个波特时长提前或推迟一个步进，其中，CDR单元376使用每波特时长T内R个步进(例如R＝32)来实施。在预计算符号响应系数之间切换的波特时长的固定数量F由以下等式给出：

图6为根据另一项实施例的执行串扰消除和频率偏移补偿的功能块的概念图示。此外，受害者接收器的工作接收时钟与侵略者发射器的工作传输时钟关联于不同时钟域时，这两个时钟之间可能存在频率偏移，这发生在关联于耦合到受害者接收器的给定信道的发射器与串扰信道的侵略者发射器处于不同时钟域的情况下。在这些情况下，受害者接收器的工作接收时钟与侵略者发射器的工作传输时钟之间的相位偏移将周期性地发生变化。

在一项实施例中，包含在SerDes设备320的接收器370中的CDR单元376可以为二阶CDR单元610。CDR单元610包括一阶CDR单元612、锁相环(phase-locked loop，PLL)614和加/减可逆计数器616。CDR单元612和PLL 614用于将工作接收时钟锁定到串行通信信道的工作传输时钟，使得数据可以在串行通信信道上进行采样。二阶CDR单元610用于通过每隔S个波特时长提前或延迟工作接收时钟的相位来调节受害者接收器的工作接收时钟与串行通信信道的工作传输时钟之间的频率偏移。一阶CDR单元612生成工作接收时钟(clk)，其传输到比较器680用于将在串行通信信道上接收的信号转换为一系列符号估计。

一阶CDR单元612还生成指示每波特时长内提前或延迟工作接收时钟的相位的步进数的相位偏移估计δΦ。在一项实施例中，相位偏移可以在集合{-1，0，1}中取一个值，该集合指示工作接收时钟的相位分别延迟一个步进、既不延迟也不提前，或者提前一个步进。相位偏移可以输入到随时间累积相位偏移的加/减可逆计数器616。存储在加/减可逆计数器616的累积相位偏移与受害者接收器的工作接收时钟和CDR 612从时钟生成电路360接收的源时钟之间的相位偏移δf()成比例。

将了解到，只有当侵略者发射器的工作传输时钟与一阶CDR单元612的源时钟源自时钟生成电路360中的公共时钟扇出时，由二阶CDR单元610测量的频率偏移匹配到受害者接收器的工作接收时钟与侵略者发射器的工作传输时钟之间的频率偏移。然而，在很多情况下，导致给定串行通信信道的最大一部分噪声的主导串扰信道关联于侵略者发射器，该侵略者发射器与SerDes设备320位于相同的IC中，侵略者发射器还共享来自于公共时钟生成电路360的源时钟信号。在这些情况下，二阶CDR单元610测量的频率偏移匹配到受害者接收器的工作接收时钟与侵略者发射器的工作传输时钟之间的频率偏移，并且可以用于执行更准确的串扰消除。

加/减可逆计数器616输出的值用于将反馈信号提供给一阶CDR单元612以调整用于对串行通信信道上的信号进行采样而生成的时钟信号。还使用加/减可逆计数器616输出的值来设置压控振荡器(voltage controlled oscillator，VCO)620的频率，该VCO 620生成频率的时钟信号，该频率匹配于在不同符号响应系数集合之间切换的频率。换言之，设置VCO 620生成的时钟信号的频率，使得时钟信号的一个周期等于等式8中计算的固定F个波特时长。在一项实施例中，VCO 620生成的时钟信号的上升跳变触发从存储器630中读取新符号响应系数集合并存储在寄存器集合中以在噪声消除期间由有限脉冲响应(finiteimpulse response，FIR)滤波器640使用。在另一项实施例中，VCO 620生成的时钟信号的上升跳变使存储与索引m相关的值的计数器递增。索引m用于配置复用器以基于索引m的值从存储器630中选择特定符号响应系数集合。例如，存储器630可以是用于存储每个符号响应系数集合的寄存器集合。对应寄存器集合中的特定符号响应系数集合通过由索引m控制的复用器连接到有限脉冲响应(finite impulse response，FIR)滤波器640的输入。

将了解到，可以实施多个不同FIR滤波器640，每个串扰信道有一个FIR滤波器640。因此，N个串扰信道中的每个串扰信道的不同符号响应系数集合可以从存储器630中读取并传输给对应的FIR滤波器640。在SerDes设备320的正常操作阶段内，来自N个串扰信道中每个的数据符号存储在FIFO存储器650中，因为数据符号准备在对应的串扰信道上进行传输。每个串扰信道的数据符号可以异步从FIFO存储器650中读取并且输入到对应的FIR滤波器640。

在一项实施例中，每个串扰信道的FIFO存储器650位于串扰信道的侵略者发射器电路中。读入到FIR滤波器640中的数据符号因此必须从每个侵略者发射器中的FIFO存储器650路由到在受害者接收器中实施的FIR滤波器640。因此，每个侵略者发射器还可以包括变量延迟单元660，该单元在从FIFO存储器650中读取符号时可以延迟数据符号在串扰信道上的传输，以便用于生成受害者接收器的噪声估计。该延迟单元660可以补偿将数据符号传输给FIR滤波器640所需的时间并配置FIR滤波器640基于该数据符号生成噪声估计。换言之，延迟单元660将FIR滤波器640生成的噪声估计与在串扰信道上传输的数据符号的信号对齐。

每个FIR滤波器640使用符号响应系数集合和对应的数据符号来执行噪声消除并生成噪声消除信号对应于多个串扰信道的噪声消除信号可以在累积单元670中组合，以便为对应于N个串扰信道的串行通信信道生成累积噪声估计比较器680将累积噪声估计用作比较器偏移控制信号，以便在基于噪声信号生成符号估计的同时实施噪声消除。比较器680通过基于二阶CDR 610生成的工作接收时钟解调来自串行通信信道的噪声信号以及来自累积单元670的比较器偏移控制信号来生成符号估计。在一项实施例中，比较器680从串行通信信道接收模拟信号，使用模数转换器(analog to digital，ADC)对模拟信号进行采样，以及在确定数据符号的电平(例如，逻辑高或逻辑低)之前从样本中减去比较器偏移控制信号的数字值。在另一项实施例中，比较器680从串扰通信信道接收模拟信号，并且在将组合信号的电平与参考电压进行比较之前将模拟信号与模拟比较器偏移控制信号组合。在这种实施例中，比较器偏移控制信号是累积单元670生成的模拟信号，其可以通过对每个串扰信道的离散数字噪声估计求和，然后使用串行通信信道的累积噪声估计来驱动数模转换器(digital-to-analog converter，DAC)生成模拟比较器偏移控制信号来生成。在又一实施例中，比较器680在串行通信信道上接收已经通过ADC进行采样的信号的数字样本。在这些实施例中，比较器偏移控制信号还是在解调数字域中的信号之前从采样值中减去的数字值。

将了解到，VCO 620生成一个时钟，该时钟将不同的符号响应系数集合以通过二阶CDR 610生成的频率偏移确定的速率循环到FIR滤波器640中。因此，基于二阶CDR 610生成的工作接收时钟与关联于串扰信道的侵略者发射器的工作传输时钟之间的频率偏移来动态调整初始符号响应系数集合。在没有这种动态调整的情况下，这些频率偏移将很快使初始训练阶段无意义，因为最优符号响应系数集合与两个时钟之间的相位偏移不匹配。当然，如果工作接收时钟和工作传输时钟同频，则为每个FIR 640选择的初始符号响应系数集合应该没有变化。

图7为根据另一项实施例的执行串扰消除和动态相位偏移补偿的功能块的概念图示。尽管CDR单元610计算的频率偏移有助于改变符号响应系数，以应对受害者接收器的工作接收时钟与侵略者发射器的工作传输时钟之间的相位偏移的周期变化，但是存在相位偏移不周期性变化的一些情况。例如，在串行通信链路的正常操作期间，受害者接收器的工作接收时钟与侵略者发射器的工作传输时钟之间的相位偏移会发生变化，因为串行通信链路的一个或多个部件发生温度变化(例如，当包括侵略者发射器的IC的温度基于环境温度变化或操作条件而升高/降低时，两个时钟的相位偏移可能随时间发生缓慢变化)。因此，训练阶段内选择的符号响应系数集合所基于的估计相位偏移可能不是最优的估计相位偏移，因为实际的相位偏移是动态非周期性的。

一种用来应对相位偏移的随机变化的技术是，监测任何符号响应系数集合相比于相邻符号响应系数集合在消除串扰方面的有效性。如果相邻符号响应系数集合中的一个在给定测量周期内消除串扰更有效，则可以选择该符号响应系数集合作为下一测量周期内使用的新符号响应系数集合。这种连续监测所选符号响应系数集合的有效性还可以有效地跟踪相位偏移中的周期性移位，无需测量受害者接收器的工作接收时钟与侵略者发射器的工作传输时钟之间的频率偏移，只要测量周期显著小于关联于频率偏移的切换频率的周期。换言之，只要波特时长的固定数量F大于两个或更多测量周期，这些技术能够补偿由于受害者接收器的工作接收时钟与侵略者发射器的工作传输时钟之间的频率偏移产生的漂移相位偏移。

如图7所示，存储器710存储N个串扰校正电路720的符号响应系数集合。每个串扰校正电路720可以对应于关联于给定受害者接收器的特定串扰信道。将了解到，每个串扰信道可以关联于对应于该串扰信道的不同相位偏移虽然未明确示出，但是每个串扰校正电路720接收在串扰信道上传输的数据符号序列如上所述用于计算该串扰信道的噪声贡献然后，对所有N个主导串扰信道的噪声贡献求和以生成所有N个主导串扰信道的噪声估计将噪声估计从噪声信号中减去，噪声信号在由比较器730解调以生成对应于串扰校正样本y_j的解调受害者PAM符号X(y_j)之前由接收器370中的ADC 374进行采样。

切换任何给定符号响应系数集合的技术可以通过跟踪当前选择的符号响应系数集合和两个相邻符号响应系数集合的度量进行，其中，m_c表示串扰信道的当前估计相位偏移。如果该串扰信道的两个相邻符号响应系数集合中的一个基于度量提供更好消除，则可以通过将估计相位偏移m_c递增或递减1来改变估计相位偏移m_c。

在一项实施例中，可以使用误差信号的绝对值来计算用于确定特定符号响应系数集合的消除质量的度量：

e_j＝|y_j-X(y_j)| (等式9)

误差符号由累积器740累积并且在固定D个波特时长内进行平均：

在一项实施例中，在3个具有D个波特时长的连续周期内执行给定计算。在3个连续周期中的每个周期内，对3个相邻符号响应系数集合和中的一个执行噪声消除。在具有D个波特时长的第一周期内，串扰校正电路720用于使用第一符号响应系数集合关联于第一符号响应系数集合的平均误差e⁽⁰⁾由累积器740计算并存储在存储器760中。然后，在具有D个波特时长的第二周期内，对串扰校正电路720进行重配置以使用第二符号响应系数集合关联于第二符号响应系数集合的平均误差e^(-)由累积器740计算并存储在存储器760中。最后，在具有D个波特时长的第三周期内，对串扰校正电路720进行重配置以使用第三符号响应系数集合关联于第三符号响应系数集合的平均误差e⁽⁺⁾由累积器740计算并存储在存储器760中。计数器750可以用于对给定测量周期内的波特时长的数量进行计数，重置累积器740以将给定符号响应系数集合的平均范围归零，以及触发串扰校正电路720进行重配置以使用给定符号响应系数集合。

所有3个符号响应系数集合的平均误差(即e^(-)、e⁽⁰⁾和e⁽⁺⁾)可以从存储器760中读取并传输给比较器770。比较器770选择对应于最小化平均误差的符号响应系数集合作为用于下一测量周期的符号响应系数集合。换言之，如果平均误差e^(-)是最小值，比较器在下一测量周期内将当前估计相位索引m_c递减1；如果平均误差e⁽⁺⁾是最小值，则在下一测量周期内将当前估计相位索引m_c递增1；如果平均误差e⁽⁰⁾是最小值，则在下一测量周期内保留当前估计相位索引m_c不变。

在一项实施例中，可以通过包含用于跟踪关联于每个符号响应系数集合的3个单独电路同时运行3个具有D个波特时长的连续周期。换言之，第一电路使用第一符号响应系数集合执行噪声消除，第二电路使用第二符号响应系数集合执行噪声消除，第三电路使用第三符号响应系数集合执行噪声消除。所有3个电路用于在等于D个波特时长的测量周期内并行生成对应于3个符号响应系数集合的度量。在测量周期结束时，可以对度量进行比较以确定估计相位偏移索引是否应该针对每个串扰信道递增或递减。

图8A为根据一项实施例的一种选择对应于串扰信道的符号响应系数集合的方法800的流程图。在步骤802处，在串扰信道上传输训练序列以在串行通信链路上产生训练序列响应信号。在一项实施例中，串行通信链路是电信***100的背板110上的串行通信信道114。然而，在替代性实施例中，串行通信链路可以是具有一个或多个串扰源的任意串行通信信道，其中，耦合到串行通信链路的接收器能够访问在串扰源上传输的数据符号。

在步骤804处，基于训练序列响应信号来估计关联于串扰信道的相位偏移。基于特定度量，选择均匀分布在波特时长T内的M个相位偏移中的特定相位偏移作为估计相位偏移。在一项实施例中，通过接收器收集训练序列响应信号的样本集合来估计关联于串扰信道的相位偏移。对于多个相位偏移中的每个相位偏移，根据上文所示的等式6来计算度量值。然后，选择多个相位偏移中的使度量值最小化的相位偏移作为估计相位偏移。在另一项实施例中，通过接收器收集训练序列响应信号的样本集合来估计关联于串扰信道的相位偏移。对于多个相位偏移中的每个相位偏移，根据上文所示的等式7来计算度量值。然后，选择多个相位偏移中的使度量值最小化的相位偏移作为估计相位偏移。

在步骤806处，基于关联于串扰信道的估计相位偏移来选择符号响应系数集合。该符号响应系数集合可以使用在特定串扰信道上传输的数据符号与抽头延迟线一起用于估计串扰信道在串行通信信道上产生的噪声。

方法800可以用于基于针对特定串扰信道估计的相位偏移来选择该串扰信道的符号响应系数集合。可以针对不止一个串扰信道重复方法800，以便为多个串扰信道选择单独和独特的符号响应系数集合。然后，这些符号响应系数集合可以用于对串行通信链路执行串扰消除。

图8B为根据一项实施例的一种训练串行通信链路的方法850的流程图。在步骤852处，基于串扰信道的估计相位偏移为串绕信道选择符号响应系数集合。在一项实施例中，步骤852通过执行图8A中的方法800来实施。在步骤854处，逻辑确定另一个串扰信道是否关联于串行通信链路。此外，可以为多个串扰信道选择符号响应系数集合，以便消除给定串行通信链路的受害者接收器处的多个串扰信道中的串扰。如果存在另一串扰信道关联于串行通信链路，则方法850返回到步骤852，其中，为下一个串扰信道选择另一符号响应系数集合。然而，如果在步骤854处没有其它串扰信道，则方法850继续到步骤856，其中，配置串行通信链路使用为一个或多个串扰信道中的每个串扰信道选择的符号响应系数集合来执行串扰消除。在一项实施例中，SerDes设备320包括噪声校正电路378，其基于该符号响应系数集合和在一个或多个串扰信道上传输的已知数据符号来执行串扰消除。

在步骤858处，对于一个或多个串扰信道中的每个串扰信道，每隔一定数量的波特时长更新用于对串扰信道执行串扰消除的选择的符号响应系数集合，波特时长对应于串扰信道。在一项实施例中，受害者接收器的工作接收时钟与侵略者发射器的工作传输时钟之间的频率偏移用于为压控振荡器生成控制信号，以便生成用于控制更新选择的符号响应系数集合的选择时钟。在另一项实施例中，在一个或多个周期内计算关联于多个符号响应系数集合的度量，并选择使度量最小化的符号响应系数集合来代替在最后测量阶段内使用的符号响应系数集合。

图8C为根据一项实施例的一种更新选择的符号响应系数集合的方法860的流程图。在步骤862处，测量关联于串扰信道的频率偏移。在一项实施例中，时钟和数据恢复单元通过将信道的工作接收时钟与串扰信道的侵略者发射器的工作传输时钟进行比较来测量关联于串扰信道的频率偏移。

在步骤864处，基于频率偏移和分布在波特时长T内的多个相位偏移中的M个相位偏移来计算对应于串扰信道的波特时长的数量。在一项实施例中，波特时长的数量表示将针对当前相位偏移的符号响应系数集合切换到针对多个相位偏移中下一相位偏移的新符号响应系数集合的时间。波特时长的数量与关联于串扰信道的频率偏移的幅度成反比例减少。在一项实施例中，M个符号相应系数集合存储在存储器中，以及选择时钟用于递增计数器，该计数器为连接到存储M个符号响应系数集合的寄存器的复用器生成控制信号。复用器将存储器中的特定符号响应系数集合耦合到包含在噪声估计单元中的寄存器集合。

图8D为根据一项实施例的一种更新选择的符号响应系数集合的方法880的流程图。在步骤882处，基于在D个波特时长内累积的平均误差为选择的符号响应系数集合和两个对应符号响应系数集合计算度量值。在一项实施例中，两个对应符号响应系数集合为两个相邻符号响应系数集合(即对应于最接近选择的符号响应系数集合的估计相位偏移的相位偏移的符号响应系数集合)。

在步骤884处，将度量值进行比较以确定最小度量值。在一项实施例中，3个度量值是指e^(-)、e⁽⁰⁾和e⁽⁺⁾。在步骤886处，配置串行通信电路在下面一定数量的波特时长内使用对应于最小度量值的符号响应系数集合来执行串扰消除。在一项实施例中，如果e^(-)或e⁽⁺⁾为最小度量值，则重新配置串行通信链路使用新符号响应系数集合，并且替换包含在噪声估计单元中的寄存器中的先前符号响应系数集合。

图9示出了根据一项实施例的一种用于训练串行通信链路的***900。例如，***900可以实施为具有任何先前和/或后续附图和/或其描述中阐述的任意一个或多个实施例中的一个或多个特征。然而，将了解到，***900可以在任何预期环境的上下文中实施。

如图所示，串行通信链路920包括接收器914，耦合到通信信道(即用于在发射器与接收器914之间传输信号的物理接口)。虽然没有明确示出，串行通信链路920还可以耦合到用于将信号发送给接收器914的发射器。接收器914用于根据接收时钟对串行通信链路920上的信号进行采样。

串行通信链路920耦合到用于训练串行通信链路920以执行串扰消除的逻辑930。逻辑930可以使得发射器912在串扰信道925上传输训练序列以在串行通信链路920上产生训练序列响应信号。在各种实施例中，逻辑930可以将信号传输给包含在串扰信道925中的发射器912，使得发射器912在串扰信道925上传输训练序列。逻辑930可以基于训练序列响应信号来估计关联于串扰信道925的相位偏移。

在一项实施例中，逻辑930使得接收器914对串行通信链路920上的训练序列响应信号进行采样。训练序列响应信号的样本可以用于为多个相位偏移中的每个相位偏移计算度量，多个计算的度量用于选择使度量最小化的特定相位偏移作为关联于串扰信道925的估计相位偏移。

逻辑930用于基于关联于串扰信道925的估计相位偏移来选择符号响应系数集合，并且配置串行通信链路920使用一个或多个串扰信道中的每个串扰信道925的选择的符号响应系数集合执行串扰消除。可以通过配置接收器914中的噪声估计单元来配置串行通信链路920使用串扰信道925的选择的符号响应系数集合。

在一项实施例中，一种***包括：在串扰信道上传输训练序列以在串行通信链路上产生训练序列响应信号的传输构件。该***还包括：基于训练序列响应信号估计关联于串扰信道的相位偏移的估计构件，以及基于关联于串扰信道的估计相位偏移来选择符号响应系数集合的选择构件。该***还包括：配置串行通信链路以使用一个或多个串扰信道中的每个串扰信道的选择的符号响应相应系数集合来执行串扰消除的配置构件。最后，在一项实施例中，该***包括：对于一个或多个串扰信道中的每个串扰信道，更新用于每隔对应于串扰信道的多个波特时长对串扰信道执行串扰消除的选择的符号响应系数集合的更新构件。

注意，本文所描述的技术，在一方面，能够体现为可执行指令，这些可执行指令存储在由指令执行机器、装置或设备，例如基于计算机或包含处理器的机器、装置或设备，使用的或与该指令执行机器、装置或设备有关的计算机可读介质中。本领域技术人员将理解，对于一些实施例，包含可以存储可由计算机访问的数据的其它类型的计算机可读介质，例如磁盒、闪存卡、数字视频光盘、伯努利匣、随机存取存储器(random access memory，RAM)、只读存储器(read-only memory，ROM)等。

此处使用的“计算机可读介质”包括用于存储计算机程序的可执行指令的任意适当介质中的一种或多种介质，使得指令执行机器、***、装置或设备可以从计算机可读介质读(或取)指令并执行该指令以执行所描述的方法。适当的存储格式包括电格式、磁格式、光学格式和电磁格式中的一种或多种。常规的示例性计算机可读介质的非穷举清单包括：便携式计算机软盘；RAM；ROM；可擦除可编程只读存储器(erasable programmable read onlymemory，EPROM或闪存)；以及光学存储设备，包括便携式光盘(compact disc，CD)、便携式数字视频光盘(digital video disc，DVD)、高清DVD(HD-DVD^TM)、蓝光盘；等等。

应理解，附图所示部件的设置是示例性的，其它设置也是可能的。还应理解，在下文描述并在各个方框图中示出的由权利要求限定的各种***部件(和构件)表示根据本文所公开主题配置的一些***中的逻辑部件。

例如，可以通过在所描述的附图中示出的设置所示至少一些部件来全部或部分实现这些***部件(和构件)中的一个或多个。此外，虽然这些部件中的至少一个部件被至少部分地实现为电子硬件部件从而构成机器，但是当其它部件包含在执行环境中构成机器、硬件或软件和硬件的组合时，可以在软件中实现这些其它部件。

更具体地，由权利要求限定的至少一个部件至少部分实现为电子硬件部件，例如指令执行机器(例如，基于处理器或包含处理器的机器)和/或实现为专用电路或电路(例如，互连以执行专门功能的离散逻辑门)。其它部件可以在软件、硬件或软件和硬件的组合中实现。而且，这些其它部件中的部分或全部可以被组合，一些部件可以完全被省略，并且可以增加附加部件同时仍然实现本文所描述的功能。因此，本文所描述的主题能够以许多不同的变体来体现，并且预期所有这些变体都落入所要求保护的范围之内。

在上文的描述中，参照由一个或多个设备执行的操作的行为和符号表示来描述本主题，除非另有说明。因此，将理解，这些行为和操作，有时被称为计算机执行，包括由处理器以结构化形式操作数据。这种操作对数据进行变换或将该数据保持在计算机的内存***中的位置处，以本领域技术人员容易理解的方式重新配置或改变设备的操作。数据作为数据结构保存在内存的物理位置处，数据结构具有由数据格式限定的特定性质。然而，虽然在先前的上下文中描述了本主题，但是不意味着限制为如本领域技术人员将理解的下文中描述的各种动作和操作也可以在硬件中实现。

为了方便理解本文所述的主题，按照动作顺序描述了许多方面。由权利要求限定的这些方面中的至少一个方面通过电子硬件部件来执行。例如，将认识到，通过专用电路或线路、通过由一个或多个处理器执行的程序指令或通过两者的组合，可以执行各种动作。本文中对任何动作序列的描述不意在隐含必须遵守所描述的用于执行该序列的特定次序。本文所描述的所有方法可以以任何适当的顺序来执行，除非本文中另有说明或上下文另有清楚否定。

描述主题的上下文中(尤其是所附权利要求的上下文中)的术语“一个”、“所述”以及相似代词的使用应当解释为包括单数和复数，除非本文中另有说明或通过上下文清楚否定。本文中的值的范围的叙述仅意在用作独立查询落入范围内的每个单独值的速记方法，除非本文中另有说明，并且每个单独值以在本文中独立叙述的方式并入本说明书中。此外，先前的描述仅用于说明而不用于限制，这是由于所寻求的保护范围由本文中所陈述的权利要求及其授权的任何等价方案来限定。本文提供的任何及所有示例或示例性语言(例如“例如”)仅意在更好地说明本主题并且不对本主题的范围造成限制，除非另有要求。在权利要求中和书面说明书中使用术语“基于”及表示用于引起结果的条件的其它类似短语并非意在排除引起该结果的任意其它条件。说明书中的语言不应当解释为表示实践要求保护的本发明所必需的任何未要求保护的元件。

本文所描述的实施例包括发明人已知的用于实现所要求保护的主题的一种或多种模式。将了解到，对于本领域普通技术人员而言，在阅读先前的描述后，这些实施例的变体将变得明显。发明人期望技术人员酌情使用这样的变体，并且发明人意在以本文中具体描述的方式以外的方式来实践所要求保护的主题。因此，该要求保护的主题包括本文所附权利要求中叙述的主题的如适用法律所允许的所有修改和等价方案。此外，包括实施例的所有可能变体中的上述元件的任何组合，除非本文中另有说明或通过上下文清楚否定。

Claims (20)

1.一种训练串行通信链路以执行串扰消除的方法，其特征在于，包括：

对于关联于所述串行通信链路的一个或多个串扰信道中的每个串扰信道：

在所述串扰信道上传输训练序列以在所述串行通信链路上产生训练序列响应信号，

基于所述训练序列响应信号来估计关联于所述串扰信道的相位偏移，以及

基于所述关联于所述串扰信道的估计相位偏移来选择符号响应系数集合；

配置所述串行通信链路使用为所述一个或多个串扰信道中的每个串扰信道选择的所述符号响应系数集合来执行串扰消除；以及

对于所述一个或多个串扰信道中的每个串扰信道，每隔一定数量的波特时长更新用于对所述串扰信道执行串扰消除的所述选择的符号响应系数集合，所述波特时长对应于所述串扰信道。

2.根据权利要求1所述的方法，其特征在于，估计关联于所述串扰信道的所述相位偏移包括：

收集所述训练序列响应信号的样本集合；

对于多个相位偏移中的每个相位偏移：

对于所述训练序列响应信号的所述样本集合中的每个样本，通过从所述样本中减去关联于所述相位偏移的预计算响应值来计算对应于所述样本的差值，

对每个样本的所述差值求平方，以及

对所述平方后的差值求和以计算所述相位偏移的度量值；以及

选择所述多个相位偏移中使所述度量值最小化的相位偏移，其中

所述多个相位偏移包括均匀分布在波特时长T内的M个相位偏移。

3.根据权利要求1或2所述的方法，其特征在于，估计关联于所述串扰信道的所述相位偏移包括：

收集所述训练序列响应信号的样本集合；

对于多个相位偏移中的每个相位偏移：

对于所述训练序列响应信号的所述样本集合中的每个样本，通过从所述样本中减去关联于所述相位偏移的预计算响应值来计算对应于所述样本的差值，

确定每个样本的所述差值的绝对值，以及

对所述绝对差值求和以计算所述相位偏移的度量值；以及

选择所述多个相位偏移中使所述度量值最小化的相位偏移，其中

所述多个相位偏移包括均匀分布在波特时长T内的M个相位偏移。

4.根据权利要求1至3中任一项所述的方法，其特征在于，更新用于对所述串扰信道执行串扰消除的所述选择的符号响应系数集合包括：

测量关联于所述串扰信道的频率偏移，以及

基于所述频率偏移和分布在波特时长T内的多个相位偏移中的M个相位偏移来计算对应于所述串扰信道的波特时长的数量。

5.根据权利要求1至4中任一项所述的方法，其特征在于，更新用于对所述串扰信道执行串扰消除的所述选择的符号响应系数集合包括：

基于在D个波特时长内累积的平均误差为所述选择的符号响应系数集合和两个对应符号响应系数集合计算度量值，

比较所述度量值以确定最小度量值，以及

配置所述串行通信链路在下一多个波特时长内使用对应于所述最小度量值的所述符号响应系数集合来执行串扰消除。

6.根据权利要求1至5中任一项所述的方法，其特征在于，所述串行通信链路包括耦合到两个或更多接口线路板的背板上的迹线，其中，所述迹线耦合到第一连接器和第二连接器，所述第一连接器耦合到所述两个或更多接口线路板中的第一接口线路板，所述第二连接器耦合到所述两个或更多接口线路板中的第二接口线路板，所述第一连接器耦合到将所述背板上的所述迹线耦合到包含在所述第一接口线路板上的串行器/解串器(serializer/deserializer，SerDes)设备的所述第一接口线路板上的迹线，所述第二连接器耦合到将所述背板上的所述迹线耦合到包含在所述第二接口线路板上的SerDes设备的所述第二接口线路板上的迹线。

7.根据权利要求1至6中任一项所述的方法，其特征在于，包含在所述第一接口线路板上的所述SerDes设备包括用于根据接收时钟的工作相位对所述串行通信链路进行采样的接收器。

8.根据权利要求1至7中任一项所述的方法，其特征在于，包含在所述第二接口线路板上的所述SerDes设备包括用于根据传输时钟的工作相位在所述串扰信道上传输所述训练序列的发射器。

9.根据权利要求1至8中任一项所述的方法，其特征在于，所述第一接口线路板上的控制器用于：

基于所述采样的训练序列响应信号来估计关联于所述串扰信道的所述相位偏移，以及

基于所述估计相位偏移来选择所述符号响应系数集合。

10.一种通信***，其特征在于，包括：

串行通信链路；

耦合到所述串行通信链路的接收器；以及

训练所述串行通信链路的逻辑，所述逻辑用于：

对于关联于所述串行通信链路的一个或多个串扰信道中的每个串扰信道：

在所述串扰信道上传输训练序列以在所述串行通信链路上产生训练序列响应信号，

基于所述训练序列响应信号来估计关联于所述串扰信道的相位偏移，以及

基于所述关联于所述串扰信道的估计相位偏移来选择符号响应系数集合；

配置所述串行通信链路使用为所述一个或多个串扰信道中的每个串扰信道选择的所述符号响应系数集合来执行串扰消除；以及

对于所述一个或多个串扰信道中的每个串扰信道，每隔一定数量的波特时长更新用于对所述串扰信道执行串扰消除的所述选择的符号响应系数集合，所述波特时长对应于所述串扰信道。

11.根据权利要求10所述的***，其特征在于，估计关联于所述串扰信道的所述相位偏移包括：

收集所述训练序列响应信号的样本集合；

对于多个相位偏移中的每个相位偏移：

对于所述训练序列响应信号的所述样本集合中的每个样本，通过从所述样本中减去关联于所述相位偏移的预计算响应值来计算对应于所述样本的差值，

对每个样本的所述差值求平方，以及

对所述平方后的差值求和以计算所述相位偏移的度量值；以及

选择所述多个不同相位偏移中使所述度量值最小化的相位偏移，其中

所述多个相位偏移包括均匀分布在波特时长T内的M个相位偏移。

12.根据权利要求10或11所述的***，其特征在于，估计关联于所述串扰信道的所述相位偏移包括：

收集所述训练序列响应信号的样本集合；

对于多个相位偏移中的每个相位偏移：

对于所述训练序列响应信号的所述样本集合中的每个样本，通过从所述样本中减去关联于所述相位偏移的预计算响应值来计算对应于所述样本的差值，

确定每个样本的所述差值的绝对值，以及

对所述绝对差值求和以计算所述相位偏移的度量值；以及

选择所述多个相位偏移中使所述度量值最小化的相位偏移，其中

所述多个相位偏移包括均匀分布在波特时长T内的M个相位偏移。

13.根据权利要求10至12中任一项所述的***，其特征在于，更新用于对所述串扰信道执行串扰消除的所述选择的符号响应系数集合包括：

测量关联于所述串扰信道的频率偏移，以及

基于所述频率偏移和分布在波特时长T内的多个相位偏移中的M个相位偏移来计算对应于所述串扰信道的波特时长的数量。

14.根据权利要求10至13中任一项所述的***，其特征在于，更新用于对所述串扰信道执行串扰消除的所述选择的符号响应系数集合包括：

基于在D个波特时长内累积的平均误差为所述选择的符号响应系数集合和两个对应符号响应系数集合计算度量值，

比较所述度量值以确定最小度量值，以及

配置所述串行通信链路在下一多个波特时长内使用对应于所述最小度量值的所述符号响应系数集合来执行串扰消除。

15.根据权利要求10至14中任一项所述的***，其特征在于，所述串行通信链路包括耦合到两个或更多接口线路板的背板上的迹线，其中，所述迹线耦合到第一连接器和第二连接器，所述第一连接器耦合到所述两个或更多接口线路板中的第一接口线路板，所述第二连接器耦合到所述两个或更多接口线路板中的第二接口线路板，所述第一连接器耦合到将所述背板上的所述迹线耦合到包含在所述第一接口线路板上的串行器/解串器(serializer/deserializer，SerDes)设备的所述第一接口线路板上的迹线，所述第二连接器耦合到将所述背板上的所述迹线耦合到包含在所述第二接口线路板上的SerDes设备的所述第二接口线路板上的迹线。

16.根据权利要求10至15中任一项所述的***，其特征在于，包含在所述第一接口线路板上的所述SerDes设备包括用于根据接收时钟的工作相位对所述串行通信链路进行采样的接收器。

17.根据权利要求10至16中任一项所述的***，其特征在于，包含在所述第二接口线路板上的所述SerDes设备包括用于根据传输时钟的工作相位在所述串扰信道上传输所述训练序列的发射器。

18.根据权利要求10至17中任一项所述的***，其特征在于，所述逻辑包括由所述第一接口线路板上的控制器执行的程序指令，所述程序指令用于：

基于所述采样的训练序列响应信号来估计关联于所述串扰信道的所述相位偏移，以及

基于所述估计相位偏移来选择所述符号响应系数集合。

19.一种存储训练串行通信链路以执行串扰消除的计算机指令的非瞬时性计算机可读介质，其特征在于，所述指令在由一个或多个处理器执行时使得所述一个或多个处理器执行如下步骤：

对于关联于所述串行通信链路的一个或多个串扰信道中的每个串扰信道：

在所述串扰信道上传输训练序列以在所述串行通信链路上产生训练序列响应信号，

基于所述训练序列响应信号来估计关联于所述串扰信道的相位偏移，以及

基于所述关联于所述串扰信道的估计相位偏移来选择符号响应系数集合；

配置所述串行通信链路使用为所述一个或多个串扰信道中的每个串扰信道选择的所述符号响应系数集合来执行串扰消除；以及

对于所述一个或多个串扰信道中的每个串扰信道，每隔一定数量的波特时长更新用于对所述串扰信道执行串扰消除的所述选择的符号响应系数集合，所述波特时长对应于所述串扰信道。

20.根据权利要求19所述的计算机可读介质，其特征在于，估计关联于所述串扰信道的所述相位偏移包括：

收集所述训练序列响应信号的样本集合；

对于多个相位偏移中的每个相位偏移：

对于所述训练序列响应信号的所述样本集合中的每个样本，通过从所述样本中减去关联于所述相位偏移的预计算响应值来计算对应于所述样本的差值，

确定每个样本的所述差值的绝对值，以及

对所述绝对差值求和以计算所述相位偏移的度量值；以及

选择所述多个相位偏移中使所述度量值最小化的相位偏移，其中

所述多个相位偏移包括均匀分布在波特时长T内的M个相位偏移。