CN101320982B - 时序回复参数产生电路以及信号接收电路 - Google Patents
时序回复参数产生电路以及信号接收电路 Download PDFInfo
- Publication number
- CN101320982B CN101320982B CN2007101065840A CN200710106584A CN101320982B CN 101320982 B CN101320982 B CN 101320982B CN 2007101065840 A CN2007101065840 A CN 2007101065840A CN 200710106584 A CN200710106584 A CN 200710106584A CN 101320982 B CN101320982 B CN 101320982B
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- digital signal
- time sequence
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005070 sampling Methods 0.000 claims abstract description 53
- 238000004364 calculation method Methods 0.000 claims description 5
- 230000011514 reflex Effects 0.000 claims description 3
- 230000002463 transducing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 16
- 230000004044 response Effects 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 10
- 239000008186 active pharmaceutical agent Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 238000011084 recovery Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
一种信号接收电路，包含：一取样器，用以接收一模拟信号并根据一取样时钟取样该模拟信号以形成一取样信号；一模拟/数字转换器，耦接至该取样器，用以将该取样信号转换成一数字信号；一均衡器，耦接至该模拟/数字转换器，用以等化该数字信号以形成一等化数字信号；一量化器，耦接至该均衡器，用以量化所述化数字信号以形成一处理后数字信号；以及一时序回复电路，直接连接至该取样器的输出端以及耦接至该量化器，用以根据该处理后数字信号以及该数字信号来调整该取样时钟的时序。亦揭露了相关的时序回复参数产生电路。
Description
技术领域
本发明涉及一种时序回复参数产生电路以及使用此时序回复参数产生电路的信号接收电路，特别是涉及一种使用Mueller & Muller算法的时序回复参数产生电路以及使用此时序回复参数产生电路的信号接收电路。
背景技术
一般而言，信号处理电路当中会有一个时序回复电路修正取样器的取样相位以得到正确的信号。图1示出了现有技术的信号接收电路100。信号接收电路100包含一取样器101、一模拟/数字转换器103(ADC)、一数字信号处理器105以及一时序回复(timing recovery)电路107。数字信号处理器105包含一均衡器109以及一量化器111，而时序回复电路107包含一时序回复参数产生电路113、一回路滤波器115以及一电压控制振荡器117。取样器101用以取样模拟信号AS以产生取样信号SS、模拟/数字转换器103用以将取样信号SS转换成数字信号DS。数字信号DS经均衡器109处理后形成等化数字信号EDS，数字信号DS经均衡器109和量化器111处理后形成处理后数字信号PDS。时序回复参数产生电路113便根据等化数字信号EDS以及处理后数字信号PDS产生时序回复参数TP，而后回路滤波器115和电压控制震荡器(VCO)117便根据时序回复参数TP调整取样时钟信号SCLK。
在此***中，接收端看到的信号可以
表示，其中，n(t)为白色高斯噪声，T为周期。若假设第m个symbol经过取样后假设取样时间点为τ+mT，则取样过的信号可以
其中
表示噪声，时序回复(timing recovery)电路107便用以使取样器101取样在适当的相位而使得SNR比最高。
图2示出了现有技术的利用脉冲响应而找出取样点的示意图。脉冲响应以h(t)表示，接收端的脉冲响应是发射端的滤波器、接收端的滤波器和通道(channel)的总和。如图2所示，符元(symbol)h0为现今信号的脉冲响应(impulse response)，h1与h-1则分别上一个周期与下一个周期的信号的脉冲响应。一般而言，h0、h1和h-1之间会存在着符码间干扰(ISI)效应，图2所示的脉冲响应即有着严重的ISI效应。然而，ISI效应对于时序回复电路107而言却是重要的参考信息。一般而言，会以时序函数(timing function)
计算出最佳取样点，如图3所示。在图3中，交零点(zero-crossing point)x即为现今符元h0的中间点，理论上为最佳取样点。时序函数可由mueller & muller算法计算而得。图4示出了现有技术的mueller & muller算法的电路图。如图4所示，时序回复参数产生电路113即为使用mueller & muller算法的电路，然后产生的时间调整参数TP便供给后续的处理元件使用。关于mueller & muller算法的详细描述已揭露在学术期刊：K.H.Mueller and M.Muller，“Timing Recovery inDigital Synchronous Data Receivers，”IEEE Trans.Communications，vol.Com-24，pp.516-531，May 1976。
如上所述，利用mueller & muller算法可藉由ISI效应而求得正确的取样点。然而，图1中所述的均衡器109却有消除ISI效应的效果，如此反而会造成取样点的判断错误。如图5所示，经过均衡器109的处理后，符元h0、h1和h-1之间不会有ISI现象。然而，这样的符元在经过时序函数的处理后，会如图6所示，在本来应该出现交零点的地方出现一个区域Y。如此新的取样点可能落在区域Y中的任一点，零和点会漂移，因此可能会造成取样点的选择错误，并造成时序回复电路107的损坏。而且，在此结构中，封闭式的回路包含了均衡器，均衡器可能会有发散(diverge)的情况。
除此之外，由于通道的脉冲响应是不对称的，因此若传输信号的传输线过长，不对称的情况会更严重。图6示出了因为传输线路而不对称的脉冲响应的示意图。如图6所示，符元h并不像图3或图5所示的h0、h1和h-1一般是完美的波形，而是有一个延长的区域z，如此亦会干扰到正确取样点的选择。随着线长的增加，零和点会逐渐右移，也就是取样点会接近下一个信号。因为均衡器对于上一个信号的干扰的抗性比下一个信号的干扰的抗性来得高，因此这样的情况是极需避免的。
因此，需要一种新颖的发明来改善上述问题。
发明内容
因此，本发明的目的之一为提供一种信号接收电路，其参考未经过均衡器处理的信号计算出正确的取样点。
本发明的目的之一为提供一种时序回复参数产生电路，其可修正因为传输线的长度而产生的误差。
本发明的目的之一为提供一种时序回复参数产生电路，其可根据脉冲响应的权重调整取样点。
本发明的实施例揭露了一种信号接收电路，包含：一取样器，用以接收一模拟信号并根据一取样时钟取样该模拟信号以形成一取样信号；一模拟/数字转换器，耦接至该取样器，用以将该取样信号转换成一数字信号；一均衡器，耦接至该模拟/数字转换器，用以等化该数字信号以形成一等化数字信号；一量化器，耦接至该均衡器，用以量化所述等化数字信号以形成一处理后数字信号；以及一时序回复电路，直接连接至该取样器的输出端以及耦接至该量化器，用以根据该量化器输出的处理后数字信号以及该模拟/数字转换器输出的数字信号来调整该取样时钟的时序。
本发明的实施例亦揭露了一种时序回复参数产生电路，用以估测一取样时钟的时序误差以产生一目标时序回复参数，包含：一数字信号处理电路，用以接收一数字信号以产生一处理后数字信号；一计算电路，耦接至该数字信号处理电路，使用Mueller & Muller算法，用以接收该处理后数字信号以及该数字信号并根据该处理后数字信号以及该数字信号计算出一初步时序回复参数；一候选值产生电路，用以提供多个候选值；以及一多路复用器，耦接于该计算电路以及该候选值产生电路之间，用以根据一选择信号选择该多个候选值其中之一以作为一调整值；其中该计算电路另根据该调整值以及该初步时序回复参数以产生该目标时序回复参数。
本发明的实施例更揭露了一种时序回复参数产生电路，用以估测一取样时钟的时序误差以产生一目标时序回复参数，包含：一数字信号处理电路，用以接收一数字信号以产生一处理后数字信号；一计算电路，其使用Mueller &Muller算法，用以接收该处理后数字信号以及该数字信号并根据该处理后数字信号以及该数字信号计算出一初步时序回复参数；以及一调整值产生电路，耦接至该计算电路，用以根据数字信号的前一信号以及后一信号的一第一权重值以及一第二权重值产生一调整值；其中，该计算电路根据该调整值来调整该初步时序回复参数以产生该目标时序回复参数。
附图说明
图1示出了现有技术的信号接收电路。
图2示出了有ISI现象的脉冲响应。
图3示出了现有技术的利用脉冲响应而找出取样点的示意图。
图4示出了现有技术的mueller & muller算法的电路图。
图5示出了无ISI现象的脉冲响应的示意图。
图6示出了利用图5所示的脉冲响应找出取样点的示意图。
图7示出了因为传输线路而不对称的脉冲响应的示意图。
图8示出了根据本发明的实施例的信号接收电路的电路图。
图9示出了根据本发明的第一实施例的时序回复参数产生电路的电路图。
图10示出了使用在图9所示的时序回复参数产生电路的对照表。
第11-13图示出了不同的取样点与权重的关系的示意图。
图14示出了根据本发明的第二实施例的时序回复参数产生电路的电路图。
附图符号说明
100、800 信号接收电路
101、801 取样器
103、803 模拟/数字转换器
105、805 数字信号处理器
107、807 时序回复电路
109、809 均衡器
111、811 量化器
113、813 时序回复参数产生电路
115、815 回路滤波器
117、817 电压控制振荡器
901 时序回复参数产生电路
903 计算电路
905 候选值产生电路
907 多路复用器
1400 时序回复参数产生电路
1401 计算电路
1403 权重计算电路
1405 调整值产生电路。
具体实施方式
图8示出了根据本发明的实施例的信号接收电路800的电路图。如图8所示，信号接收电路800与信号接收电路100相同，亦包含一取样器801、一模拟/数字转换器803、一数字信号处理器805以及一时序回复电路807。数字信号处理器805亦包含一均衡器809以及一量化器811，而时序回复电路807亦包含一时序回复参数产生电路813、一回路滤波器815以及一电压控制振荡器817。
信号接收电路800与信号接收电路100的不同之处在于在信号接收电路800中时序回复电路807并不直接耦接于均衡器809和811之间，而是直接耦接于均衡器809之前。因此，时序回复电路807并不依据被均衡器809所处理过的等化数字信号EDS作为调整取样时钟SCLK的依据，而是利用未被均衡器809所处理过的数字信号DS作为调整取样时钟SCLK的依据。
藉由此结构，由于时序回复电路807使用未被均衡器809所处理过的数字信号DS作为调整取样时钟SCLK的依据。因此不会有前述的因为ISI现象而造成取样点错误的问题，而且封闭式回路不包含均衡器，均衡器不会有发散的危险。此外，时序回复电路807亦不会有损坏的危险。
图9示出了根据本发明的第一实施例的时序回复参数产生电路901的电路图，其可改善上述的因为传输线的长度而造成取样点选择错误的现象。如图9所示，时序回复参数产生电路901包含一计算电路903、一候选值产生电路905、以及一多路复用器907。计算电路903在本实施例中亦是使用mueller &muller算法，其耦接至图8所示的均衡器109以及量化器111，用以接收处理后数字信号PDS以及数字信号DS并根据处理后数字信号PDS以及数字信号DS计算出一初步时序回复参数。候选值产生电路905用以提供多个候选值(此实施例中为候选值1-5)。多路复用器907耦接于计算电路903以及候选值产生电路905之间，用以根据一选择信号SS选择多个候选值其中之一以作为一调整值ADV，且计算电路903另根据调整值ADV来调整该取样时钟的时序。
在此实施例中，计算电路903耦接至图8的模拟/数字转换器803而接收由模拟/数字转换器803所产生的数字信号DS，选择信号SS可为调整信号接收电路800的增益的自动增益控制信号(auto gain control signal)，候选值1-5则是对应不同的传输线长度的数值。易而言之，但这些参数并非用以限定本发明，此电路的结构亦可视需求而代入不同的参数，其亦在本发明的范围之内。计算电路903虽然以mueller & muller算法为基础，但亦可以用其它算法算出初步时序回复参数。
除此之外，在此实施例中计算电路903将初步时序回复参数减去调整值ADV而产生时序回复参数TP，但并非用以限定本发明。易而言之，时序回复参数TP原本是由
计算出来，在时序回复参数产生电路901则变成了
如上所述时序回复参数TP若减去一正值，有将取样点往左移的效果。
图10示出了使用在图9所示的时序回复参数产生电路的对照表。如图10所示，当传输线长度为0公尺时，选择候选值1，当传输线长度为50公尺时，选择候选值2......以此类推。而不同的候选值则对应到不同的Kcable值。因此，时序回复参数产生电路901利用选择信号SS选择出对应不同传输线长度的Kcable值，而后再将初步时序回复参数减去Kcable值而产生时序回复参数TP。须注意的是，若Kcable值为正，有使取样点左移的效果，可避免信号受下一信号的影响。若Kcable值为负，则有使取样点右移的效果，可避免信号受前一信号的影响。然而，如上所述，均衡器对于前一个信号的干扰的抗性比下一个信号的干扰的抗性来得高，因此本实施例皆以正值的Kcable值做例子，但并不表示时序回复参数产生电路901仅适用于正的k值。
第11-13图示出了不同的取样点与权重的关系的示意图。图14示出了根据本发明的第二实施例的时序回复参数产生电路1400的电路图，时序回复参数产生电路1400利用信号的权重调整取样点。请先参照第11-13图，如第11-13图所示，权重会反应出取样点的偏移现象。例如在图11中，当取样点往左偏时，很明显的右边的权重Q会比左边的权重P来得小。而在图12中，取样点并无偏移的情况，因此权重M和权重N的大小一样。同样的，在图13中取样点往右偏，因此X点的权重会比Y点的权重来得小。
如上所述，只要得知前一信号以及后一信号的权重，便可得知取样点该往左或往右移动。时序回复参数产生电路1400便利用此概念调整取样点。如图14所示，时序回复参数产生电路1400包含一计算电路1401、一权重计算电路1403以及一调整值产生电路1405。计算电路1401使用Mueller & Muller算法，用以接收一数字信号以及一处理后数字信号PDS并根据处理后数字信号PDS以及数字信号DS计算出一初步时序回复参数。权重计算电路1403耦接至计算电路1401，用以根据数字信号的前一信号以及后一信号分别计算出一第一权重值W1以及一第二权重值W2。调整值产生电路1405耦接至计算电路1401，用以根据第一权重值W1以及第二权重值W2产生一调整值ADV。计算电路1401则根据调整值ADV来调整初步时序回复参数以产生时序回复参数TP。须注意的是，图14中虽以权重计算电路1403计算出权重，但并非用以限定本发明，熟知此项技艺者当可利用其它方法而得到所须的权重值，其亦在本发明的范围之内。
在此实施例中，调整值电路1405将第一权重W1减去第二权重W2以产生调整值ADV，而计算电路1201将初步时序回复参数减去调整值ADV而产生时序回复参数TP。若以图13作为例子，将X点的权重作为第一权重W1，将Y点的权重作为第二权重W2，则调整值ADV为负值，如此便得知取样点该往左偏。相反的，若以图11作为例子，将P点的权重作为第一权重W1，将Q点的权重作为第二权重W2，则调整值ADV为正值，如此便得知取样点该往右偏。
须注意的是，计算电路1401虽然以mueller & muller算法为基础，但亦可以用其它算法算出初步时序回复参数。而且，时序回复参数产生电路1400在本实施例中虽使用在图8所示的信号接收电路800上，但相同的结构亦可使用在其它的电路上，其亦在本发明的范围之内。
纵上所述，图8所示的信号接收电路800用于找出正确的取样点(即取样相位)，而图9和图12所示的时序回复参数产生电路900和1400用于辅助信号接收电路800以找出更精确的取样点。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (6)
1.一种信号接收电路，包含：
一取样器，用以接收一模拟信号并根据一取样时钟取样该模拟信号以形成一取样信号；
一模拟/数字转换器，耦接至该取样器，用以将该取样信号转换成一数字信号；
一均衡器，耦接至该模拟/数字转换器，用以等化该数字信号以形成一等化数字信号；
一量化器，耦接至该均衡器，用以量化所述等化数字信号以形成一处理后数字信号；以及
一时序回复电路，直接连接至该取样器的输出端以及耦接至该量化器，用以根据该量化器输出的处理后数字信号以及该模拟/数字转换器输出的数字信号来调整该取样时钟的时序。
2.如权利要求1所述的信号接收电路，其中，该时序回复电路使用Mueller & Muller算法。
3.如权利要求2所述的信号接收电路，其中，该时序回复电路包含一电压控制振荡器、一回路滤波器以及一时序回复参数产生电路，且该时序回复参数产生电路包含：
一计算电路，耦接至该均衡器以及该量化器，用以接收该处理后数字信号以及该数字信号并根据该处理后数字信号以及该数字信号计算出一初步时序回复参数；
一候选值产生电路，用以提供多个候选值；以及
一多路复用器，耦接于该计算电路以及该候选值产生电路之间，用以根据一选择信号选择该多个候选值其中之一以作为一调整值；
其中，该计算电路另根据该调整值来调整该取样时钟的时序。
4.如权利要求3所述的信号接收电路，其中，该多个候选值分别对应至该模拟信号的不同传导路径长度。
5.如权利要求3所述的信号接收电路，其中，该选择信号用以控制该信号接收电路的增益的自动增益控制信号。
6.如权利要求2所述的信号接收电路，其中，该时序回复电路包含一电压控制振荡器、一回路滤波器以及一时序回复参数产生电路，该时序回复参数产生电路包含：
一计算电路，耦接至该均衡器以及该量化器，用以接收该处理后数字信号以及该数字信号并根据该处理后数字信号以及该数字信号计算出一初步时序回复参数；
一权重计算电路，耦接至该计算电路，用以根据该数字信号之前一信号以及后一信号分别计算出一第一权重值以及一第二权重值；以及
一调整值产生电路，耦接至该计算电路，用以根据该第一权重值以及该第二权重值产生一调整值；
其中，该计算电路根据该调整值来调整该调整该取样时钟的时序。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101065840A CN101320982B (zh) | 2007-06-06 | 2007-06-06 | 时序回复参数产生电路以及信号接收电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101065840A CN101320982B (zh) | 2007-06-06 | 2007-06-06 | 时序回复参数产生电路以及信号接收电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101320982A CN101320982A (zh) | 2008-12-10 |
| CN101320982B true CN101320982B (zh) | 2011-12-07 |
Family
ID=40180860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101065840A Expired - Fee Related CN101320982B (zh) | 2007-06-06 | 2007-06-06 | 时序回复参数产生电路以及信号接收电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101320982B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103916203B (zh) * | 2013-01-07 | 2016-08-17 | 晨星软件研发(深圳)有限公司 | 时序回复装置及方法 |
| CN104978290B (zh) * | 2014-04-08 | 2018-04-06 | 晨星半导体股份有限公司 | 多通道串行连线信号接收*** |
| US20150341158A1 (en) * | 2014-05-23 | 2015-11-26 | Mediatek Inc. | Loop gain calibration apparatus for controlling loop gain of timing recovery loop and related loop gain calibration method |
| US10680638B2 (en) * | 2018-07-04 | 2020-06-09 | SiliconIntervention Inc. | Linearity in a quantized feedback loop |
| CN112491429B (zh) * | 2019-09-12 | 2022-05-10 | 创意电子股份有限公司 | 通讯接收装置与时脉数据回复方法 |
| CN113315725A (zh) * | 2020-02-27 | 2021-08-27 | 瑞昱半导体股份有限公司 | 运作方法以及接收装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1144589A (zh) * | 1994-03-21 | 1997-03-05 | Rca汤姆森许可公司 | 在载波恢复网络中用于残留边带信号的相位检测器 |
| WO1997030441A1 (en) * | 1996-02-16 | 1997-08-21 | Scotts Valley Instruments, Inc. | Method and apparatus for sampled-data partial-response signal timing error detector having zero self-noise |
| CN1385992A (zh) * | 2001-05-14 | 2002-12-18 | 华邦电子股份有限公司 | 定时恢复取样电路 |
| WO2004105025A1 (ja) * | 2003-05-26 | 2004-12-02 | Sony Corporation | 信号処理装置及び信号処理方法 |
| US6985549B1 (en) * | 2000-10-20 | 2006-01-10 | Ati Research, Inc. | Blind cost criterion timing recovery |
-
2007
- 2007-06-06 CN CN2007101065840A patent/CN101320982B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1144589A (zh) * | 1994-03-21 | 1997-03-05 | Rca汤姆森许可公司 | 在载波恢复网络中用于残留边带信号的相位检测器 |
| WO1997030441A1 (en) * | 1996-02-16 | 1997-08-21 | Scotts Valley Instruments, Inc. | Method and apparatus for sampled-data partial-response signal timing error detector having zero self-noise |
| US6985549B1 (en) * | 2000-10-20 | 2006-01-10 | Ati Research, Inc. | Blind cost criterion timing recovery |
| CN1385992A (zh) * | 2001-05-14 | 2002-12-18 | 华邦电子股份有限公司 | 定时恢复取样电路 |
| WO2004105025A1 (ja) * | 2003-05-26 | 2004-12-02 | Sony Corporation | 信号処理装置及び信号処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101320982A (zh) | 2008-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11290115B2 (en) | Low latency combined clock data recovery logic network and charge pump circuit | |
| CN101320982B (zh) | 时序回复参数产生电路以及信号接收电路 | |
| US10291245B2 (en) | Device and method for correcting error estimation of analog-to-digital converter | |
| US9287889B2 (en) | System and method for dynamic path-mismatch equalization in time-interleaved ADC | |
| KR100674953B1 (ko) | 반도체 메모리의 등화 수신기 | |
| CN101895334B (zh) | 基于符号率自适应插值的定时同步装置及其同步方法 | |
| US9071320B1 (en) | Gain calibration for a timing error detector | |
| US9853839B2 (en) | System, method and software program for tuneable equalizer adaptation using sample interpolation | |
| US11349689B2 (en) | Receiver for high speed communication channel | |
| US20130107935A1 (en) | Receiver with decision feedback equalizer | |
| JP2014121069A (ja) | クロック・データリカバリィ方法および回路 | |
| US9461654B1 (en) | Timing recovery for digital receiver with interleaved analog-to-digital converters | |
| US10523229B2 (en) | Phase adjustment for interleaved analog to digital converters | |
| US11570024B2 (en) | Equalizer with perturbation effect based adaptation | |
| US8432960B2 (en) | Digital adaptive channel equalizer | |
| CN101488845B (zh) | 应用于接收机的多相位匹配*** | |
| US8014482B2 (en) | Signal receiving circuit utilizing timing recovery parameter generating circuit | |
| CN110351066B (zh) | 时钟相位恢复装置、方法和芯片 | |
| US20110299643A1 (en) | Timing Recovery Controller and Operation Method Thereof | |
| CN109714144B (zh) | 一种定时同步恢复方法及*** | |
| CN103281270A (zh) | 超前判决反馈均衡器 | |
| CN114697168A (zh) | 百兆以太网数字基带信号处理方法及信号处理模块 | |
| TW200847642A (en) | Timing recovery parameter generating circuit and signal receiving circuit utilizing which |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111207 Termination date: 20200606 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |