CN110073343B - 微型计算机和逻辑电路 - Google Patents
微型计算机和逻辑电路 Download PDFInfo
- Publication number
- CN110073343B CN110073343B CN201780075651.9A CN201780075651A CN110073343B CN 110073343 B CN110073343 B CN 110073343B CN 201780075651 A CN201780075651 A CN 201780075651A CN 110073343 B CN110073343 B CN 110073343B
- Authority
- CN
- China
- Prior art keywords
- logic circuit
- microcomputer
- fpga
- processing
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4633—Interconnection of networks using encapsulation techniques, e.g. tunneling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/40208—Bus networks characterized by the use of a particular bus standard
- H04L2012/40215—Controller Area Network CAN
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/40267—Bus for use in transportation systems
- H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Small-Scale Networks (AREA)
- Microcomputers (AREA)
- Stored Programmes (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
与逻辑电路连接的微型计算机包括:监视逻辑电路的状态的监视部;存储有微型计算机可实施的多个信息处理项目的存储部;和处理部,其执行基于逻辑电路的状态和至少一个信息处理项目而决定的处理,该至少一个信息处理项目是根据输入到微型计算机的通信帧而从多个信息处理项目中选择的。
Description
技术领域
本发明涉及微型计算机和逻辑电路。
背景技术
已知一种将微型计算机和逻辑电路组合在一起的结构。由于微型计算机和逻辑电路从电源接通到完成初始化所需的时间不同,因此例如可以实施专利文献1那样的对策。
专利文献1公开了一种电子设备,包括:功能部,其在接通电源而启动后写入电路数据进行配置(configuration),在所述配置结束后发挥与所述电路数据对应的电路功能;第一微型计算机,其与所述功能部大致同时启动,在启动后读取初始化程序进行初始化,并在所述初始化结束后开始与所述功能部通信;和配置监视部,其在所述第一微型计算机启动后将所述第一微型计算机复位,并在所述功能部结束所述配置后,解除所述复位使所述第一微型计算机开始初始化。
现有技术文献
专利文献
专利文献1:日本国特开2008-191730号公报
发明内容
发明要解决的技术问题
专利文献1记载的发明无法基于逻辑电路的状态决定微型计算机的动作。
解决问题的技术手段
本发明第一方面的微型计算机能够与逻辑电路连接,其包括:监视所述逻辑电路的状态的监视部;存储有所述微型计算机可实施的多个信息处理项目的存储部;和处理部,其执行基于所述逻辑电路的状态和至少一个信息处理项目而决定的处理,该至少一个信息处理项目是根据输入到所述微型计算机的通信帧而从所述多个信息处理项目中选择的。
本发明第二方面的逻辑电路能够与上述微型计算机连接。
发明的效果
采用本发明能够基于逻辑电路的状态决定微型计算机的处理。
附图说明
图1是表示车载***之概要的图。
图2是第一实施方式的车载网关装置的结构图。
图3是流程表之一例的图。
图4是表示FDB之一例的图。
图5是表示转换DB之一例的图。
图6是表示第一实施方式的微型计算机的动作的流程图。
图7是表示在图6的步骤S606中作出了否定判断的情况下的处理的流程图。
图8是表示图6的步骤S613的细节的流程图。
图9是表示第二实施方式的车载网关装置的结构图。
图10是表示优先级DB之一例的图。
图11是表示第二实施方式的微型计算机的动作的流程图。
具体实施方式
第一实施方式
下面参照图1~图8说明车载***的第一实施方式。
图1是表示车载***1之概要的图。车载***1包括车载网关装置100、发动机控制部101、刹车控制部102、动力转向装置控制部103、自主行驶控制部104、摄像机111、雷达112和本车位置传感器113。发动机控制部101、刹车控制部102、动力转向装置控制部103和自主行驶控制部104通过CAN(Controller Area Network:控制器局域网)与车载网关装置100连接。摄像机111、雷达112和本车位置传感器113通过IEEE802.3即以太网(注册商标)与车载网关装置100连接。
发动机控制部101是对用于产生车辆的驱动力的发动机进行控制的控制装置。刹车控制部102是进行车辆的刹车控制(制动力控制)的控制装置。动力转向装置控制部103是控制车辆的动力转向装置的控制装置。摄像机111、雷达112和本车位置传感器113是用于识别车辆的外界状况的外界识别传感器。
车载网关装置100内置有多通道的CAN和多端口的以太网,除了进行不同通道之间的CAN通信中继、不同端口之间的以太网通信中继之外,还进行CAN到以太网的通信中继、以太网到CAN的通信中继。在进行CAN到以太网的通信中继时,将CAN帧封装(encapsulation)成以太网帧进行中继。在进行以太网到CAN的通信中继时,对封装成以太网帧的CAN帧进行解封,提取CAN帧进行中继。例如,来自摄像机111、雷达112和本车位置传感器113的传感器信息被车载网关装置100中继至自主行驶控制部104。而来自动力转向装置控制部103的转向信息被车载网关装置100中继至本车位置传感器113。
图2是车载网关装置100的结构图。车载网关装置100包括微型计算机(下称“微机”)201、第一CAN IF 202A、第二CAN IF 202B、FPGA(Field-Programmable Gate Array:现场可编程门阵列)250、第一以太网IF 251A和第二以太网IF 251B。微机201与第一CAN IF202A和第二CAN IF 202B连接。FPGA 250与第一以太网IF 251A和第二以太网IF 251B连接。本实施方式中,微机201和FPGA 250是独立的部件,各自位于不同的封装体(package)中,各自能够独立地流通。为了作为车载网关装置100发挥功能,微机201和FPGA 250通过配线、插针插孔(pin and socket)连接器或电缆等物理地连接。
微机201包括CPU、ROM和RAM。该RAM设置有用于临时保存接收到的通信帧的待机用的保存区域。微机201的CPU在电源电压施加后,将存储在ROM中的程序展开到RAM中执行。下文中,将微机201的CPU将存储在ROM中的程序展开到RAM中执行的处理称作“微机201的初始化”。即,微机201在完成初始化后能够发挥由程序实现的功能。微机201还包括非易失性存储器,如后所述,在该非易失性存储器中记录日志(log)。
FPGA 250是包括易失性的SRAM的可编程逻辑电路。FPGA 250在供电后将程序文件读入SRAM构成逻辑电路。下文中,将FPGA 250读入程序文件构成逻辑电路的处理称作“FPGA250的配置(configuration)”或“FPGA 250的初始化”。此外,下文有时将“configuration(配置)”称作“configure(配置)”。FPGA 250在配置完成前无法发挥后述的功能。
FPGA 250的配置所需的时间长于微机201的初始化所需的时间。对车载网关装置100施加电源电压时,电源电压是大致同时施加到微机201和FPGA 250这两者上的,所以FPGA 250的配置在微机201完成初始化之后完成。因此,微机201比FPGA 250先开始工作。
微机201与FPGA 250之间通过监视总线210和数据总线211连接。监视总线210和数据总线211例如是配线或触点。CAN IF、以太网IF的数量不限于2个,各自至少有1个即可。而通信标准也可以是FlexRay(注册商标)、LIN(注册商标)等其他标准。并且,各网络上连接的设备没有任何限定,只要各网络上连接着至少一个设备即可。CAN与以太网之间的通信在微机201与FPGA 250之间经数据总线211中继,从目标网络接口发送。
作为其功能,微机201具有监视进程203和通信进程204,通信进程204具有流程表205。监视进程203通过监视总线210对FPGA 250的状态即配置状态和故障状态等进行监视,判断处于怎样的状态。监视进程203例如经监视总线210监视设置在FPGA 250上的表示配置完成的引脚的状态,当该引脚的电平超过规定的阈值时,判断为配置已完成。
通信进程204基于流程表205对从第一CAN IF 202A和第二CAN IF 202B输入到微机201的通信帧进行处理。该流程表205的结构在后面叙述。并且,通信进程204将从FPGA250输出的CAN帧传输到第一CAN IF 202A和第二CAN IF 202B。通信进程204执行的处理包括废弃具有特定模式的帧的过滤处理和加密处理、解密处理等负载较大的处理。这些负载较大的处理的一部分如后所述有时在FPGA 250中执行。在本实施方式中,将FPGA 250执行原本应由微机201执行的处理称作“卸载(offload)”。
FPGA 250包括通信电路252,通信电路252包括转发数据库(ForwardingDatabase,下称“FDB”)253和转换DB 254。FDB 253和转换DB 254的结构在后面叙述。通信电路252执行以太网的切换(switch)处理、CAN与以太网的中继即CAN-以太网转换处理以及卸载——即执行通信进程204的一部分处理。从第一以太网IF 251A和第二以太网IF 251B输入到FPGA 250的通信帧由通信电路252基于FDB 253进行处理。
通信电路252在进行将CAN帧封装以太网帧的CAN-以太网转换处理时,参照转换DB254生成以太网帧的帧头。即,基于CAN帧的CAN ID确定MAC地址,生成存储了所确定的MAC地址的以太网帧的帧头。CAN-以太网转换处理也可以由微机201执行,但是由FPGA 250实施时能够在短时间内进行处理。
FPGA 250还包括检测FPGA 250自身的故障的未图示的故障检测电路。故障检测电路在检测到故障时经监视总线210将故障的发生通知微机201。FPGA 250中发生故障的原因能够列举辐射引起的软件错误、电压(电源)下降引起的动作不良、闩锁引起的损坏等。
(流程表)
图3是表示流程表205之一例的图。流程表205由具有3个字段(field)的多条记录构成。流程表205所具有的字段是:CAN ID 301、输出端口302和信息处理项目303。CAN ID301表示从第一CAN IF 202A和第二CAN IF 202B输入的CAN帧的帧头部中包含的CAN ID。输出端口302表示从微机201输出的端口。信息处理项目303表示通信进程204要执行的处理。其中,记作“卸载”的项目由FPGA 250执行。
标记310所示的第一条记录表示,当输入了CAN ID为“10”的CAN帧时,使FPGA 250执行解密处理,再将其输出到第二CAN IF 202B。标记311所示的第二条记录表示,当输入了CAN ID为“20”的CAN帧时,将其输出到FPGA 250。标记312所示的第三条记录表示,当输入了CAN ID为“30”的CAN帧时,使FPGA 250执行加密处理,再将其输出到第一CAN IF 202A。标记313所示的第四条记录表示,当输入了CAN ID为“40”的CAN帧时,通信进程204自身执行加密处理,再将其输出到第一CAN IF 202A。
(转发数据库)
图4是表示FDB 253之一例的图。FDB 253由具有3个字段的多条记录构成。FDB 253所具有的字段是:以太网帧中包含的目标MAC地址401,表示FPGA 250上的输出端口的输出端口402,和记载了对通信帧的处理内容的处理内容403。
标记410所示的第一条记录表示,当输入了目标MAC地址401为“00:11:11:11:11:11”的以太网帧时,通信电路252将其中继到第一以太网IF 251A。标记411所示的第二条记录表示,当输入了目标MAC地址401为“00:22:22:22:22:22”的以太网帧时,通信电路252将其中继到第二以太网IF 251B。标记412所示的第三条记录表示,当输入了目标MAC地址401为“00:33:33:33:33:33”的以太网帧时,通信电路252将其中继到微机201。标记413所示的第四条记录表示,当输入了目标MAC地址401为“00:44:44:44:44:44”的以太网帧时,通信电路252进行过滤处理,再将其中继到微机201。
(转换DB)
图5是表示转换DB 254之一例的图。转换DB 254由具有CAN ID 501和目标MAC地址502这2个字段的多条记录构成。该转换DB 254在将CAN帧封装成以太网帧时以供参照。
标记510所示的第一条记录表示,当输入了CAN ID为“10”的CAN帧时,将其封装成目标MAC地址为“00:22:22:22:22:22”的以太网帧。标记511所示的第二条记录表示,当输入了CAN ID为“30”的CAN帧时,将其封装成目标MAC地址为“00:44:44:44:44:44”的以太网帧。关于封装时所需的其他信息即发送方地址、EtherType等,可采用从外部设定到通信电路252的内部寄存器中的方法等。
(表示微型计算机的动作的流程图)
图6是表示第一CAN IF 202A或第二CAN IF 202B接收到CAN帧时的微机201的处理的流程图。下面说明的各步骤的执行主体是微机201中包含的未图示的CPU。
在步骤S601中,从第一CAN IF 202A或第二CAN IF 202B接收通信帧。在接着的步骤S602中,获取接收到的通信帧的CAN ID。在接着的步骤S603中,基于取得的CAN ID对流程表205进行搜索,确定输出端口和信息处理项目即处理内容。
在接着的步骤S604中,判断步骤S603中确定的输出端口和信息处理项目是否满足特定的条件。即,判断输出端口是否是FPGA 250,或信息处理项目中是否包含卸载。在判断为满足至少一个条件的情况下前进至步骤S605,在判断为任一条件均不满足的情况下前进至步骤612。
在步骤S605中,从监视进程203获取FPGA 250的状态。在接着的步骤S606中,判断FPGA 250的状态是否处于配置过程中。在判断为处于配置过程中的情况下前进至步骤S607,在判断为没有处于配置过程中的情况下前进至步骤S656。步骤S656之后的处理使用图7在后面进行说明。
在步骤S607中,由于FPGA 250处于配置过程中,FPGA 250无法接收通信帧,因此进行与处于配置过程中对应的处理,即将接收到的通信帧保存到待机用存储器中。在接着的步骤S608中,与步骤S605同样地从监视进程203获取FPGA 250的状态。在接着的步骤S610中,与步骤S606同样地判断FPGA 250的状态是否是处于配置过程中。在判断为处于配置过程中的情况下返回步骤S608,在判断为没有处于配置过程中的情况下前进至步骤S611。
在步骤S611中,进行与配置完成对应的处理,即判断在步骤S603中确定的信息处理项目是否是中继处理。在判断为信息处理项目是中继处理的情况下,前进至步骤S612,在判断为信息处理项目不是中继处理的情况下前进至步骤S613。在步骤S612中,从输出端口发送通信帧,结束图6的流程图。在步骤S613中,将处理卸载到FPGA 250。换言之,由FPGA250代替微机201进行加密、解密和过滤的处理。在FPGA 250完成这些处理后,前进至步骤S612,从输出端口发送通信帧。步骤S613的细节将在后面参照图8进行说明。
图7是表示在图6的步骤S606中作出了否定判断的情况下的处理的子程序。
在步骤S656中,根据步骤S605中取得的状态,判断是否检测出FPGA 250的故障。在判断为检测出故障的情况下前进至步骤S657,在判断为未检测出故障的情况下前进至步骤S661。在步骤S657中,与步骤S607同样地将通信帧保存到待机用的存储器中。在接着的步骤S658中,尝试恢复FPGA 250。在接着的步骤S659中,再次获取FPGA 250的状态,前进至步骤S660。
在步骤S660中,根据步骤S659中取得的状态,判断是否检测出FPGA 250的故障。在判断为检测出故障的情况下前进至步骤S660,在判断为未检测出故障的情况下前进至步骤S661。
在因步骤S656或步骤S660作出了否定判断而执行的步骤S661中,判断在步骤S603中确定的信息处理项目是否是中继处理。在判断为信息处理项目是中继处理的情况下前进至步骤S612,在判断为信息处理项目不是中继处理的情况下前进至步骤S613。在步骤S612中,与图6同样地从输出端口发送通信帧,结束图7的流程图。在步骤S613中,与图6同样地将处理卸载到FPGA 250,在FPGA 250完成这些处理后,前进至步骤S612,从输出端口发送通信帧。
在因步骤S660作出了肯定判断而执行的步骤S664中,将FPGA 250的故障信息保存在日志中,结束图7所示的流程图。不过,在本步骤中也可以进一步将故障通知给与车载网关装置100连接的外部的装置。通过迅速通知故障,外部的装置能够采取适当的应对,能够提高安全性。
图8的流程图所说明的子程序表示图6和图7的步骤S613的细节,即微机201将处理卸载到FPGA 250的细节。
在步骤S801中,将循环计数器i初始化为1,前进至步骤S802。该循环计数器如后所述用于将步骤S802以后的处理最多反复执行N次。在步骤S802中,微机201将卸载对象的通信帧发送到FPGA 250,并前进至步骤S804。在步骤S804中,从FPGA 250接收卸载结果,前进至步骤S806。其中,在步骤S804中,待机至从FPGA 250接收到卸载结果。
在步骤S806中,基于步骤S804中接收到的卸载结果判断卸载处理是否已正常结束。在判断为已正常结束的情况下,结束图8的流程图,在判断为未正常结束的情况下前进至步骤S807。在步骤S807中,尝试恢复FPGA 250。在接着的步骤S808中,再次获取FPGA 250的状态,前进至步骤S809。
在步骤S809中,基于步骤S808中取得的FPGA 250的状态,判断是否检测出FPGA250的故障。在判断为检测出FPGA 250的故障的情况下前进至步骤S812,在判断为未检测出FPGA 250的故障的情况下前进至步骤S810。在步骤S810中,判断循环计数器i的值是否为预定的反复次数N以上。在判断为i为N以上的情况下,结束图8的流程图,在判断为i小于N的情况下前进至步骤S811。在步骤S811中使i递增,即,使i的值加“1”,返回至步骤S802。
在因步骤S809作出了肯定判断而执行的步骤S812中,将FPGA 250的故障信息保存在日志中,结束图8所示的流程图。
采用上述第一实施方式,能够获得如下所述的作用效果。
(1)微机201能够与作为可编程的逻辑电路的FPGA 250连接。微机201包括:监视FPGA 250的状态的监视部,即监视进程203和通信进程204;存储有微机201可实施的多个信息处理项目303的存储部,即流程表205;和执行基于FPGA 250的状态和根据输入到FPGA250的通信帧从多个信息处理项目303中选择的至少一个信息处理项目而决定的处理的处理部,即通信进程204。
因此,微机201能够不仅基于通信帧中包含的标识符即CAN ID还基于FPGA 250的状态,选择该通信帧的处理加以执行。即,能够基于作为逻辑电路的FPGA 250的状态决定微机201的处理。
(2)FPGA 250可通过进行配置来构建电路结构,监视进程203监视FPGA 250是否是处于配置过程中的状态。在FPGA 250不是处于配置过程中的状态的情况下(图6的S606:否),通信进程204执行所选择的信息处理项目。在FPGA 250是处于配置过程中的状态的情况下(图6的S606:是),通信进程204执行与所选择的信息处理项目不同的处理。与所选择的信息处理项目不同的处理指的是与处于配置过程中对应的处理,即将要发送给FPGA 250的信息保存到待机用存储器中的处理(图6的S607)。
因此,即使在FPGA 250完成配置之前微机201就开始工作,微机201通过执行与处于配置过程中对应的处理,也能够适当地处理要发送给FPGA 250的信息。因此,无需等待FPGA 250的配置结束再开始微机201的初始化,能够提前开始微机201的动作。
(3)监视进程203监视FPGA 250是否是已完成配置的状态。在FPGA 250是已完成配置的状态的情况下,通信进程204使FPGA 250处理所选择的信息处理项目的至少一部分。即,在所选择的信息处理项目303为“中继”的情况下,使FPGA 250执行中继至以太网的中继处理,在信息处理项目303包括卸载处理的情况下,使FPGA 250执行卸载处理。
因此,当FPGA 250的配置完成后,能够根据所选择的处理项目使FPGA 250执行处理。
(4)监视进程203监视FPGA 250是否是已完成配置的状态。在FPGA 250是处于配置过程中的状态的情况下,通信进程204保存通信帧的至少一部分(图6的S607)。在FPGA 250从处于配置过程中的状态变成了已完成配置的状态的情况下,将所保存的通信帧的至少一部分发送到FPGA 250(图6的S612、S613)。
因此,能够将本应在FPGA 250处于配置过程中发送到FPGA 250的信息,在FPGA250的配置完成后发送到FPGA 250使FPGA 250进行处理。
(5)监视进程203监视FPGA 250是否发生了故障。在FPGA 250未发生故障的情况下,通信进程204执行所选择的信息处理项目,在FPGA 250发生了故障的情况下,通信进程204执行与所选择的信息处理项目不同的处理。与所选择的信息处理项目不同的处理指的是与故障对应的处理,即将通信帧保存到待机用存储器中(图7的S657)并恢复FPGA 250的(图7的S658)处理。
因此,通过在FPGA 250发生了故障的情况下临时保存从CAN网络接收到的通信帧,并在FPGA 250恢复后将其发送到FPGA 250,能够减少因通信帧丢失而导致的重发,能够缩短通信处理所需的时间。
(6)微机201和FPGA 250设置在将CAN与以太网即IEEE802.3网络连接的1个车载网关装置100中。微机201与CAN网络连接,FPGA 250与IEEE802.3网络连接。
相比于IEEE802.3网络,要求实时性的CAN网络的可容许的响应延迟时间较短。于是,通过将相比FPGA 250能够更快完成初始化的微机201与CAN网络连接,能够在要求时间内实施通信处理。例如,即使FPGA 250处于配置过程中,也能够实施从一个CANIF到另一个CANIF的通信处理,无需等到FPGA 250完成配置,能够更早地完成通信处理。
(7)FPGA 250与微机201连接。
FPGA 250在完成配置前无法接收通信帧,因此若在完成配置前发送通信帧会导致通信帧丢失。不过,由于微机201监视FPGA 250的状态,若FPGA 250处于配置过程中则执行与处于配置过程中对应的处理,因此不会在配置过程中丢失从CAN网络接收到的通信帧。
(变形例1)
车载网关装置100也可以不使用可编程的逻辑电路FPGA 250,而使用电路结构固定的逻辑电路ASIC。在车载网关装置100使用了ASIC代替FPGA 250的情况下,配置变得不再需要,因此图6的步骤S606始终作出否定判断。可以接着步骤S605前进至图7的步骤S656。
采用该变形例1,在读取预先存储的程序加以执行的微处理器与电路结构固定的ASIC的组合下,微处理器能够按照ASIC的故障的状态选择接收到的通信帧。
(变形例2)
在第一实施方式中,微机201和FPGA 250是独立的部件,由配线所连接。不过,也可以在制造工序中将微机201和FPGA 250统一地置于1个封装体中。该情况下,微机201和FPGA250可以形成在不同的硅片(silicon die)上,也可以一体地形成在同一硅片上。在微机201和FPGA 250形成在不同的硅片上的情况下,与第一实施方式同样地,监视总线210和数据总线211是配线或触点。在微机201和FPGA 250形成在同一硅片上的情况下,监视总线210和数据总线211不具有明确的物理结构。该情况下,微机201和FPGA 250为始终连接的状态。
(变形例3)
在第一实施方式中,对FPGA 250是否处于配置过程中和FPGA 250是否发生了故障这两者进行判断。不过也可以仅判断其中任一者。即,在仅判断前者的情况下,在图6的步骤S606作出了否定判断时前进至步骤S661。而在仅判断后者的情况下,在图6中接着步骤S605执行图7的步骤S656。
(变形例4)
监视进程203也可以采用下述方式判断FPGA 250是否已完成配置。即,监视进程203可以在从FPGA 250输出了表示配置完成的信号后,在FPGA 250的复位信号被正常解除的情况下,判断为配置已完成。具体而言可以是,在图6的步骤S606中,在仅输出了表示配置完成的信号的情况下不判断为配置已完成,而是进一步在复位信号被正常解除时,在步骤S606作出否定判断。该复位信号是从FPGA 250经监视总线210输出到微机201的信号,在FPGA 250完成动作准备时被解除。
(变形例5)
在第一实施方式中,微机201为了进行卸载处理而将处理对象的通信帧整个发送到FPGA 250,但也可以从该通信帧仅提取卸载处理所需的数据发送到FPGA 250。同样地,FPGA 250也可以构成为,作为卸载处理的结果,不将整个通信帧发送到微机201,而是仅将通信帧所含的信息中进行了处理的信息发送到微机201。
采用该变形例5,由于不发送整个通信帧,因此能够削减通信数据量,减少数据传输时间,并能够通过缓解FPGA 250与微机201之间的带宽负载来改善数据传输的等待时间,缩短车载网关装置100的通信处理时间。
(变形例6)
在第一实施方式的与处于配置过程中对应的处理中,将通信帧保存到待机用存储器中。不过,与处于配置过程中对应的处理并不限定于此。例如也可以是,对通信进程204中设置的计数器进行计数,并将通信帧保存到待机用存储器中。该情况下,计数器的值被用作表示处于配置过程中接收到的通信帧数的值。此外,与处于配置过程中对应的处理也可以是,对上述的计数器进行计数并废弃接收到的通信帧。进而,与处于配置过程中对应的处理也可以是,废弃接收到的通信帧,并在经过规定时间后请求重新发送。
(变形例7)
在第一实施方式的与配置完成对应的处理中,将为了通信帧的卸载处理或中继处理而保存到待机用存储器中的通信帧发送到FPGA 250。不过,与配置完成对应的处理并不限定于此。例如,与配置完成对应的处理也可以是请求重新发送通信帧。此外,在与处于配置过程中对应的处理包括对计数器进行计数的情况下,与配置完成对应的处理也可以是使用了其计数值的处理。
第二实施方式
参照图9~图11说明车载***的第二实施方式。在下面的说明中,对于与第一实施方式相同的构成要素标注相同的标记,主要对不同之处进行说明。没有特别说明的部分是与第一实施方式相同的。本实施方式与第一实施方式的主要不同点在于,按照FPGA的故障程度使功能降级(fallback,缩减)。
图9是第二实施方式的车载网关装置100的结构图。
在微机201中,除了第一实施方式的结构之外,通信进程204还包括优先级DB206。优先级DB206是用于存储关于通信的优先级的信息的数据库,细节在后面叙述。此外,监视进程203还具有判断FPGA 250的故障程度的功能。故障程度至少能够区别无故障、局部故障和完全故障这3个阶段。无故障是指FPGA 250没有故障的状态,局部故障是指FPGA 250的一部分有某些问题,处理能力比无故障差的状态,完全故障是指FPGA 250完全无法进行处理的状态。
进而,通信进程204还具有计算FPGA 250承受负载的剩余能力作为预测剩余负载的功能。预测剩余负载的计算例如通过这样的方法实现:按每个信息处理项目预先测量负载并存储在通信进程204中,或根据通信帧大小等预测负载。预测剩余负载例如用0~100的整数表示,数值越大表示越具有承受负载的剩余能力。关于该预测剩余负载的初始值,即,在FPGA 250完成初始化时,在FPGA 250没有故障的情况下能够计算得到最大的“100”。此外,微机201中设置的未图示的ROM中存储的程序与第一实施方式不同,如后述那样进行不同的动作。
代替第一实施方式的通信电路252,FPGA 250设置有第一通信电路252A和第二通信电路252B。第一通信电路252A和第二通信电路252B的结构和功能与第一实施方式的通信电路252相同。即,第一通信电路252A和第二通信电路252B均包括FDB 253和转换DB 254,不过图9中省略了图示。第一通信电路252A和第二通信电路252B各自的处理能力可以与通信电路252相同,也可以低于通信电路252。第一通信电路252A和第二通信电路252B通常通过分担地执行处理来发挥FPGA 250的功能。
在第一通信电路252A和第二通信电路252B中的任一者因故障而不能工作的情况下,单独一个通信电路也能够发挥FPGA 250的功能。例如,两个通信电路通常交替地对输入到FPGA 250的通信帧进行处理,输入的第一个通信帧由第一通信电路252A处理,输入的第二个通信帧由第二通信电路252B处理。在例如第一通信电路252A发生了故障的情况下,第二通信电路252B对输入的所有通信帧进行处理。但是,由于故障会导致FPGA 250的处理能力下降,因此如后述那样使功能降级,仅对满足条件的通信帧进行处理。此外,上述通常时的第一通信电路252A和第二通信电路252B的功能分担仅为一例,第一通信电路252A和第二通信电路252B可以以任意方式分担功能。
FPGA 250中设置的未图示的故障检测电路监视第一通信电路252A和第二通信电路252B的动作状况,当检测到故障时,经监视总线210向微机201通知发生了故障。例如,在收到第一通信电路252A和第二通信电路252B两者发生故障的通知的情况下,监视进程203判断为完全故障,在收到第一通信电路252A和第二通信电路252B中的任一者发生故障的通知的情况下,监视进程203判断为局部故障,在没有收到任何发生故障的通知的情况下,监视进程203判断为无故障。
(优先级DB)
图10是表示优先级DB206之一例的图。优先级DB206由具有2个字段的多条记录构成。优先级DB206所具有的字段是CAN ID 1001和优先级1002。CAN ID1001表示从第一CANIF 202A和第二CAN IF 202B输入的CAN帧的帧头部中包含的CAN ID,对应于图3的流程表205中的CAN ID 301。优先级1002是0~100的整数,针对与CAN ID1001所示的CAN ID对应的流程表205的信息处理项目303,数值越小表示处理的优先级越高。仅在FPGA 250的预测剩余负载大于优先级的情况下,才实施流程表205的信息处理项目303,细节在后面叙述。即,优先级DB206表示与流程表205的信息处理项目303分别对应的作为处理的条件的阈值。
(流程图)
图11是表示第二实施方式的微型计算机的动作的流程图。在图11中,对进行与图6、图7相同处理的步骤标注相同的步骤号,省略说明。如之前所述,车载网关装置100刚启动后计算出的预测剩余负载为最大值例如100。下面说明的各步骤的执行主体是微机201中包含的未图示的CPU。
在图11所示的流程图开始后,步骤S601~S605与图6相同,故省略说明。在接着步骤S605执行的步骤S1106中,对监视进程203输出的FPGA 250的故障级别进行判断。在判断为无故障即没有发生故障的情况下前进至步骤S661,在判断为局部故障的情况下前进至步骤S1107,在判断为完全故障的情况下前进至步骤S657。
在步骤S1107中,基于步骤S602中取得的CAN ID,参照优先级DB206获取优先级。例如在优先级DB206为图10所例示的值的情况下,在CAN ID为“30”的情况下,取得优先级“40”。在接着的步骤S1108中,基于FPGA 250的故障程度和FPGA 250正在执行的处理的内容计算预测剩余负载,前进至步骤S1109。在步骤S1109中,对步骤S1107中取得的优先级与步骤S1108中计算出的预测剩余负载进行大小比较,判断预测剩余负载的值是否为优先级的值以下。在判断为预测剩余负载的值为优先级的值以下的情况下前进至步骤S657,在判断为预测剩余负载的值大于优先级的值的情况下前进至步骤S661。
在步骤S1106中判断为完全故障的情况下以及在步骤S1108中作出了肯定判断的情况下,与第一实施方式同样地执行步骤S657~S660。其中,在进行步骤S658中的恢复时,可以以整个FPGA 250为对象进行配置,但也可以仅以检测出故障的部分为对象进行配置。进而,也可以一边使FPGA 250工作一边进行配置,即,进行所谓的动态重配置。在步骤S660中,当判断为完全故障或局部故障时前进至步骤S664,当判断为无故障时前进至步骤S661。由于步骤S661以后的处理与第一实施方式相同,故省略说明。
采用上述第二实施方式,能够获得如下所述的作用效果。
(1)监视进程203监视FPGA 250的故障程度。通信进程204在FPGA 250发生了故障的情况下,根据其故障程度改变要执行的处理。执行与监视进程203所判断的FPGA 250的故障程度相应的处理。例如通信进程204在判断为无故障的情况下将接收到的通信帧发送到FPGA 250,在判断为局部故障的情况下,进行基于优先级与预测剩余负载的比较而决定的处理,在判断为完全故障的情况下,将通信帧保存到待机用存储器中并使FPGA 250恢复。因此,微机201能够执行与FPGA 250故障程度相应的处理。
(2)微机201中存储有优先级数据库206,该优先级数据库206表示与多个信息处理项目303分别对应的作为处理的条件的阈值。
通信进程204在FPGA 250局部地发生了故障的情况下,基于优先级数据库206获取与所选择的信息处理项目303对应的阈值,基于取得的阈值和FPGA 250的负载的剩余能力,决定是否执行所选择的信息处理项目303。
因此,在FPGA 250发生了故障时,能够按照接收到的通信帧的CAN ID考虑FPGA250的负载,在此基础上决定处理。
(3)微机201中存储有优先级数据库206,其中通信帧的标识符与作为处理的条件的阈值即优先级相关联。监视进程203判断FPGA 250的故障程度。通信进程204在基于接收到的通信帧的CAN ID和流程表205判断为有必要将接收到的通信帧的至少一部分发送到FPGA 250(图11的步骤S604:是),并且监视进程203所判断的FPGA 250的故障程度为局部故障时(图11的步骤S1106:局部故障),进行以下的处理。即,基于接收到的通信帧的标识符和优先级数据库206获取优先级(步骤S1107),基于该优先级和预测剩余负载,决定是否使FPGA 250执行关于通信帧的处理(步骤S1108)。
因此,在FPGA 250发生了故障时,通过基于接收到的通信帧的CAN ID、故障程度和优先级DB206,选择存储在流程表205中的信息处理项目加以执行,能够将通信处理的限制抑制在必要最低限度,进而能够在要求时间内实施通信处理。具体而言,例如即使在FPGA250发生了故障的情况下,如果是局部故障,则能够继续进行高优先级的通信帧的通信处理。
(第二实施方式的变形例1)
在第二实施方式中,微机201也可以与第一实施方式同样地判断FPGA 250是否处于配置过程中,在判断为FPGA 250处于配置过程中的情况下,执行与处于配置过程中对应的处理。具体而言可以是,在图11中接着步骤S605执行图6的步骤S606以后的处理,在步骤S606中判断为没有处于配置过程中的情况下,执行图11的步骤S1106以后的处理。
(第二实施方式的变形例2)
也可以是,微机201不包括优先级DB206,在判断为FPGA 250的故障程度为局部故障的情况下,仅将一部分的通信帧发送到FPGA 250。例如可以是,不进行图11的步骤S1107~步骤S1109而是随机地决定处理的有无,仅在判断为要进行处理的情况下前进至步骤S661,在其他情况下前进至步骤S657。进而,也可以根据FPGA 250的故障程度增减要进行处理的概率,该情况下,使得故障程度越轻则进行处理的概率越高。此外,也可以基于要使FPGA 250进行的处理的内容、处理负载的大小,来判断是否将通信帧发送到FPGA 250。
(第二实施方式的变形例3)
在第二实施方式中,预测剩余负载是基于从微机201发送到FPGA 250的通信帧及其处理内容计算的。不过,也可以进一步考虑FPGA 250的故障程度,在FPGA 250具有输出当前的负载的功能的情况下利用其输出。
(第二实施方式的变形例4)
在第二实施方式中,也可以代替根据FPGA 250的故障程度区分不同的情况,而是将FPGA 250的故障程度反映到预测剩余负载与优先级的比较中。例如,在图11的流程图中,接着步骤S605前进至步骤S1107。进而调节预测剩余负载和优先级的至少一者,使得若FPGA250的故障程度为无故障则在步骤S1108中作出否定判断,若FPGA 250的故障程度为完全故障则在步骤S1108中作出肯定判断,在此基础上前进至步骤S1108。
例如,若FPGA 250的故障程度为无故障,则无论步骤S1107的执行结果如何,均将优先级设定为比预测剩余负载的最小值小的值,例如“-1”,或者将预测剩余负载设定为比优先级的最大值大的值,例如“101”。
(第二实施方式的变形例5)
也可以是,监视进程203仅基于第一通信电路252A和第二通信电路252B各自是否正在工作来判断FPGA 250的故障程度。该情况下,在仅第一通信电路252A和第二通信电路252B中的任一者工作时,图11的步骤S1106判断为局部故障。这时,将预测剩余负载的最大值设定为预先决定的值例如“50”。
微机201的程序存储在未图示的ROM中,但程序也可以存储在微机201中设有的未图示的非易失性存储器中。此外也可以构成为,微机201具有未图示的输入输出接口,在必要时经输入输出接口和微机201可利用的介质从其他装置读入程序。这里,介质指的是例如可插拔地安装在输入输出接口上的存储介质,或通信介质即有线、无线、光等的网络,或在该网络中传播的载波、数字信号。此外,通过程序实现的功能的一部分或全部也可以通过硬件、FPGA实现。
上述各实施方式和变形例可以彼此组合。
上面说明了各种实施方式和变形例,但本发明并不限定于这些内容。属于本发明技术思想的范围内的其他方式也包含在本发明的范围内。
下述优先权申请的内容被引用于本说明书中。
日本国专利申请2016年第252782号(2016年12月27日申请)
附图标记说明
100……车载网关装置
201……微型计算机
203……监视进程
204……通信进程
206……优先级数据库
Claims (7)
1.一种能够与逻辑电路连接的微型计算机,其特征在于,包括:
监视所述逻辑电路的状态的监视部;
存储有所述微型计算机可实施的多个信息处理项目的存储部;和
处理部,其执行基于所述逻辑电路的状态和至少一个信息处理项目而决定的处理,该至少一个信息处理项目是根据输入到所述微型计算机的通信帧而从所述多个信息处理项目中选择的,
所述逻辑电路能够通过进行配置而构建电路结构,
所述监视部监视所述逻辑电路是否是处于配置过程中的状态,
在所述逻辑电路不是所述处于配置过程中的状态的情况下,所述处理部执行所选择的信息处理项目,
在所述逻辑电路是所述处于配置过程中的状态的情况下,所述处理部执行与所选择的信息处理项目不同的处理,
所述微型计算机和所述逻辑电路设置在将CAN与以太网连接的1个网关装置中,
所述微型计算机与所述CAN连接,所述逻辑电路与所述以太网连接。
2.如权利要求1所述的微型计算机,其特征在于:
所述监视部监视所述逻辑电路是否是配置完成的状态,
所述处理部在所述逻辑电路是所述配置完成的状态的情况下,使所述逻辑电路处理所选择的信息处理项目的至少一部分。
3.如权利要求1所述的微型计算机,其特征在于:
所述监视部监视所述逻辑电路是否是配置完成的状态,
所述处理部在所述逻辑电路是所述处于配置过程中的状态的情况下,保存所述通信帧的至少一部分,并在所述逻辑电路从所述处于配置过程中的状态成为了所述配置完成的状态的情况下,将所保存的所述通信帧的至少一部分发送到所述逻辑电路。
4.如权利要求1所述的微型计算机,其特征在于:
所述监视部监视所述逻辑电路是否发生了故障,
在所述逻辑电路没有发生故障的情况下,所述处理部执行所选择的信息处理项目,
在所述逻辑电路发生了故障的情况下,所述处理部执行与所选择的信息处理项目不同的处理。
5.如权利要求4所述的微型计算机,其特征在于:
所述监视部监视所述逻辑电路的故障的程度,
所述处理部在所述逻辑电路发生了故障的情况下,根据该故障的程度改变要执行的处理。
6.如权利要求5所述的微型计算机,其特征在于:
所述存储部还存储有优先级表,该优先级表表示与所述多个信息处理项目分别对应的作为处理的条件的阈值,
所述处理部在所述逻辑电路局部发生故障的情况下,基于所述优先级表获取与所选择的信息处理项目对应的所述阈值,基于取得的所述阈值和所述逻辑电路承受负载的剩余能力,决定是否执行所选择的信息处理项目。
7.一种逻辑电路,其特征在于:
与权利要求1~6中任一项所述的微型计算机连接。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016-252782 | 2016-12-27 | ||
JP2016252782A JP6781038B2 (ja) | 2016-12-27 | 2016-12-27 | マイクロコンピュータ、論理回路 |
PCT/JP2017/037033 WO2018123205A1 (ja) | 2016-12-27 | 2017-10-12 | マイクロコンピュータ、論理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110073343A CN110073343A (zh) | 2019-07-30 |
CN110073343B true CN110073343B (zh) | 2023-06-13 |
Family
ID=62707214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780075651.9A Active CN110073343B (zh) | 2016-12-27 | 2017-10-12 | 微型计算机和逻辑电路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11016928B2 (zh) |
EP (1) | EP3564825A4 (zh) |
JP (1) | JP6781038B2 (zh) |
CN (1) | CN110073343B (zh) |
WO (1) | WO2018123205A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2019324566B2 (en) * | 2018-08-23 | 2024-07-11 | Precison Planting Llc | Expandable network architecture for communications between machines and implements |
US11648895B2 (en) * | 2018-12-27 | 2023-05-16 | GM Global Technology Operations LLC | Bounded timing analysis of intra-vehicle communication |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007507034A (ja) * | 2003-09-26 | 2007-03-22 | エイティーアイ・テクノロジーズ,インコーポレイテッド | コプロセッサを監視及びリセットするための方法及び装置 |
JP2008191730A (ja) * | 2007-02-01 | 2008-08-21 | Fujitsu Ten Ltd | 電子機器及びその制御方法 |
JP2008204032A (ja) * | 2007-02-19 | 2008-09-04 | Fujitsu Ltd | データ処理装置 |
CN101308387A (zh) * | 2007-05-17 | 2008-11-19 | 株式会社东芝 | 用于监视设备状态的装置和方法以及计算机可读介质 |
JP2011013829A (ja) * | 2009-06-30 | 2011-01-20 | Fujitsu Ltd | コンフィグレーション装置、コンフィグレーション方法、及びコンフィグレーションプログラム |
JP2011175531A (ja) * | 2010-02-25 | 2011-09-08 | Nec Corp | 情報処理装置、および情報処理装置の制御方法 |
JP2012146207A (ja) * | 2011-01-13 | 2012-08-02 | Mitsubishi Electric Corp | 制御用計算機および情報処理システムおよび制御方法およびプログラム |
CN103457759A (zh) * | 2012-05-29 | 2013-12-18 | 株式会社日立制作所 | 通信装置及控制该通信装置的方法 |
CN105814568A (zh) * | 2013-12-12 | 2016-07-27 | 国立大学法人东京工业大学 | 逻辑电路生成装置以及方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006157243A (ja) * | 2004-11-26 | 2006-06-15 | Nippon Telegr & Teleph Corp <Ntt> | パケット処理装置 |
US7304493B2 (en) * | 2005-09-30 | 2007-12-04 | International Business Machines Corporation | FPGA powerup to known functional state |
GB2439579A (en) * | 2006-06-30 | 2008-01-02 | Advanced Risc Mach Ltd | Target device programmer |
US8364189B2 (en) * | 2009-02-24 | 2013-01-29 | Caterpillar Inc. | Fleet communication network |
DE102011077409A1 (de) * | 2011-06-10 | 2012-12-13 | Robert Bosch Gmbh | Verbindungsknoten für ein Kommunikationsnetz |
US20140156120A1 (en) * | 2012-11-30 | 2014-06-05 | Electro-Motive Diesel, Inc. | Monitoring and failover operation within locomotive distributed control system |
WO2014115289A1 (ja) * | 2013-01-25 | 2014-07-31 | 株式会社日立製作所 | プログラマブルデバイス及び電子システム装置 |
-
2016
- 2016-12-27 JP JP2016252782A patent/JP6781038B2/ja active Active
-
2017
- 2017-10-12 US US16/473,473 patent/US11016928B2/en active Active
- 2017-10-12 WO PCT/JP2017/037033 patent/WO2018123205A1/ja unknown
- 2017-10-12 EP EP17887882.3A patent/EP3564825A4/en active Pending
- 2017-10-12 CN CN201780075651.9A patent/CN110073343B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007507034A (ja) * | 2003-09-26 | 2007-03-22 | エイティーアイ・テクノロジーズ,インコーポレイテッド | コプロセッサを監視及びリセットするための方法及び装置 |
CN102193840A (zh) * | 2003-09-26 | 2011-09-21 | Ati技术无限责任公司 | 用于监测和复位协处理器的方法和装置 |
JP2008191730A (ja) * | 2007-02-01 | 2008-08-21 | Fujitsu Ten Ltd | 電子機器及びその制御方法 |
JP2008204032A (ja) * | 2007-02-19 | 2008-09-04 | Fujitsu Ltd | データ処理装置 |
CN101308387A (zh) * | 2007-05-17 | 2008-11-19 | 株式会社东芝 | 用于监视设备状态的装置和方法以及计算机可读介质 |
JP2011013829A (ja) * | 2009-06-30 | 2011-01-20 | Fujitsu Ltd | コンフィグレーション装置、コンフィグレーション方法、及びコンフィグレーションプログラム |
JP2011175531A (ja) * | 2010-02-25 | 2011-09-08 | Nec Corp | 情報処理装置、および情報処理装置の制御方法 |
JP2012146207A (ja) * | 2011-01-13 | 2012-08-02 | Mitsubishi Electric Corp | 制御用計算機および情報処理システムおよび制御方法およびプログラム |
CN103457759A (zh) * | 2012-05-29 | 2013-12-18 | 株式会社日立制作所 | 通信装置及控制该通信装置的方法 |
CN105814568A (zh) * | 2013-12-12 | 2016-07-27 | 国立大学法人东京工业大学 | 逻辑电路生成装置以及方法 |
Non-Patent Citations (3)
Title |
---|
Ambipolar Gate-Controllable SiNW FETs for Configurable Logic Circuits With Improved Expressive Capability;Davide Sacchetto等;《Electron Device Letters》;20121231;全文 * |
基于ENC28J60的TMS320F2812以太网通信接口设计;高吉星等;《计算机测量与控制》;20130325(第03期);全文 * |
基于OSEK/VDX直接NM规范的车载网络***;陈筠翰等;《吉林大学学报(工学版)》;20110915(第05期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
EP3564825A1 (en) | 2019-11-06 |
US20190370220A1 (en) | 2019-12-05 |
JP2018106459A (ja) | 2018-07-05 |
JP6781038B2 (ja) | 2020-11-04 |
EP3564825A4 (en) | 2020-08-26 |
CN110073343A (zh) | 2019-07-30 |
US11016928B2 (en) | 2021-05-25 |
WO2018123205A1 (ja) | 2018-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109843653B (zh) | 异常检测装置以及异常检测方法 | |
EP2148473A1 (en) | Switching nodes for high availability networks | |
US10873600B2 (en) | Information processing device, information processing system, information processing method, and information processing program | |
CN110073343B (zh) | 微型计算机和逻辑电路 | |
KR102355092B1 (ko) | 차량 네트워크에서 진단을 위한 통신 노드의 동작 방법 | |
US10917387B2 (en) | Information processing device, information processing system, information processing method, and information processing program | |
WO2022218419A1 (zh) | 一种组建网络的方法、以太网***和车辆 | |
JP2017011519A (ja) | ネットワークを用いた通信システム | |
US20080123562A1 (en) | System and method for integrating ring-protocol-compatible devices into network configurations that also include non-ring-protocol compatible devices | |
JP2019146145A (ja) | 通信装置、通信方法及びプログラム | |
Armbruster et al. | Ethernet-based and function-independent vehicle control-platform: motivation, idea and technical concept fulfilling quantitative safety-requirements from ISO 26262 | |
WO2016170614A1 (ja) | プログラマブルロジックコントローラ、スレーブ機器及び二重化システム | |
CN101729349B (zh) | 一种基于rrpp的主环通道连通性检测方法及装置 | |
CN110661703A (zh) | 一种实现快速重路由的方法和装置 | |
JP2019186644A (ja) | 車載通信システム、車載通信装置、通信プログラム及び通信方法 | |
JP7463870B2 (ja) | 車載装置、車載通信システムおよび通信制御方法 | |
JP2004318498A (ja) | フェールセーフ装置 | |
JP7205439B2 (ja) | 電子制御装置 | |
US11535179B2 (en) | Vehicle communication system | |
US20210328931A1 (en) | Communication device, transmission method, and computer program | |
US20240089142A1 (en) | Vehicle-mounted apparatus and a method for relaying | |
JP6137033B2 (ja) | 車載ネットワークシステム及び車載中継装置 | |
US20220038387A1 (en) | In-vehicle communication system, relay device, and communication method | |
JP5459117B2 (ja) | データ伝送装置及びデータ伝送方法 | |
WO2023171242A1 (ja) | 通信制御装置、通信制御方法及び通信制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: Ibaraki Applicant after: Hitachi astemo Co.,Ltd. Address before: Ibaraki Applicant before: HITACHI AUTOMOTIVE SYSTEMS, Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |