CN110047940A - 一种双沟道的tft结构 - Google Patents

一种双沟道的tft结构 Download PDF

Info

Publication number
CN110047940A
CN110047940A CN201910265601.8A CN201910265601A CN110047940A CN 110047940 A CN110047940 A CN 110047940A CN 201910265601 A CN201910265601 A CN 201910265601A CN 110047940 A CN110047940 A CN 110047940A
Authority
CN
China
Prior art keywords
metal layer
tft
layer
sub
double channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910265601.8A
Other languages
English (en)
Other versions
CN110047940B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huajiacai Co Ltd
Original Assignee
Fujian Huajiacai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huajiacai Co Ltd filed Critical Fujian Huajiacai Co Ltd
Priority to CN201910265601.8A priority Critical patent/CN110047940B/zh
Publication of CN110047940A publication Critical patent/CN110047940A/zh
Application granted granted Critical
Publication of CN110047940B publication Critical patent/CN110047940B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种双沟道的TFT结构，包括自下而上依次层叠设置的玻璃基板、第一金属层、第一绝缘层、第一半导体层、第二金属层、第二绝缘层和第三金属层；TFT的第一栅极设置在所述第一金属层中，TFT的源极和TFT的漏极分别设置在所述第二金属层中，TFT的第二栅极设置在所述第三金属层中。本发明提供的一种双沟道的TFT结构，能够提高TFT的源极与漏极之间的电流。

Description

一种双沟道的TFT结构
技术领域
本发明涉及TFT技术领域，特别涉及一种双沟道的TFT结构。
背景技术
IGZO是一种含有铟、镓和锌的非晶氧化物，载流子迁移率是非晶硅的20～30倍，可以大大提高TFT对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率，使得超高分辨率在TFT-LCD中成为可能，其一般作为TFT中的半导体层。另外，由于晶体管数量减少和提高了每个像素的透光率，IGZO显示器具有更高的能效水平，而且效率更高。IGZO可以利用现有的非晶硅生产线生产，只需稍加改动，因此在成本方面比低温多晶硅更有竞争力。
相对LTPS，IGZO也存在一定的不足，尤其是目前IGZO的迁移率要低于LTPS，所以要达到所需的电流，往往需要较大的TFT size，对于窄边框面板设计来说，这是一个非常不利的方面。
发明内容
本发明所要解决的技术问题是：提供一种双沟道的TFT结构，能够提高TFT的源极与漏极之间的电流。
为了解决上述技术问题，本发明采用的技术方案为：
一种双沟道的TFT结构，包括自下而上依次层叠设置的玻璃基板、第一金属层、第一绝缘层、第一半导体层、第二金属层、第二绝缘层和第三金属层；TFT的第一栅极设置在所述第一金属层中，TFT的源极和TFT的漏极分别设置在所述第二金属层中，TFT的第二栅极设置在所述第三金属层中。
本发明的有益效果在于：
相对于现有技术的TFT结构中，只有一个栅极、一个源极和一个漏极，其源极与漏极之间的电流相对较小，并不能满足特定情况下的需求，本发明的TFT结构包括自下而上依次层叠设置的玻璃基板、第一金属层、第一绝缘层、第一半导体层、第二金属层、第二绝缘层和第三金属层；TFT的第一栅极设置在所述第一金属层中，TFT的源极和TFT的漏极分别设置在所述第二金属层中，TFT的第二栅极设置在所述第三金属层中，即本发明的第一栅极、源极和漏极可组成一N沟道TFT结构，第二栅极、源极和漏极可组成另一N沟道TFT结构，形成了双沟道TFT结构，当第一栅极和第二栅极同时处于高电平状态时，两个沟道的TFT结构均导通，由于第一栅极和第二栅极共同一组源极和漏极结构，同时导通时，可使SD(源极与漏极)之间的电流增大一倍，即提高了双沟道TFT结构的迁移率，本发明虽然增加了一个栅极结构，但其体积并未增大一倍，而电流增大了一倍，故在满足电流需求的前提下，可使TFT的整体尺寸减小。
附图说明
图1为本发明实施例的一种双沟道的TFT结构的示意图；
标号说明：
1、玻璃基板；2、第一金属层；3、第一绝缘层；4、第一半导体层；5、第二金属层；6、第二绝缘层；7、第三金属层；8、蚀刻阻挡层；9、第一通孔；10、第一子金属层；11、第二子金属层；12、第二半导体层；13、第一凸台；14、第二凸台；15、第一氮化硅层。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
本发明最关键的构思在于：自下而上依次层叠设有玻璃基板、第一金属层、第一绝缘层、第一半导体层、第二金属层、第二绝缘层和第三金属层；TFT的第一栅极设置在所述第一金属层中，TFT的源极和TFT的漏极分别设置在所述第二金属层中，TFT的第二栅极设置在所述第三金属层中。
请参照图1，本发明提供了一种双沟道的TFT结构，包括自下而上依次层叠设置的玻璃基板、第一金属层、第一绝缘层、第一半导体层、第二金属层、第二绝缘层和第三金属层；TFT的第一栅极设置在所述第一金属层中，TFT的源极和TFT的漏极分别设置在所述第二金属层中，TFT的第二栅极设置在所述第三金属层中。
从上述描述可知，本发明的TFT结构包括自下而上依次层叠设置的玻璃基板、第一金属层、第一绝缘层、第一半导体层、第二金属层、第二绝缘层和第三金属层；TFT的第一栅极设置在所述第一金属层中，TFT的源极和TFT的漏极分别设置在所述第二金属层中，TFT的第二栅极设置在所述第三金属层中，即本发明的第一栅极、源极和漏极可组成一N沟道TFT结构，第二栅极、源极和漏极可组成另一N沟道TFT结构，形成了双沟道TFT结构，当第一栅极和第二栅极同时处于高电平状态时，两个沟道的TFT结构均导通，由于第一栅极和第二栅极共同一组源极和漏极结构，同时导通时，可使SD(源极与漏极)之间的电流增大一倍，即提高了双沟道TFT结构的迁移率，本发明虽然增加了一个栅极结构，但其体积并未增大一倍，而电流增大了一倍，故在满足电流需求的前提下，可使TFT的整体尺寸减小。
进一步的，所述的一种双沟道的TFT结构，还包括蚀刻阻挡层；
所述半导体层和第二金属层分别嵌入设置在所述蚀刻阻挡层中，所述蚀刻阻挡层下表面与所述第一绝缘层上表面连接，所述蚀刻阻挡层上表面与所述第二绝缘层下表面连接。
从上述描述可知，由于本发明增大了源极与漏极之间的电流，在电流增大的同时，存在第一绝缘层被击穿的可能，故将第二金属层嵌入设置在所述蚀刻阻挡层中，由于第二金属层下方设有第一半导体层，故在第二金属层与第一绝缘层之间具有一部分的蚀刻阻挡层，在一定程度上能够防止第一绝缘层被击穿。
优选的，所述蚀刻阻挡层的材料为氮化硅；由于氮化硅在高温下烧结成材，致密性好，与碳化硅相比，具有更好的机械强度和抗热震性，绝缘性、耐磨性、耐腐蚀性好及致密性，故选用氮化硅作为蚀刻阻挡层的材料，能够进一步减少第一绝缘层被击穿的可能性。
进一步的，所述第二金属层上表面的中间位置设有第一通孔，所述第一通孔将第二金属层分隔成第一子金属层和第二子金属层；
所述第一通孔内设有第二半导体层，所述第二半导体层左侧与所述第一子金属层连接，所述第二半导体层右侧与所述第二子金属层连接。
进一步的，所述TFT的源极设置在第一子金属层中，所述TFT的漏极设置在第二子金属层中；或者，所述TFT的漏极设置在第一子金属层中，所述TFT的源极设置在第二子金属层中。
上述设置第二半导体层的目的为：当TFT的栅极电压为高电位时，半导体层变为导体，这样TFT的源极和TFT的漏极联通，TFT打开。当TFT的栅极电压为低电位时，半导体层变为绝缘体，这样TFT的源极和TFT的漏极断开，TFT关闭。
从上述描述可知，通过上述结构，便于在第二金属层上设置TFT的源极和漏极，以及能够保证将源极和漏极相隔开。
进一步的，所述第一子金属层靠近第二子金属层的一侧具有向下延伸的第一凸台，所述第二子金属层靠近第一子金属层的一侧具有向下延伸的第二凸台，所述第一凸台的下表面和第二凸台的下表面分别与第一半导体层的上表面连接。
从上述描述可知，通过上述结构，能够保证源极和漏极与第一半导体层电连接，从而保证TFT结构的性能。
进一步的，所述第一子金属层的上表面和第二子金属层的上表面均与蚀刻阻挡层的上表面平齐。
进一步的，所述第一半导体层的下表面与蚀刻阻挡层的下表面平齐。
从上述描述可知，通过上述结构，便于将第一半层体层、第一子金属层以及第二子金属层设置于蚀刻阻挡层中。
进一步的，所述第二金属层位于所述第一通孔的正上方，且所述第一通孔在水平面的投影区域位于所述第二金属层在水平面的投影区域内。
从上述描述可知，通过第二金属层可对源极与漏极之间的沟道进行遮光，使得本发明的TFT结构，不仅可用于OLED面板，也可适应于LCD背光面板。
进一步的，所述第一绝缘层下表面设有向上延伸的第一槽；所述第一金属层设置于所述第一槽内，且位于所述第一通孔的正下方；所述第一绝缘层的下表面和第一金属层的下表面分别与所述玻璃基板连接。
从上述描述可知，通过上述结构，可提高TFT结构更加紧凑，能够进一步减小TFT结构的尺寸。
进一步的，所述的一种双沟道的TFT结构，还包括栅极驱动线、源极驱动线和漏极驱动线；所述栅极驱动线分别与所述第一栅极和第二栅极连接；所述源极驱动线与所述源极连接，所述漏极驱动线与所述漏极连接。
从上述描述可知，通过上述结构，可同时驱动第一栅极和第二栅极，以实现对双沟道TFT结构的驱动。
优选的，所述第一绝缘层和第二绝缘层均为栅极绝缘层，所述第一半导体层和第二半导体层的结构均为IGZO。
优选的，所述的一种双沟道的TFT结构，还包括第一氮化硅层；上述的氮化硅及第一氮化硅层的组分均为Si3N4；
所述第一氮化硅层的下表面与所述蚀刻阻挡层的上表面连接，所述第一氮化硅层的上表面与所述第二绝缘层的下表面连接。
从上述描述可知，通过上述结构，能够防止第二绝缘层被击穿。
请参照图1，本发明的实施例如下：
本发明的实施例一为：
本发明提供了一种双沟道的TFT结构，包括自下而上依次层叠设置的玻璃基板1、第一金属层2、第一绝缘层3、第一半导体层4、第二金属层5、第二绝缘层6和第三金属层7；TFT的第一栅极设置在所述第一金属层2中，TFT的源极和TFT的漏极分别设置在所述第二金属层5中，TFT的第二栅极设置在所述第三金属层中7。
本发明的实施例二为：
本发明的实施例二与实施例一的区别在于，所述的一种双沟道的TFT结构，还包括蚀刻阻挡层8、第一氮化硅层15、栅极驱动线、源极驱动线和漏极驱动线；
所述半导体层和第二金属层5分别嵌入设置在所述蚀刻阻挡层8中，所述蚀刻阻挡层8下表面与所述第一绝缘层3上表面连接；
所述第二金属层5上表面的中间位置设有第一通孔9，所述第一通孔9将第二金属层5分隔成第一子金属层10和第二子金属层11；
所述第一通孔9内设有第二半导体层12，所述第二半导体层12左侧与所述第一子金属层10连接，所述第二半导体层12右侧与所述第二子金属层11连接；所述TFT的源极设置在第一子金属层10中，所述TFT的漏极设置在第二子金属层11中；或者，所述TFT的漏极设置在第一子金属层10中，所述TFT的源极设置在第二子金属层11中；
所述第一子金属层10靠近第二子金属层11的一侧具有向下延伸的第一凸台13，所述第二子金属层11靠近第一子金属层10的一侧具有向下延伸的第二凸台14，所述第一凸台13的下表面和第二凸台14的下表面分别与第一半导体层4的上表面连接；所述第一子金属层10的上表面和第二子金属层11的上表面均与蚀刻阻挡层8的上表面平齐；所述第一半导体层4的下表面与蚀刻阻挡层8的下表面平齐；所述第二金属层5位于所述第一通孔9的正上方，且所述第一通孔9在水平面的投影区域位于所述第二金属层5在水平面的投影区域内；
所述第一绝缘层3下表面设有向上延伸的第一槽；所述第一金属层2设置于所述第一槽内，且位于所述第一通孔9的正下方；所述第一绝缘层3的下表面和第一金属层2的下表面分别与所述玻璃基板1连接；
所述栅极驱动线分别与所述第一栅极和第二栅极连接；所述源极驱动线与所述源极连接，所述漏极驱动线与所述漏极连接；
所述第一氮化硅层15的下表面与所述蚀刻阻挡层8的上表面连接，所述第一氮化硅层15的上表面与所述第二绝缘层6的下表面连接。
综上所述，相对于现有技术的TFT结构中，只有一个栅极、一个源极和一个漏极，其源极与漏极之间的电流相对较小，并不能满足特定情况下的需求，本发明的TFT结构包括自下而上依次层叠设置的玻璃基板、第一金属层、第一绝缘层、第一半导体层、第二金属层、第二绝缘层和第三金属层；TFT的第一栅极设置在所述第一金属层中，TFT的源极和TFT的漏极分别设置在所述第二金属层中，TFT的第二栅极设置在所述第三金属层中，即本发明的第一栅极、源极和漏极可组成一N沟道TFT结构，第二栅极、源极和漏极可组成另一N沟道TFT结构，形成了双沟道TFT结构，当第一栅极和第二栅极同时处于高电平状态时，两个沟道的TFT结构均导通，由于第一栅极和第二栅极共同一组源极和漏极结构，同时导通时，可使SD(源极与漏极)之间的电流增大一倍，即提高了双沟道TFT结构的迁移率，本发明虽然增加了一个栅极结构，但其体积并未增大一倍，而电流增大了一倍，故在满足电流需求的前提下，可使TFT的整体尺寸减小。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种双沟道的TFT结构，其特征在于，包括自下而上依次层叠设置的玻璃基板、第一金属层、第一绝缘层、第一半导体层、第二金属层、第二绝缘层和第三金属层；TFT的第一栅极设置在所述第一金属层中，TFT的源极和TFT的漏极分别设置在所述第二金属层中，TFT的第二栅极设置在所述第三金属层中。
2.根据权利要求1所述的一种双沟道的TFT结构，其特征在于，还包括蚀刻阻挡层；
所述半导体层和第二金属层分别嵌入设置在所述蚀刻阻挡层中，所述蚀刻阻挡层下表面与所述第一绝缘层上表面连接，所述蚀刻阻挡层上表面与所述第二绝缘层下表面连接。
3.根据权利要求2所述的一种双沟道的TFT结构，其特征在于，所述第二金属层上表面的中间位置设有第一通孔，所述第一通孔将第二金属层分隔成第一子金属层和第二子金属层；
所述第一通孔内设有第二半导体层，所述第二半导体层左侧与所述第一子金属层连接，所述第二半导体层右侧与所述第二子金属层连接。
4.根据权利要求3所述的一种双沟道的TFT结构，其特征在于，所述TFT的源极设置在第一子金属层中，所述TFT的漏极设置在第二子金属层中；或者，所述TFT的漏极设置在第一子金属层中，所述TFT的源极设置在第二子金属层中。
5.根据权利要求3所述的一种双沟道的TFT结构，其特征在于，所述第一子金属层靠近第二子金属层的一侧具有向下延伸的第一凸台，所述第二子金属层靠近第一子金属层的一侧具有向下延伸的第二凸台，所述第一凸台的下表面和第二凸台的下表面分别与第一半导体层的上表面连接。
6.根据权利要求3所述的一种双沟道的TFT结构，其特征在于，所述第一子金属层上表面和第二子金属层上表面均与蚀刻阻挡层上表面平齐。
7.根据权利要求3所述的一种双沟道的TFT结构，其特征在于，所述第一半导体层下表面与蚀刻阻挡层下表面平齐。
8.根据权利要求3所述的一种双沟道的TFT结构，其特征在于，所述第二金属层位于所述第一通孔的正上方，且所述第一通孔在水平面的投影区域位于所述第二金属层在水平面的投影区域内。
9.根据权利要求3所述的一种双沟道的TFT结构，其特征在于，所述第一绝缘层下表面设有向上延伸的第一槽；所述第一金属层设置于所述第一槽内，且位于所述第一通孔的正下方；所述第一绝缘层下表面和第一金属层下表面分别与所述玻璃基板上表面连接。
10.根据权利要求1所述的一种双沟道的TFT结构，其特征在于，还包括栅极驱动线、源极驱动线和漏极驱动线；所述栅极驱动线分别与所述第一栅极和第二栅极连接；所述源极驱动线与所述源极连接，所述漏极驱动线与所述漏极连接。
CN201910265601.8A 2019-04-03 2019-04-03 一种双沟道的tft结构 Active CN110047940B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910265601.8A CN110047940B (zh) 2019-04-03 2019-04-03 一种双沟道的tft结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910265601.8A CN110047940B (zh) 2019-04-03 2019-04-03 一种双沟道的tft结构

Publications (2)

Publication Number Publication Date
CN110047940A true CN110047940A (zh) 2019-07-23
CN110047940B CN110047940B (zh) 2024-04-12

Family

ID=67276063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910265601.8A Active CN110047940B (zh) 2019-04-03 2019-04-03 一种双沟道的tft结构

Country Status (1)

Country Link
CN (1) CN110047940B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229195A (ja) * 1997-02-12 1998-08-25 Internatl Business Mach Corp <Ibm> 非感光性縦型冗長２チャネル薄膜トランジスタ及び製造方法
CN102023439A (zh) * 2009-09-22 2011-04-20 上海天马微电子有限公司 Tft阵列结构及其制造方法
CN105336746A (zh) * 2015-10-22 2016-02-17 深圳市华星光电技术有限公司 一种双栅极薄膜晶体管及其制作方法、以及阵列基板
CN106252418A (zh) * 2016-09-22 2016-12-21 南京华东电子信息科技股份有限公司 一种薄膜晶体管
US20170148817A1 (en) * 2015-05-06 2017-05-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing tft substrate and structure thereof
CN107818986A (zh) * 2016-09-14 2018-03-20 天马日本株式会社 半导体装置及其制造方法和显示设备及其制造方法
CN209880623U (zh) * 2019-04-03 2019-12-31 福建华佳彩有限公司 一种双沟道的tft结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229195A (ja) * 1997-02-12 1998-08-25 Internatl Business Mach Corp <Ibm> 非感光性縦型冗長２チャネル薄膜トランジスタ及び製造方法
CN102023439A (zh) * 2009-09-22 2011-04-20 上海天马微电子有限公司 Tft阵列结构及其制造方法
US20170148817A1 (en) * 2015-05-06 2017-05-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing tft substrate and structure thereof
CN105336746A (zh) * 2015-10-22 2016-02-17 深圳市华星光电技术有限公司 一种双栅极薄膜晶体管及其制作方法、以及阵列基板
CN107818986A (zh) * 2016-09-14 2018-03-20 天马日本株式会社 半导体装置及其制造方法和显示设备及其制造方法
CN106252418A (zh) * 2016-09-22 2016-12-21 南京华东电子信息科技股份有限公司 一种薄膜晶体管
CN209880623U (zh) * 2019-04-03 2019-12-31 福建华佳彩有限公司 一种双沟道的tft结构

Also Published As

Publication number Publication date
CN110047940B (zh) 2024-04-12

Similar Documents

Publication Publication Date Title
CN105336745B (zh) 低温多晶硅tft基板
CN102184967B (zh) 薄膜晶体管
CN104752436B (zh) 阵列基板
CN109216376A (zh) 显示装置
CN104900653B (zh) Tft布局结构
CN106876412A (zh) 一种阵列基板以及制作方法
CN105929615B (zh) 一种薄膜晶体管阵列基板及液晶面板
CN106024838B (zh) 基于混合tft结构的显示元件
US11043186B2 (en) Semiconductor device, manufacturing method thereof, display device, and electronic device
CN104966501B (zh) 用于窄边框lcd的goa电路结构
WO2006020064A3 (en) Asymmetric hetero-doped high-voltage mosfet (ah2mos)
CN106486499B (zh) 一种电路结构及制造方法和显示器面板
CN106098560B (zh) 顶栅型薄膜晶体管的制作方法
US20130221360A1 (en) Thin film transistor having atomic-doping layer
CN110517595A (zh) 一种透明显示面板及透明显示器
CN108493199A (zh) 薄膜晶体管阵列基板及显示面板
CN106409916A (zh) 薄膜晶体管结构
WO2023004668A1 (zh) 阵列基板及其制备方法、显示面板
CN206619596U (zh) 阵列基板和显示面板
CN108986747A (zh) 一种阵列基板、有机电致发光显示面板及显示装置
US8704220B2 (en) Active device
CN110047940A (zh) 一种双沟道的tft结构
CN209880623U (zh) 一种双沟道的tft结构
CN102779855B (zh) 双肖特基结氧化锌半导体薄膜晶体管及制作方法
CN106611764A (zh) 显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant