CN110011532B - 电荷泵和锁相环 - Google Patents

电荷泵和锁相环 Download PDF

Info

Publication number
CN110011532B
CN110011532B CN201811571348.0A CN201811571348A CN110011532B CN 110011532 B CN110011532 B CN 110011532B CN 201811571348 A CN201811571348 A CN 201811571348A CN 110011532 B CN110011532 B CN 110011532B
Authority
CN
China
Prior art keywords
transistor
capacitor
charge pump
electrode
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811571348.0A
Other languages
English (en)
Other versions
CN110011532A (zh
Inventor
薛育理
沈致贤
洪兆庆
黄柏钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN110011532A publication Critical patent/CN110011532A/zh
Application granted granted Critical
Publication of CN110011532B publication Critical patent/CN110011532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明实施例提供一种电荷泵和锁相环，该电荷泵包括：上拉电路，用于选择性的给所述电荷泵的输出端提供电荷，其中，所述上拉电路包括：第一晶体管；第一电容器，与所述第一晶体管的一个电极耦接；以及开关电容电路，耦接在供电电压和所述第一晶体管的另一个电极之间，用于提升所述第一晶体管的另一个电极的电压，以经由所述第一晶体管对所述第一电容器充电，在所述充电之后所述第一电容器和所述电荷泵的输出端处于电荷分配操作中。使用本发明技术方案，可以使得电荷泵的输出端的电压具有较大范围。

Description

电荷泵和锁相环
技术领域
本发明总体涉及电荷泵，特别涉及具有电平移位机制的电荷泵和锁相环。
背景技术
传统的电荷泵通常包括两个电流源，用于对输出节点充电和放电，以产生适当的控制电压给后续的压控振荡器(voltage-controlled oscillator，VCO)，以便产生输出时钟信号。两个电流源通常分别由P型晶体管和N型晶体管实现，并且P型晶体管或N型晶体管的漏-源(drain-to-source)电压通常设计得较大以具有较低的噪声。然而，较大的漏-源电压意味着给后续的VCO的控制电压具有较窄的范围。如果电荷泵应用于低压应用(即低供电电压)，则这种窄的余量(headroom)问题可能变得更糟，并且电荷泵的功能和噪声可能变差。
发明内容
因此，本发明的目的是提供一种电荷泵，其允许电荷泵的输出端的电压具有较大范围。
本发明实施例提供一种电荷泵，包括：上拉电路，用于选择性的给所述电荷泵的输出端提供电荷，其中，所述上拉电路包括：第一晶体管；第一电容器，与所述第一晶体管的一个电极耦接；以及开关电容电路，耦接在供电电压和所述第一晶体管的另一个电极之间，用于提升所述第一晶体管的另一个电极的电压，以经由所述第一晶体管对所述第一电容器充电，在所述充电之后所述第一电容器和所述电荷泵的输出端处于电荷分配操作中。
本发明实施例提供一种锁相环，其包括：相位-频率检测器，用于接收输入信号和反馈信号以产生检测结果；上述电荷泵，用于根据所述检测结果产生控制信号；压控振荡器，用于根据所述控制信号产生输出时钟信号；以及分频器，用于对所述输出时钟信号进行分频，以产生所述反馈信号。
本发明实施例提供另一种电荷泵，其包括：上拉电路，用于选择性的给所述电荷泵的输出端提供电荷，其中，所述上拉电路包括：第一晶体管；第一电容器，与所述第一晶体管的第一电极耦接；以及开关电容电路，耦接在供电电压和所述第一晶体管的第二电极之间；开关，耦接在所述第一晶体管的第一电极和所述电荷泵的输出端之间；其中，当所述上拉电路操作在第一阶段，所述开关电容电路被控制以经由所述第一晶体管对所述第一电容器充电，并且所述开关被控制来断开所述第一晶体管的第一电极和所述电荷泵的输出端之间的连接，并且当所述上拉电路操作在第二阶段中时，所述开关电容电路被控制以与所述第一晶体管的第二电极断开连接，并且所述开关被控制将所述第一晶体管的第一电极与所述电荷泵的输出端连接。
本发明实施例通过利用电荷泵的上拉电路，使得所述电荷泵的输出端的电压具有较大范围。
在阅读了在各个附图和附图中示出的优选实施例的以下详细描述之后，本发明的这些和其他目的无疑将对本领域普通技术人员变得显而易见。
附图说明
图1是根据本发明一个实施例示出的电荷泵的示意图；
图2是根据本发明一个实施例示出的电荷泵的详细结构；
图3A是根据本发明一个实施例示出的针对上拉电路(pull-up circuit)的采样(sample)阶段的时序图；
图3B是根据本发明一个实施例示出的上拉电路(pull-up circuit)的采样(sample)阶段的示意图；
图4A是根据本发明一个实施例示出的针对上拉电路的保持(hold)阶段的时序图；
图4B是根据本发明一个实施例示出的上拉电路的保持(hold)阶段的示意图；
图5是根据本发明一个实施例示出的节点N2的电压；
图6A是根据本发明一个实施例示出的针对下拉电路(pull-down circuit)的采样(sample)阶段的时序图；
图6B是根据本发明一个实施例示出的下拉电路(pull-down circuit)的采样阶段的示意图；
图7A是根据本发明一个实施例示出的针对下拉电路的保持阶段的时序图；
图7B是根据本发明一个实施例示出的下拉电路的保持阶段的示意图；
图8是根据本发明一个实施例示出的锁相环的示意图。
具体实施方式
在整个以下描述和权利要求中使用某些术语来指代特定***组件。如本领域技术人员将理解的，制造商可以通过不同的名称来指代组件。本文无意区分名称不同但功能相同的组件。在以下讨论和权利要求中，术语“包括”和“包含”以开放式的方式使用，因此应该被解释为表示“包括但不限于......”。术语“耦接”旨在表示间接或直接电连接。因此，如果第一设备耦接到第二设备，则该连接可以通过直接电连接，或通过经由其他设备和连接的间接电连接。
图1是示出根据本发明的一个实施例的电荷泵100的示意图。如图1所示，电荷泵100包括上拉电路110和下拉电路120。在电荷泵100的操作中，上拉电路110被配置为接收时钟信号CLK以选择性地对电荷泵100的输出端Nout充电，并且下拉电路120被配置为接收控制信号DN以选择性地对电荷泵100的输出端Nout放电，以便产生控制电压Vc到后续电路，例如VCO。本发明提供的电荷泵100允许电荷泵的输出端的电压具有较大范围并且该电荷泵具有低噪声。
图2示出了根据本发明的一个实施例的电荷泵100的详细结构。如图2所示，上拉电路110包括两个P型晶体管P1和P2，耦接在P型晶体管P2的漏电极和地电压之间的一个电阻器R1，开关电容电路(switched-capacitor circuit)112，电容器C1和开关SW3，其中P型晶体管P1的栅电极(gate electrode)耦接到P型晶体管P2的栅电极，开关电容电路112耦接在供电电压VDD和P型晶体管P1的源电极(source electrode)之间。电容器C1耦接在P型晶体管P1的漏电极和地电压之间，开关SW3耦接在电容器C1和输出端Nout之间。此外，开关电容电路112包括两个开关SW1和SW2，以及电容器C2，其中电容器C2的第一节点N1连接到时钟信号CLK，开关SW1耦接在供电电压VDD和电容器C2的第二节点N2之间，和开关SW2耦接在P型晶体管P1的源电极和电容器C2的第二节点N2之间。在图2所示的实施例中，开关SW2由时钟信号CLK控制，开关SW1和SW3由反向时钟信号CLKB控制。
下拉电路120包括电流源122，电容器C3和开关SW4，其中电容器C3的一个节点耦接到时钟信号CLK，由控制信号DN控制的电流源122耦接到电容器C3的另一个节点，和由反向时钟信号CLKB控制的开关SW4耦接到电容器C3的该另一个节点和输出端Nout之间。
图3A示出针对上拉电路的时序图，图3B是根据本发明的一个实施例示出的上拉电路110的采样阶段的示意图。图4A示出针对上拉电路的时序图，图4B是根据本发明的一个实施例示出的上拉电路110的保持阶段的示意图。如图3A和图3B所示，当时钟信号的电平为低电平(例如，地电压)时，控制开关SW1以将供电电压VDD连接到节点N2，控制开关SW2以将节点N2与P型晶体管P1的源电极断开。控制开关SW3以将电容器C1连接到电容器C4。在图3A和图3B中所示的采样阶段中，电容器C1连接到电容器C4以执行电荷再分配(re-distribution)，即电容器C1处的电荷可以流到电容器C4直到它们的电压相等。另外，供电电压VDD通常具有噪声和杂散(spur)，在上拉电路110的采样阶段中，电荷再分配路径(即电容器C1)不与任何供电电压VDD电连接，因此电荷再分配路径和控制电压Vc将具有较低的噪声。
图4A示出针对上拉电路的时序图，图4B示出保持阶段中上拉电路110的示意图。当时钟信号CLK的电平为高(例如，VDD)时，上拉电路110处于保持阶段，并且控制开关SW1以断开节点N2与供电电压VDD的连接，控制开关SW2以将节点N2连接到P型晶体管P1的源电极，并且控制开关SW3以使电容器C1与电容器C4断开连接。一起参考图4A，图4B和图5，图5示出了根据本发明一个实施例的节点N2的电压Vs。在图3A和图3B所示的采样周期中，因为控制开关SW1以将供电电压VDD连接到节点N2，所以节点N2的电压Vs等于VDD。因此，当时钟信号CLK变高并且上拉电路110进入图4B所示的保持阶段，因为节点N1具有电压VDD并且电容器C2的跨压(cross-voltage)不能立即改变，因此电压Vs立即升压为“2*VDD”。然后，节点N2经由开关SW2和P型晶体管P1对电容器C1充电，直到电压Vs等于VDD。在上拉电路110的保持阶段，由于节点N2的电压Vs在保持阶段开始时被升压到“2*VDD”，所以由于高电压Vs导致电荷可以完全被传输到电容器C1上。另外，P型晶体管P1和P2形成电流镜，并且P型晶体管P2被控制为几乎不关闭(即，P型晶体管P2的栅-源电压接近阈值电压)，因此，可以精确地控制电压Vs，使其在保持阶段结束时具有电压VDD。此外，因为节点N2处的电荷产生不依赖于任何晶体管，所以电荷产生不会受到阈值电压或晶体管的其他性质的影响，并且因为晶体管P1的Vdsat(即，栅-源电压和阈值电压之间的差异)实质为零，所以电荷产生实际上具有零空间消耗(zero headroom)，也就是说，由于晶体管P1没有占用跨压，所以电荷产生没有额外的消耗电荷。
图6A是针对下拉电路的时序图，图6B是根据本发明的一个实施例示出的下拉电路120的采样阶段的示意图。图7A是针对下拉电路的时序图，图7B是根据本发明的一个实施例示出下拉电路120的保持阶段的示意图。如图6A和图6B所示，当时钟信号的电平是低电平(例如地电压)时，电流源122被禁用，并且控制开关SW4以将电容器C3连接到电容器C4。在图6B中所示的采样阶段中，将电容器C3连接到电容器C4以执行电荷再分配，即电容器C3处的电荷可以流到电容器C4直到它们的电压相等。另外，在下拉电路120的采样阶段中，由于下拉电路120中的晶体管(未示出)的供电电压VDD通常具有噪声和杂散而电荷再分配路径(即电容器C3)不与任何供电电压VDD电连接，因此电荷再分配路径和控制电压Vc将具有较低的噪声。
图7A是针对下拉电路的时序图，图7B示出在保持阶段中下拉电路110的示意图。当时钟信号的电平为高电平(例如，VDD)时，下拉电路120处于保持阶段，控制开关SW4以将电容器C3与电容器C4断开。在图7B所示的保持阶段中，电容器C3的上节点(upper node)的电压Vs'等于“Vc+VDD”，其中控制电压Vc的值对应于先前的采样阶段。因此，当时钟信号CLK变高并且下拉电路120进入保持阶段时，因为电容器C3的下节点具有电压VDD并且电容器C3的跨压(cross-voltage)不能立即改变，所以电压Vs'立即升压到“Vc+VDD”。在下拉电路120的保持阶段，由于电容器C3的上节点的电压Vs'升高到“Vc+VDD”，电流源122可以具有大的操作区间，以便电流源122的噪声可以有效地减小，并且控制电压Vc可以具有较大的范围。
简要总结图2-7中所示的实施例，因为上拉电路110和下拉电路120采用电平移位技术(例如开关电容电路112)，控制电压Vc具有较大的控制范围(例如地至VDD)，并且上拉电路110的电荷产生实际上具有零空间消耗(zero headroom)，并且可以为下拉电路120的电流源122保留更多的操作区间以减少噪声。另外，因为上拉电路110的电荷产生基于类似电流镜像的拓扑，所以供电电压的噪声能被阻挡。
在一个实施例中，电荷泵100可以应用在锁相环(phase-locked loop)800中，如图8所示。在图8中，锁相环800包括相位-频率检测器(phase-frequency detector)810，电荷泵100，环路滤波器(loop filter)830，VCO 840和分频器(frequency divider)850。在锁相环800的操作中，相位-频率检测器810接收输入信号(参考时钟信号)Vin和反馈信号VFB以产生检测结果，电荷泵100根据检测结果产生控制电压Vc，环路滤波器830对控制电压Vc进行滤波以产生滤波后的控制电压Vc'，VCO 840根据滤波后的控制电压Vc'产生输出时钟信号CK_OUT，分频器850对输出时钟信号CK_OUT进行分频，以产生反馈信号VFB。
本领域技术人员将容易地观察到，可以在保留本发明的教导的同时对装置和方法进行多种修改和更改。因此，上述公开内容应被解释为仅受所附权利要求的范围和界限的限制。
本发明实施例通过利用电荷泵的上拉电路中的开关电容电路，来提升第一晶体管的另一个电极的电压，以经由第一晶体管对第一电容器充电，使得所述电荷泵的输出端的电压具有较大范围。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以所附权利要求为准。

Claims (18)

1.一种电荷泵，其特征在于，包括：
上拉电路，用于选择性的给所述电荷泵的输出端提供电荷，其中，所述上拉电路包括：
第一晶体管；
第一电容器，与所述第一晶体管的一个电极耦接；以及
开关电容电路，耦接在供电电压和所述第一晶体管的另一个电极之间，用于提升所述第一晶体管的另一个电极的电压，以经由所述第一晶体管对所述第一电容器充电，在所述充电之后所述第一电容器和所述电荷泵的输出端处于电荷分配操作中；其中，当所述第一电容器和所述电荷泵的输出端处于所述电荷分配操作中时，所述第一电容器与所述供电电压断开连接。
2.根据权利要求1所述的电荷泵，其特征在于，
其中，所述开关电容电路包括：
第二电容器，其中所述第二电容器的第一节点耦入第一时钟信号；
第一开关，耦接在所述供电电压和所述第二电容器的第二节点之间，以及
第二开关，耦接在所述第二电容器的第二节点和所述第一晶体管的所述另一个电极之间；
其中，在采样阶段中，所述第一时钟信号为低电平，所述第一开关被控制以将所述供电电压与所述第二电容器的第二节点连接；所述第二开关被控制以断开所述第二电容器与所述第一晶体管的所述另一个电极之间的连接；
在保持阶段中，所述第一时钟信号为高电平；所述第一开关被控制以断开所述供电电压与所述第二电容器的第二节点之间的连接；所述第二开关被控制以将所述第二电容器与所述第一晶体管的所述另一个电极连接。
3.根据权利要求2所述的电荷泵，其特征在于，所述上拉电路进一步包括：
第二晶体管，其中所述第二晶体管的栅电极与所述第一晶体管的栅电极耦接，并且所述第二晶体管的第一电极与所述供电电压耦接；
电阻器，耦接在所述第二晶体管的第二电极与地电压之间，并且所述第二晶体管的第二电极耦接到所述第二晶体管的栅电极。
4.根据权利要求3所述的电荷泵，其特征在于，所述第一晶体管和所述第二晶体管是P型晶体管，并且所述第二晶体管的栅-源电压接近阈值电压。
5.根据权利要求1所述的电荷泵，其特征在于，进一步包括：
下拉电路，包括：电流源，经由开关与所述电荷泵的输出端耦接，用于选择性的对所述电荷泵的输出端放电。
6.根据权利要求5所述的电荷泵，其特征在于，所述下拉电路进一步包括：
第三电容器，其中所述第三电容器的第一节点耦入第一时钟信号，并且所述第三电容器的第二节点与所述电流源耦接；
其中，所述开关被第二时钟信号控制以将所述电流源与所述电荷泵的输出端连接，或者断开所述电流源与所述电荷泵的输出端之间的连接，并且所述第二时钟信号的相位与所述第一时钟信号的相位是反向的。
7.一种电荷泵，其特征在于，包括：
上拉电路，用于选择性的给所述电荷泵的输出端提供电荷，其中，所述上拉电路包括：
第一晶体管；
第一电容器，与所述第一晶体管的一个电极耦接；以及
开关电容电路，耦接在供电电压和所述第一晶体管的另一个电极之间，用于提升所述第一晶体管的另一个电极的电压，以经由所述第一晶体管对所述第一电容器充电，在所述充电之后所述第一电容器和所述电荷泵的输出端处于电荷分配操作中；
所述开关电容电路包括：
第二电容器，其中所述第二电容器的第一节点耦入第一时钟信号；
第一开关，耦接在所述供电电压和所述第二电容器的第二节点之间，其中所述第一开关被第二时钟信号控制以将所述供电电压与所述第二电容器的第二节点连接或者断开所述供电电压与所述第二电容器的第二节点之间的连接，其中，所述第一时钟信号的相位与所述第二时钟信号的相位是反向的；以及
第二开关，耦接在所述第二电容器的第二节点和所述第一晶体管的所述另一个电极之间，其中所述第二开关被所述第一时钟信号控制以将所述第二电容器与所述第一晶体管的所述另一个电极连接或者断开所述第二电容器与所述第一晶体管的所述另一个电极之间的连接。
8.根据权利要求7所述的电荷泵，其特征在于，进一步包括：
第三开关，耦接在所述第一晶体管的所述一个电极和所述电荷泵的输出端之间，其中，所述第三开关被所述第二时钟信号控制以将所述第一晶体管的所述一个电极与所述电荷泵的输出端连接或者断开所述第一晶体管的所述一个电极与所述电荷泵的输出端之间的连接。
9.根据权利要求7或者8所述的电荷泵，其特征在于，其中所述第一晶体管是P型晶体管，所述第一晶体管的所述一个电极是所述第一晶体管的漏电极，所述第一晶体管的所述另一个电极是所述第一晶体管的源电极。
10.根据权利要求7所述的电荷泵，其特征在于，所述上拉电路进一步包括：
第二晶体管，其中所述第二晶体管的栅电极与所述第一晶体管的栅电极耦接，并且所述第二晶体管的第一电极与所述供电电压耦接；
电阻器，耦接在所述第二晶体管的第二电极与地电压之间，并且所述第二晶体管的第二电极耦接到所述第二晶体管的栅电极。
11.根据权利要求10所述的电荷泵，其特征在于，所述第一晶体管和所述第二晶体管是P型晶体管，并且所述第二晶体管的栅-源电压接近阈值电压。
12.根据权利要求7所述的电荷泵，其特征在于，进一步包括：
下拉电路，包括：
电流源，经由开关与所述电荷泵的输出端耦接，用于选择性的对所述电荷泵的输出端放电；
第三电容器，其中所述第三电容器的第一节点耦入第一时钟信号，并且所述第三电容器的第二节点与所述电流源耦接；
其中，所述开关被第二时钟信号控制以将所述电流源与所述电荷泵的输出端连接，或者断开所述电流源与所述电荷泵的输出端之间的连接，并且所述第二时钟信号的相位与所述第一时钟信号的相位是反向的。
13.一种电荷泵，其特征在于，包括：上拉电路和下拉电路；
所述上拉电路，用于选择性的给所述电荷泵的输出端提供电荷，其中，所述上拉电路包括：
第一晶体管；
第一电容器，与所述第一晶体管的一个电极耦接；以及
开关电容电路，耦接在供电电压和所述第一晶体管的另一个电极之间，用于提升所述第一晶体管的另一个电极的电压，以经由所述第一晶体管对所述第一电容器充电，在所述充电之后所述第一电容器和所述电荷泵的输出端处于电荷分配操作中；
所述下拉电路包括：
电流源，经由开关与所述电荷泵的输出端耦接，用于选择性的对所述电荷泵的输出端放电；
第三电容器，其中所述第三电容器的第一节点耦入第一时钟信号，并且所述第三电容器的第二节点与所述电流源和所述开关耦接；
其中，在采样阶段中，所述第一时钟信号的电平是低电平，所述开关被控制以将所述电流源和所述第三电容器与所述电荷泵的输出端连接；在保持阶段中，所述第一时钟信号的电平是高电平，所述开关被控制断开所述电流源和所述第三电容器与所述电荷泵的输出端之间的连接。
14.一种锁相环，其特征在于，包括：
相位-频率检测器，用于接收输入信号和反馈信号以产生检测结果；
如权利要求1-13任一项所述的电荷泵，用于根据所述检测结果产生控制信号；
压控振荡器，用于根据所述控制信号产生输出时钟信号；以及
分频器，用于对所述输出时钟信号进行分频，以产生所述反馈信号。
15.一种电荷泵，其特征在于，包括：
上拉电路，用于选择性的给所述电荷泵的输出端提供电荷，其中，所述上拉电路包括：
第一晶体管；
第一电容器，与所述第一晶体管的第一电极耦接；以及
开关电容电路，耦接在供电电压和所述第一晶体管的第二电极之间；
开关，耦接在所述第一晶体管的第一电极和所述电荷泵的输出端之间；
其中，当所述上拉电路操作在第一阶段，所述开关电容电路被控制以经由所述第一晶体管对所述第一电容器充电，并且所述开关被控制来断开所述第一晶体管的第一电极和所述电荷泵的输出端之间的连接，并且当所述上拉电路操作在第二阶段中时，所述开关电容电路被控制以与所述第一晶体管的第二电极断开连接，并且所述开关被控制将所述第一晶体管的第一电极与所述电荷泵的输出端连接。
16.根据权利要求15所述的电荷泵，其特征在于，所述开关是第三开关，并且所述开关电容电路包括：
第二电容器，其中所述第二电容器的第一节点耦入第一时钟信号；
第一开关，耦接在所述供电电压和所述第二电容器的第二节点之间，其中所述第一开关被第二时钟信号控制以将所述供电电压与所述第二电容器的第二节点连接或者断开所述供电电压与所述第二电容器的第二节点之间的连接，其中，所述第二时钟信号的相位和所述第一时钟信号的相位是反向的；以及
第二开关，耦接在所述第二电容器的第二节点和所述第一晶体管的所述第二电极之间，其中所述第二开关被所述第一时钟信号控制以将所述第二电容器与所述第一晶体管的所述第二电极连接或者断开所述第二电容器与所述第一晶体管的所述第二电极之间的连接。
17.根据权利要求16所述的电荷泵，其特征在于，所述第三开关被所述第二时钟信号控制以将所述第一晶体管的第一电极与所述电荷泵的输出端连接，或者断开所述第一晶体管的第一电极与所述电荷泵的输出端之间的连接。
18.根据权利要求16或者17所述的电荷泵，其特征在于，其中所述第一晶体管是P型晶体管，所述第一晶体管的第一电极是所述第一晶体管的漏电极，所述第一晶体管的第二电极是所述第一晶体管的源电极。
CN201811571348.0A 2017-12-26 2018-12-21 电荷泵和锁相环 Active CN110011532B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762610315P 2017-12-26 2017-12-26
US62/610,315 2017-12-26
US16/137,534 US10483845B2 (en) 2017-12-26 2018-09-20 Charge pump having level-shifting mechanism
US16/137,534 2018-09-20

Publications (2)

Publication Number Publication Date
CN110011532A CN110011532A (zh) 2019-07-12
CN110011532B true CN110011532B (zh) 2020-11-06

Family

ID=63998523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811571348.0A Active CN110011532B (zh) 2017-12-26 2018-12-21 电荷泵和锁相环

Country Status (4)

Country Link
US (1) US10483845B2 (zh)
EP (1) EP3506513B1 (zh)
CN (1) CN110011532B (zh)
TW (1) TWI690141B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11757354B2 (en) * 2021-01-28 2023-09-12 Innolux Corporation Charge pump circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844762B2 (en) * 2002-10-30 2005-01-18 Freescale Semiconductor, Inc. Capacitive charge pump
US7646233B2 (en) 2006-05-11 2010-01-12 Dsm Solutions, Inc. Level shifting circuit having junction field effect transistors
CN101309079B (zh) * 2007-05-14 2011-10-05 深圳艾科创新微电子有限公司 一种用于锁相环电路(pll)的电荷泵结构
TWI367626B (en) 2008-09-23 2012-07-01 Univ Nat Taiwan Capacitance switching electric pump device
CN102006063B (zh) * 2009-09-02 2013-02-06 中国科学院微电子研究所 一种用于锁相环的自跟踪开关型电荷泵
WO2012054736A2 (en) 2010-10-20 2012-04-26 University Of Southern California Charge-based phase locked loop charge pump
CN102044964B (zh) * 2011-01-17 2015-05-27 上海华虹宏力半导体制造有限公司 电压调节电路
US8674772B2 (en) 2011-04-01 2014-03-18 Mediatek Inc. Oscillating signal generator utilized in phase-locked loop and method for controlling the oscillating signal generator
TWI505617B (zh) 2011-09-21 2015-10-21 United Microelectronics Corp 可穩定輸出電壓之電荷泵系統
US9397557B2 (en) 2014-05-15 2016-07-19 Mediatek Inc. Charge pump with wide operating range
CN104201880B (zh) * 2014-07-15 2016-08-24 浙江大学 用于锁相环低电压下抗工艺涨落的低电流失配电荷泵电路
US9331569B1 (en) 2015-01-14 2016-05-03 Mediatek Inc. Current generating circuit, current generating method, charge pumping circuit and charge pumping method

Also Published As

Publication number Publication date
EP3506513B1 (en) 2023-08-30
CN110011532A (zh) 2019-07-12
EP3506513A1 (en) 2019-07-03
US20190199207A1 (en) 2019-06-27
TWI690141B (zh) 2020-04-01
TW201929400A (zh) 2019-07-16
US10483845B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
US6586976B2 (en) Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same
US6844762B2 (en) Capacitive charge pump
US7292078B2 (en) Phase locked loop integrated circuits having fast locking characteristics and methods of operating same
KR20170120514A (ko) 신호 생성회로 및 신호 생성방법
EP2713518B1 (en) Voltage translation circuit and a voltage-controlled oscillator including the latter
US20100207673A1 (en) Asymmetric charge pump and phase locked loops having the same
CN110011532B (zh) 电荷泵和锁相环
US9083359B2 (en) Lock detector based on charge pump
US7649408B2 (en) Loop filters
US9407137B2 (en) Charge pump circuit and PLL circuit
US8493115B2 (en) Phase locked loop circuit and system having the same
US11025256B2 (en) Filter with direct current level shift and associated phase-locked loop circuit
US9973197B2 (en) Phase-locked loop circuit
US9831766B2 (en) Charge pump and associated phase-locked loop and clock and data recovery
US10056910B2 (en) Oscillation circuit device
CN110858767B (zh) 一种用于锁相环的转换电路以及形成转换电路的方法
TWI657664B (zh) 電路開關的二階段開關方法
KR102527676B1 (ko) 위상 고정 루프 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant