CN110010728B - 发光二极管芯片的制备方法 - Google Patents
发光二极管芯片的制备方法 Download PDFInfo
- Publication number
- CN110010728B CN110010728B CN201910227533.6A CN201910227533A CN110010728B CN 110010728 B CN110010728 B CN 110010728B CN 201910227533 A CN201910227533 A CN 201910227533A CN 110010728 B CN110010728 B CN 110010728B
- Authority
- CN
- China
- Prior art keywords
- layer
- type semiconductor
- light
- substrate
- metal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims description 9
- 238000002955 isolation Methods 0.000 claims abstract description 70
- 239000004065 semiconductor Substances 0.000 claims description 92
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 47
- 229920002120 photoresistant polymer Polymers 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 42
- 230000007480 spreading Effects 0.000 claims description 28
- 238000003892 spreading Methods 0.000 claims description 28
- 230000000903 blocking effect Effects 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 7
- 238000002791 soaking Methods 0.000 claims description 7
- 238000005406 washing Methods 0.000 claims description 6
- 230000036961 partial effect Effects 0.000 claims description 4
- 230000001965 increasing effect Effects 0.000 abstract description 18
- 238000009413 insulation Methods 0.000 abstract description 8
- 238000000605 extraction Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 173
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 238000000137 annealing Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 239000000084 colloidal system Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- AZCUJQOIQYJWQJ-UHFFFAOYSA-N oxygen(2-) titanium(4+) trihydrate Chemical compound [O-2].[O-2].[Ti+4].O.O.O AZCUJQOIQYJWQJ-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本申请提供一种发光二极管芯片的制备方法，当所述侧壁具有多个所述斜面时，所述侧壁的面积越大，从而所述侧壁面出光就会越多。同时，当所述侧壁具有多个所述斜面时，内部光入射到所述侧壁上的夹角就会越多，会增加取光，提高发光二极管芯片的亮度。多个所述斜面形成不同形貌的所述侧壁，可以使内部光线入射到所述侧壁产生不同的入射角，可以有更多的光取出，能够避免较多全反射。同时，通过所述发光二极管芯片的制备方法制备获得所述隔离槽的所述侧壁的相邻所述斜面之间的角度为正角，当后续制作的绝缘层可披覆在所述隔离槽上，进行较好的绝缘。
Description
技术领域
本申请涉及半导体器件技术领域，特别是涉及一种发光二极管芯片的制备方法。
背景技术
发光二极管(Light-Emitting Diode，LED)是一种利用半导体的P-N结电致发光原理制成的一种半导体发光器件。LED具有无污染、高亮度、功耗小、寿命长、工作电压低、易小型化等优点，随着研究的不断进展应用领域也越来越广。同时，为了避免侧壁漏电的发生，均采用隔离槽方式的制作工艺，刻蚀出侧壁隔离槽后在进行绝缘层沉积，避免侧壁漏电等失效发生。因此，隔离槽的侧壁的形貌状态对光电性能影响至关重要。
传统的发光二极管芯片的制备方法制备获得的发光二极管芯片的隔离槽侧壁面出光面积小，使得隔离槽侧壁面出光数量偏小，容易发生全反射，从而导致发光二极管芯片的发光效率较低。
发明内容
基于此，有必要针对传统的发光二极管芯片的发光效率较低的问题，提供一种发光二极管芯片的制备方法及发光二极管芯片。
本申请提供一种发光二极管芯片的制备方法，包括：
提供一衬底，所述衬底上依次制备N型半导体层、发光层以及P型半导体层；
在所述P型半导体层远离所述衬底的表面进行刻蚀至所述N型半导体层，形成N型半导体台面；
将所述N型半导体台面远离所述衬底的表面边缘进行刻蚀至所述衬底，形成隔离槽，所述隔离槽的侧壁具有多个斜面，且相邻所述斜面之间的角度为正角。
在一个实施例中，将所述N型半导体台面远离所述衬底的部分表面进行刻蚀至所述衬底，形成隔离槽的步骤，包括：
提供隔离槽图形，并绘制隔离槽光刻版图；
根据所述隔离槽光刻版图，将光刻胶旋涂于所述N型半导体台面远离所述衬底的表面；
将设置有所述光刻胶的所述N型半导体台面进行曝光、显影、烘烤以及干法刻蚀至所述衬底，形成所述隔离槽。
在一个实施例中，将设置有所述光刻胶的所述N型半导体台面进行曝光、显影、烘烤以及干法刻蚀至所述衬底，形成所述隔离槽的步骤，包括：
将设置有所述光刻胶的所述N型半导体台面进行曝光；
曝光后，对设置有所述光刻胶的所述N型半导体台面冲洗10秒～50秒，冲洗后浸泡20秒～150秒；
浸泡后将刻蚀有所述N型半导体台面的所述衬底进行以80℃～100℃的低温烘烤，时间控制在50秒～100秒范围内；
将低温烘烤后的刻蚀有所述N型半导体台面的所述衬底进行以100℃～120℃的高温烘烤，时间控制在50秒～100秒范围内；
将高温烘烤后的所述N型半导体台面进行干法刻蚀至所述衬底，形成所述隔离槽。
在一个实施例中，将高温烘烤后的所述N型半导体台面进行干法刻蚀时，所述光刻胶与N型半导体材料的刻蚀选择比小于1:1。
在一个实施例中，所述隔离槽图形的宽度为3μm～12μm。
在一个实施例中，根据所述隔离槽光刻版图，将光刻胶旋涂于所述N型半导体台面远离所述衬底的表面时，所述光刻胶的厚度为6μm～12μm。
在一个实施例中，形成所述隔离槽的步骤之后还包括：
将所述P型半导体层远离所述发光层的部分表面沉积电流阻挡层；
将所述电流阻挡层远离所述P型半导体层的表面以及所述P型半导体层远离所述发光层的表面沉积电流扩展层，且所述电流扩展层将所述电流阻挡层覆盖；
将所述N型半导体台面远离所述衬底的部分表面沉积第一金属电极，将所述电流扩展层远离所述P型半导体层的表面沉积第二金属电极，且所述第二金属电极与所述电流阻挡层相对设置；
将所述电流扩展层表面、所述N型半导体台面表面以及所述隔离槽表面沉积布拉格反射层，且露出所述第一金属电极与所述第二金属电极；
在所述布拉格反射层表面制作第一焊盘层与第二焊盘层，且所述第一焊盘层将所述第一金属电极覆盖实现电连接，所述第二焊盘层将所述第二金属电极覆盖实现电连接。
在一个实施例中，一种发光二极管芯片，包括衬底与N型半导体层。所述N型半导体层设置于所述衬底的部分表面，所述衬底的边缘与所述N型半导体层的边缘包围形成一个隔离槽。所述隔离槽的侧壁具有多个斜面，且相邻所述斜面之间的角度为正角。
在一个实施例中，所述侧壁具有两个所述斜面。
在一个实施例中，所述侧壁表面为弧面。
本申请提供一种上述发光二极管芯片的制备方法及发光二极管芯片，当所述侧壁具有多个所述斜面时，所述侧壁的面积越大，从而所述侧壁面出光就会越多。同时，当所述侧壁具有多个所述斜面时，内部光入射到所述侧壁上的夹角就会越多，会增加取光，提高发光二极管芯片的亮度。
多个所述斜面可以相同可以不同，相邻所述斜面之间形成的正角角度也可以不同，以此来增加出光面积。多个所述斜面形成不同形貌的所述侧壁，可以使内部光线入射到所述侧壁产生不同的入射角，可以有更多的光取出，能够避免较多全反射。同时，通过所述发光二极管芯片的制备方法制备获得所述隔离槽的所述侧壁的相邻所述斜面之间的角度为正角，当后续制作的绝缘层可披覆在所述隔离槽上，进行较好的绝缘。如果是负角则无法覆盖和绝缘，会有漏电发生。通过所述隔离槽的所述侧壁出光面的形状进行改变，使得所述侧壁出光面积增加。通过多个所述斜面既可以改变芯片内部光线到所述侧壁的入射角度，又可改变芯片侧面的出光角度使出光数增加，提高了发光二极管芯片的亮度。
附图说明
图1为本申请提供的发光二极管芯片的制备方法的流程示意图；
图2为本申请提供的发光二极管芯片的制备方法的工艺流程图；
图3为本申请提供的一个实施例中隔离槽的两斜面侧壁剖面图；
图4为本申请提供的一个实施例中隔离槽的多斜面侧壁剖面图；
图5为本申请提供的发光二极管芯片的制备方法的制备的隔离槽弧面侧壁的工艺流程图；
图6为本申请提供的一个实施例中隔离槽的弧面剖面图。
附图标记说明
衬底10、N型半导体层210、发光层220、P型半导体层230、电流阻挡层30、电流扩展层40、N型半导体台面50、隔离槽60、第一金属电极710、第二金属电极720、布拉格反射层80、第一焊盘层910、第二焊盘层920、侧壁610、斜面611。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下通过实施例，并结合附图，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
请参见图1-6，本申请提供一种发光二极管芯片的制备方法，包括：
S10，提供一衬底10，所述衬底10上依次制备N型半导体层210、发光层220以及P型半导体层230；
S20，在所述P型半导体层230远离所述衬底10的表面进行刻蚀至所述N型半导体层210，形成N型半导体台面50；
S30，将所述N型半导体台面50远离所述衬底10的部分表面进行刻蚀至所述衬底10，形成隔离槽60，所述隔离槽60的侧壁610具有多个斜面611，且相邻所述斜面611之间的角度为正角。
通过所述发光二极管芯片的制备方法制备获得所述隔离槽60的所述侧壁610具有多个所述斜面611。当所述侧壁610具有多个所述斜面611时，所述侧壁610的面积越大，从而所述侧壁610面出光就会越多。同时，当所述侧壁610具有多个所述斜面611时，内部光入射到所述侧壁610上的夹角就会越多，会增加取光，提高发光二极管芯片的亮度。
其中，多个所述斜面611可以相同可以不同，相邻所述斜面611之间形成的正角角度也可以不同，以此来增加出光面积。多个所述斜面611形成不同形貌的所述侧壁610，可以使内部光线入射到所述侧壁610产生不同的入射角，可以有更多的光取出，能够避免较多全反射。
同时，通过所述发光二极管芯片的制备方法制备获得所述隔离槽60的所述侧壁610的相邻所述斜面611之间的角度为正角，当后续制作的绝缘层可披覆在所述隔离槽60上，进行较好的绝缘。如果是负角则无法覆盖和绝缘，会有漏电发生。并通过所述隔离槽60的所述侧壁610出光面的形状进行改变，使得所述侧壁610出光面积增加。通过多个所述斜面611既可以改变芯片内部光线到所述侧壁610的入射角度，又可改变芯片侧面的出光角度使出光数增加，提高了发光二极管芯片的亮度。
在一个实施例中，所述步骤S30包括：
S310，提供隔离槽图形，并绘制隔离槽光刻版图；
S320，根据所述隔离槽光刻版图，将光刻胶旋涂于所述N型半导体台面50远离所述衬底10的表面；
S330，将设置有所述光刻胶的所述N型半导体台面50进行曝光、显影、烘烤以及干法刻蚀至所述衬底10，形成所述隔离槽60。
在所述步骤S310中，若所述隔离槽图形的宽度太窄会导致胶有残留，所述隔离槽图形的宽度过宽会导致占用较多发光面积，影响亮度，因此将所述隔离槽图形的宽度选取范围为3μm～12μm。
在所述步骤S320中，根据所述隔离槽光刻版图，将光刻胶旋涂于所述N型半导体台面50远离所述衬底10的表面时，采用高粘度光刻胶进行旋转式涂胶，涂胶时可以为单层涂胶，也可以为双层涂胶。其中，涂胶时的旋转转速在800转～6500转变化，所述光刻胶的厚度为6μm～12μm。
在一个实施例中，所述步骤S30，包括：
S331，将设置有所述光刻胶的所述N型半导体台面50进行曝光；
S332，曝光后，对设置有所述光刻胶的所述N型半导体台面50冲洗10秒～50秒，冲洗后浸泡20秒～150秒；
S333，浸泡后将刻蚀有所述N型半导体台面50的所述衬底10进行以80℃～100℃的低温烘烤，时间控制在50秒～100秒范围内；
S334，将低温烘烤后的刻蚀有所述N型半导体台面50的所述衬底10进行以100℃～120℃的高温烘烤，时间控制在50秒～100秒范围内；
S335，将高温烘烤后的所述N型半导体台面50进行干法刻蚀至所述衬底10，形成所述隔离槽60。
在所述步骤S332中，根据所述光刻胶的厚度进行冲洗10秒～50秒，浸泡20秒～150秒，使得所述光刻胶的形貌形成单一段角，浸泡时会使单一段角的上端形成第二段角。
通过所述步骤S333中的低温烘烤与所述步骤S334中的高温烘烤连续进行，分别使用不同温度和时间，使所述光刻胶胶体流动产生差异。通过两次胶体流动产生的差异使得在形成所述隔离槽60时，所述隔离槽60的所述侧壁610侧面可以形成两个或多个面及弧面。其中，当低温烘烤与高温烘烤的烘烤温度差异越高或烘烤控制时间差异越长时，形成的所述隔离槽60的所述侧壁610就会有两个所述斜面611或三个所述斜面611或多个所述斜面611或弧面等。
当所述侧壁610具有多个所述斜面611时，所述侧壁610的面积越大，从而所述侧壁610面出光就会越多。同时，当所述侧壁610具有多个所述斜面611时，内部光入射到所述侧壁610上的夹角就会越多，入射角发生改变，使得更多的光线可以折射取出，从而会增加取光，提高发光二极管芯片的亮度。
其中，在所述步骤S333与所述步骤S334中低温烘烤与高温烘烤时可以采用热盘也可以是烤箱。在所述步骤S335中将高温烘烤后的所述N型半导体台面50进行等离子体干法刻蚀时，刻蚀气体主要包括Cl2、BCl3，AR等。所述光刻胶与N型半导体材料的刻蚀选择比小于1:1，形成所述隔离槽60。
其中，所述发光二极管芯片的制备方法既适合常压芯片也适合高压芯片。
在一个实施例中，在所述步骤S10中，所述N型半导体层210与所述P型半导体层230材料可以为GaN。在所述衬底10上依次制作所述N型半导体层210、所述发光层220以及所述P型半导体层230，可以形成LED晶圆。
在一个实施例中，形成所述隔离槽60的步骤之后所述发光二极管芯片的制备方法还包括：
S40，将所述P型半导体层230远离所述发光层220的部分表面沉积电流阻挡层30；
S50，将所述电流阻挡层30远离所述P型半导体层230的表面以及所述P型半导体层230远离所述发光层220的表面沉积电流扩展层40，且所述电流扩展层40将所述电流阻挡层30覆盖；
S60，将所述N型半导体台面50远离所述衬底10的部分表面沉积第一金属电极710，将所述电流扩展层40远离所述P型半导体层230的表面沉积第二金属电极720，且所述第二金属电极720与所述电流阻挡层30相对设置；
S70，将所述电流扩展层40表面、所述N型半导体台面50表面以及所述隔离槽60表面沉积布拉格反射层80，且露出所述第一金属电极710与所述第二金属电极720；
S80，在所述布拉格反射层80表面制作第一焊盘层910与第二焊盘层920)，且所述第一焊盘层910将所述第一金属电极710覆盖实现电连接，所述第二焊盘层920将所述第二金属电极720覆盖实现电连接。
在所述步骤S40中，将所述P型半导体层230远离所述发光层220的表面铺设一层电流阻挡层材料。提供电流阻挡层图形，并根据所述电流阻挡层图形在所述电流阻挡层材料表面形成光刻胶层。以具有所述电流阻挡层图形的光刻胶层为掩膜遮挡，对所述电流阻挡层材料进行刻蚀，并去除光刻胶层，形成与所述电流阻挡层图形相对应的所述电流阻挡层30。其中，所述电流阻挡层30的材料为二氧化硅。
在所述步骤S50中，将所述电流阻挡层30远离所述P型半导体层230的表面以及所述P型半导体层230远离所述发光层220的表面沉积一层电流扩展层材料，且所述电流扩展层材料将所述电流阻挡层30全部覆盖。提供电流扩展层图形，并根据所述电流扩展层图形在所述电流扩展层材料表面形成光刻胶层。以具有所述电流扩展层图形的光刻胶层为掩膜遮挡，对所述电流扩展层材料进行刻蚀，并去除光刻胶层，形成与所述电流扩展层图形相对应的所述电流扩展层40。形成所述电流扩展层40后放置于氮气环境，以温度200℃～350℃，持温180秒～800秒进行第一次退火处理。
其中，所述电流扩展层40将所述电流阻挡层30覆盖，并将所述P型半导体层230远离所述发光层220的表面进行全部覆盖，可以使得所述电流扩展层40与所述P型半导体层230进行接触。第一次低温氮气退火，在真空中进行低温氮气退火，设置温度范围为200℃～350℃，低温促进所述电流扩展层40的结构有序化，并维持180S到800S范围内的时间保证所述电流扩展层40内晶粒尺寸在100nm～200nm内增长，通过晶粒边界的减少，使得晶粒边界吸附氧原子等变少，降低晶粒边界对氧原子等的吸附减少，降低所述电流扩展层40对光的散射，增加可见光区透过率。并且，氮气环境使得所述电流扩展层40的氧原子减少及抑制氧空位的氧化，增加氧空位及载流子浓度，保证透过率提升的同时，降低了所述电流扩展层40的电阻。
并且，沉积所述电流扩展层40后，放入氮气环境，以温度500℃～650℃，持温120秒～180秒进行第二次退火处理。
在真空中进行第二次高温氮气快速退火，在氮气环境下设置温度范围为500℃～650℃，高温退火进一步增强所述电流扩展层40的有序性，氮气氛围抑制氧空位氧化，确保载流子浓度的提升，并且通过第二次退火后可以实现所述电流扩展层40与所述P型半导体层230的欧姆接触。通过两次退火实现所述电流扩展层40透过率的提升及电阻降低，使得LED亮度提升了2％，电压降低了0.01V，有效的提升了出光效率。
在所述步骤S60中，在所述N型半导体台面50远离所述衬底10的表面铺设第一金属层，在所述电流扩展层40远离所述P型半导体层230的表面铺设第二金属层。提供第一金属电极图形与第二金属电极图形，并根据所述第一金属电极图形在所述第一金属层表面形成光刻胶层，根据所述第二金属电极图形在所述第二金属层表面形成光刻胶层。
以具有所述第一金属电极图形的光刻胶层为掩膜遮挡，对所述第一金属层进行刻蚀，并去除光刻胶层，形成与所述第一金属电极图形相对应的所述第一金属电极710，以具有所述第二金属电极图形的光刻胶层为掩膜遮挡，对所述第二金属层进行刻蚀，并去除光刻胶层，形成与所述第二金属电极图形相对应的所述第二金属电极720。
其中，所述第一金属电极710为N电极，所述第二金属电极720为P电极。所述第二金属电极720设置于所述电流扩展层40，且所述第二金属电极720与所述电流阻挡层30相对应设置。
在所述步骤S70中，在所述电流扩展层40表面、所述N型半导体台面50表面以及所述隔离槽60表面铺设一层反射层材料。提供布拉格反射层图形，并根据所述布拉格反射层图形在所述反射层材料表面形成光刻胶层。以具有所述布拉格反射层图形的光刻胶层为掩膜遮挡，对所述反射层材料进行刻蚀，并去除光刻胶层，形成与所述布拉格反射层图形相对应的所述布拉格反射层80。
其中，对所述反射层材料进行刻蚀时采用ICP刻蚀。所述布拉格反射层80材料为二氧化硅与五氧化三钛的混合材料。二氧化硅与五氧化三钛交替组成所述布拉格反射层80。并且，所述布拉格反射层80覆盖到除P电极和N电极接触孔以外的全部区域，起到绝缘反射作用。也就是说，通过所述布拉格反射层80只露出P电极和N电极，覆盖包含所述隔离槽60、所述N型半导体台面50以及所述电流扩展层40，有效的避免固晶时侧壁漏电，在隔离槽内起到绝缘保护作用。
在所述步骤S80中，在所述第一金属电极710表面、所述第二金属电极720表面以及所述布拉格反射层80表面铺设一层焊盘层材料。提供焊盘层图形，并根据所述焊盘层图形在所述焊盘层材料表面形成光刻胶层。以具有所述焊盘层图形的光刻胶层为掩膜遮挡，对所述焊盘层材料进行刻蚀，并去除光刻胶层，形成与所述焊盘层图形相对应的所述第一焊盘层910与所述第二焊盘层920。其中，所述第一焊盘层910与所述第二焊盘层920所使用的金属材料可以为Cr、Ni或具有高反射率的Al。所述第一焊盘层910设置于所述第一金属电极710的周围边缘，所述第二焊盘层920设置于所述第二金属电极720的周围边缘，实现电连接。
在一个实施例中，一种发光二极管芯片，包括衬底10与N型半导体层210。所述N型半导体层210设置于所述衬底10的部分表面，所述衬底10的边缘与所述N型半导体层210的边缘包围形成一个隔离槽60。所述隔离槽60的侧壁610具有多个斜面611，且相邻所述斜面611之间的角度为正角。
所述隔离槽60的所述侧壁610具有多个所述斜面611。当所述侧壁610具有多个所述斜面611时，所述侧壁610的面积越大，从而所述侧壁610面出光就会越多。同时，当所述侧壁610具有多个所述斜面611时，内部光入射到所述侧壁610上的夹角就会越多，入射角发生改变，使得更多的光线可以折射取出，从而会增加取光，提高发光二极管芯片的亮度。
其中，所述隔离槽60的所述侧壁610就会有两个所述斜面611或三个所述斜面611或多个所述斜面611或弧面等。多个所述斜面611可以相同可以不同，相邻所述斜面611之间形成的正角角度也可以不同，以此来增加出光面积。多个所述斜面611形成不同形貌的所述侧壁610，可以使内部光线入射到所述侧壁610产生不同的入射角，可以有更多的光取出，能够避免较多全反射。
同时，通过所述发光二极管芯片的制备方法制备获得所述隔离槽60的所述侧壁610的相邻所述斜面611之间的角度为正角，当后续制作的绝缘层可披覆在所述隔离槽60上，进行较好的绝缘。如果是负角则无法覆盖和绝缘，会有漏电发生。并通过所述隔离槽60的所述侧壁610出光面的形状进行改变，使得所述侧壁610出光面积增加。通过多个所述斜面611既可以改变芯片内部光线到所述侧壁610的入射角度，又可改变芯片侧面的出光角度使出光数增加，提高了发光二极管芯片的亮度。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (5)
1.一种发光二极管芯片的制备方法，其特征在于，包括：
S10，提供一衬底(10)，所述衬底(10)上依次制备N型半导体层(210)、发光层(220)以及P型半导体层(230)；
S20，在所述P型半导体层(230)远离所述衬底(10)的表面进行刻蚀至所述N型半导体层(210)，形成N型半导体台面(50)；
S310，提供隔离槽图形，并绘制隔离槽光刻版图；
S320，根据所述隔离槽光刻版图，将光刻胶旋涂于所述N型半导体台面(50)远离所述衬底(10)的表面；
S331，将设置有所述光刻胶的所述N型半导体台面(50)进行曝光；
S332，曝光后，对设置有所述光刻胶的所述N型半导体台面(50)冲洗10秒～50秒，冲洗后浸泡20秒～150秒；
S333，浸泡后将刻蚀有所述N型半导体台面(50)的所述衬底(10)进行以80℃～100℃的低温烘烤，时间控制在50秒～100秒范围内；
S334，将低温烘烤后的刻蚀有所述N型半导体台面(50)的所述衬底(10)进行以100℃～120℃的高温烘烤，时间控制在50秒～100秒范围内；
S335，依次连续重复所述S333和所述S334，并将高温烘烤后的所述N型半导体台面(50)进行干法刻蚀至所述衬底(10)，形成隔离槽(60)；
所述隔离槽(60)的侧壁(610)具有多个不同的斜面(611)，且相邻所述斜面(611)之间的角度不同，且相邻所述斜面(611)之间的角度为正角。
2.如权利要求1所述的发光二极管芯片的制备方法，其特征在于，将高温烘烤后的所述N型半导体台面(50)进行干法刻蚀时，所述光刻胶与N型半导体材料的刻蚀选择比小于1:1。
3.如权利要求1所述的发光二极管芯片的制备方法，其特征在于，所述隔离槽图形的宽度为3μm～12μm。
4.如权利要求1所述的发光二极管芯片的制备方法，其特征在于，根据所述隔离槽光刻版图，将光刻胶旋涂于所述N型半导体台面(50)远离所述衬底(10)的表面时，所述光刻胶的厚度为6μm～12μm。
5.如权利要求1所述的发光二极管芯片的制备方法，其特征在于，形成所述隔离槽(60)的步骤之后还包括：
将所述P型半导体层(230)远离所述发光层(220)的部分表面沉积电流阻挡层(30)；
将所述电流阻挡层(30)远离所述P型半导体层(230)的表面以及所述P型半导体层(230)远离所述发光层(220)的表面沉积电流扩展层(40)，且所述电流扩展层(40)将所述电流阻挡层(30)覆盖；
将所述N型半导体台面(50)远离所述衬底(10)的部分表面沉积第一金属电极(710)，将所述电流扩展层(40)远离所述P型半导体层(230)的表面沉积第二金属电极(720)，且所述第二金属电极(720)与所述电流阻挡层(30)相对设置；
将所述电流扩展层(40)表面、所述N型半导体台面(50)表面以及所述隔离槽(60)表面沉积布拉格反射层(80)，且露出所述第一金属电极(710)与所述第二金属电极(720)；
在所述布拉格反射层(80)表面制作第一焊盘层(910)与第二焊盘层(920)，且所述第一焊盘层(910)将所述第一金属电极(710)覆盖实现电连接，所述第二焊盘层(920)将所述第二金属电极(720)覆盖实现电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910227533.6A CN110010728B (zh) | 2019-03-25 | 2019-03-25 | 发光二极管芯片的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910227533.6A CN110010728B (zh) | 2019-03-25 | 2019-03-25 | 发光二极管芯片的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110010728A CN110010728A (zh) | 2019-07-12 |
| CN110010728B true CN110010728B (zh) | 2021-05-18 |
Family
ID=67167940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910227533.6A Active CN110010728B (zh) | 2019-03-25 | 2019-03-25 | 发光二极管芯片的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110010728B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114038950A (zh) * | 2021-08-09 | 2022-02-11 | 重庆康佳光电技术研究院有限公司 | 一种外延层刻蚀方法及led芯片 |
| CN114335281B (zh) * | 2021-12-31 | 2024-07-02 | 淮安澳洋顺昌光电技术有限公司 | 一种半导体发光元件及其制备方法、led芯片 |
| CN115440867A (zh) * | 2022-08-22 | 2022-12-06 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103456857A (zh) * | 2013-09-27 | 2013-12-18 | 聚灿光电科技(苏州)有限公司 | Led芯片及其制备方法 |
| CN103762288A (zh) * | 2014-01-23 | 2014-04-30 | 同辉电子科技股份有限公司 | 一种用于高压led的反射弧型隔离槽 |
| CN203674250U (zh) * | 2013-12-27 | 2014-06-25 | 同辉电子科技股份有限公司 | 一种提高led侧面出光的结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102013363B1 (ko) * | 2012-11-09 | 2019-08-22 | 서울바이오시스 주식회사 | 발광 소자 및 그것을 제조하는 방법 |
-
2019
- 2019-03-25 CN CN201910227533.6A patent/CN110010728B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103456857A (zh) * | 2013-09-27 | 2013-12-18 | 聚灿光电科技(苏州)有限公司 | Led芯片及其制备方法 |
| CN203674250U (zh) * | 2013-12-27 | 2014-06-25 | 同辉电子科技股份有限公司 | 一种提高led侧面出光的结构 |
| CN103762288A (zh) * | 2014-01-23 | 2014-04-30 | 同辉电子科技股份有限公司 | 一种用于高压led的反射弧型隔离槽 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110010728A (zh) | 2019-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110010728B (zh) | 发光二极管芯片的制备方法 | |
| CN104620399B (zh) | 晶圆级发光二极管阵列 | |
| US9368691B2 (en) | Light emitting device and light emitting device package including the same | |
| CN100557836C (zh) | 半导体发光器件及其制造方法 | |
| WO2019140625A1 (zh) | 发光二极管及其制作方法 | |
| KR20100095134A (ko) | 발광소자 및 그 제조방법 | |
| KR20120018080A (ko) | 발광 다이오드 구조체 및 그 제조 방법 | |
| CN111509097B (zh) | 一种大功率半导体发光器件及其制备方法 | |
| TWI521752B (zh) | 具有至少部分透明之埋入式接點元件的固態輻射傳感器裝置及其關聯的系統及方法 | |
| JP2012529170A (ja) | 発光半導体装置及び製造方法 | |
| CN110010733B (zh) | 发光二极管芯片的制备方法及发光二极管芯片 | |
| CN218160426U (zh) | 一种倒装高压发光二极管芯片 | |
| CN218160425U (zh) | 一种倒装高压发光二极管芯片 | |
| CN113488569B (zh) | 一种倒装结构发光二极管芯片及其制备方法 | |
| CN110098300A (zh) | 倒装发光二极管芯片和倒装发光二极管芯片制作方法 | |
| CN106025027A (zh) | 一种led芯片结构及其制造方法 | |
| CN115663079A (zh) | 一种发光二极管及其制备方法 | |
| JP7488369B2 (ja) | 発光デバイスアレイ | |
| CN115602775A (zh) | 一种倒装高压发光二极管芯片及其制备方法 | |
| CN112002789B (zh) | 一种大功率发光芯片及其制作方法 | |
| CN113437197A (zh) | 一种倒装led芯片及其制作方法 | |
| CN114256398A (zh) | 发光二极管及发光装置 | |
| CN103904182A (zh) | 一种衬底图形化的倒装led芯片及其制备方法 | |
| CN219642857U (zh) | 一种固晶平整的倒装led芯片 | |
| CN220138335U (zh) | 一种led芯片及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PP01 | Preservation of patent right |
Effective date of registration: 20210715 Granted publication date: 20210518 |
|
| PP01 | Preservation of patent right |