CN109995328A - 混频器、发射机、芯片及相关设备 - Google Patents

混频器、发射机、芯片及相关设备 Download PDF

Info

Publication number
CN109995328A
CN109995328A CN201711484731.8A CN201711484731A CN109995328A CN 109995328 A CN109995328 A CN 109995328A CN 201711484731 A CN201711484731 A CN 201711484731A CN 109995328 A CN109995328 A CN 109995328A
Authority
CN
China
Prior art keywords
transistor
inductance
signal
grid
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711484731.8A
Other languages
English (en)
Inventor
陈志林
刘辉华
李向华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201711484731.8A priority Critical patent/CN109995328A/zh
Publication of CN109995328A publication Critical patent/CN109995328A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开一种混频器、发射机、芯片及相关设备，混频器包括跨导单元、开关单元和负载单元，跨导单元包括主路跨导和辅路跨导，主路跨导和辅路跨导偏置于不同的工作点，用于抵消三阶非线性跨导从而提高混频器的线性度，差分基带或中频信号输入跨导单元，跨导单元用于对差分基带或中频信号进行放大并将放大后的差分信号输出至开关单元的第一输入端，开关单元的第二输入端输入差分本振信号，开关单元用于将放大后的差分信号与差分本振信号进行混频得到差分射频信号，开关单元的输出端与负载单元的输入端连接，差分射频信号在开关单元和负载单元之间输出。本申请能够增大混频器的带宽，提升混频器的线性度，进而提高发射机的性能。

Description

混频器、发射机、芯片及相关设备
技术领域
本申请涉及无线通信技术领域，尤其涉及一种混频器、发射机、芯片及相关设备。
背景技术
目前4G通信***一般都工作在3GHz频率以下，带宽资源有限，带宽一般为5-20MHz。5G在2020年开始将成为下一代的移动通信标准，5G通信***对数据的传输速率有更高要求。通过增大信号带宽可有效提升数据速率。而高频频段具有很大的带宽资源，因此高频频段被考虑用于5G通信***来提高数据速率。因此高频通信***亟需大带宽、高线性度的发射机与接收机。
混频器一般用作各类无线发射机的变频电路，其功能是将低频信号转换为利于无线发射的高频信号，对于绝大多数的射频发射***来说，混频器是一个必不可少的模块。目前传统的双平衡吉尔伯特混频器被广泛应用于无线发射机中，主要原因是其具有一定的增益和较大的隔离度，传统的吉尔伯特混频器电路如图1所示。差分基带或中频信号从M1、M2的栅极输入，改变M1与M2的大小及其偏置可调节混频器跨导gm，再调节负载电阻R1和R2的大小，可获得不同的电压增益。M3-M6为开关管，通过调节其大小及其偏置电压，并且在其栅极输入差分的本振信号，可使它们工作在开关状态，实现本振信号与从M1和M2放大过来的基带或中频信号进行混频。该结构具有一定的增益以及较高的隔离度。但是传统的吉尔伯特混频器具有以下缺点：工作带宽极为有限，不能适应未来5G的大带宽要求，并且要得到较高的线性度有一定的困难。因此，设计一种既能够增大带宽，又能提高线性度的混频器是目前亟需解决的技术问题。
发明内容
本申请提供一种混频器、发射机、芯片及相关设备，能够增大混频器的带宽，提升混频器的线性度，进而提高发射机的性能。
第一方面，本申请提供了一种混频器，该混频器包括跨导单元、开关单元和负载单元，跨导单元包括主路跨导和辅路跨导，主路跨导和辅路跨导偏置于不同的工作点，用于抵消三阶非线性跨导从而提高混频器的线性度，差分基带或中频信号输入跨导单元，跨导单元用于对差分基带或中频信号进行放大并将放大后的差分信号输出至开关单元的第一输入端，开关单元的第二输入端输入差分本振信号，开关单元用于将放大后的差分信号与差分本振信号进行混频得到差分射频信号，开关单元的输出端与负载单元的输入端连接，差分射频信号在开关单元和负载单元之间输出。采用第一方面的混频器，能够增大混频器的带宽，提升混频器的线性度，进而提高发射机的性能。
可选的，上述主路跨导包括第一晶体管(M1)、第二晶体管(M2)、第一电阻(R1)、第二电阻(R2)、第一电感(L1)、第二电感(L2)、第一电容(C1)和第二电容(C2)，差分基带或中频信号的正极信号分别连接第一晶体管(M1)的源级和第一电感(L1)的正极，差分基带或中频信号的负极信号分别连接第二晶体管(M2)的源级和第二电感(L2)的正极，第一电感(L1)的负极和第二电感(L2)的负极接地，第一晶体管(M1)的栅极连接第一电容(C1)的正极，并通过第一电阻(R1)连接偏置电压(Vm)，第二晶体管(M2)的栅极连接第二电容(C2)的正极，并通过第二电阻(R2)连接偏置电压(Vm)，第一电容(C1)的负极和第二电容(C2)的负极接地；
上述辅路跨导包括第三晶体管(M3)、第四晶体管(M4)、第三电阻(R3)、第四电阻(R4)、第三电感(L3)、第四电感(L4)、第三电容(C3)和第四电容(C4)，第三晶体管(M3)的源级连接第三电感(L3)的正极，第四晶体管(M4)的源级连接第四电感(L4)的正极，第三电感(L3)的负极和第四电感(L4)的负极接地，第三晶体管(M3)的栅极通过第三电阻(R3)连接偏置电压(Va)，第三晶体管(M3)的栅极通过第三电容(C3)连接差分基带或中频信号的负极信号，第四晶体管(M4)的栅极通过第四电阻(R4)连接偏置电压(Va)，第四晶体管(M4)的栅极通过第四电容(C4)连接差分基带或中频信号的正极信号，第三晶体管(M3)的漏级连接第一晶体管(M1)的漏级，第四晶体管(M4)的漏级连接第二晶体管(M2)的漏级；
上述开关单元包括第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)、第八晶体管(M8)、第五电阻(R5)和第六电阻(R6)，第五晶体管(M5)的栅极和第八晶体管(M8)的栅极分别连接差分本振信号的正极信号，第五晶体管(M5)的栅极通过第五电阻(R5)连接偏置电压(Vg)，第八晶体管(M8)的栅极通过第五电阻(R5)连接偏置电压(Vg)，第六晶体管(M6)的栅极和第七晶体管(M7)的栅极分别连接差分本振信号的负极信号，第六晶体管(M6)的栅极通过第六电阻(R6)连接偏置电压(Vg)，第七晶体管(M7)的栅极通过第六电阻(R6)连接偏置电压(Vg)，第五晶体管(M5)的源级、第六晶体管(M6)的源级、第一晶体管(M1)的漏级和第三晶体管(M3)的漏级互连，第七晶体管(M7)的源级、第八晶体管(M8)的源级、第二晶体管(M2)的漏级和第四晶体管(M4)的漏级互连，第五晶体管(M5)的漏级和第七晶体管(M7)的漏级连接，第六晶体管(M6)的漏级和第八晶体管(M8)的漏级连接；
上述负载单元包括第五电感(L5)和第六电感(L6)，第五电感(L5)的一端连接电源电压(VDD)，第五电感(L5)的另一端与第五晶体管(M5)的漏级和第七晶体管(M7)的漏级连接并输出差分射频信号的正极信号，第六电感(L6)的一端连接电源电压(VDD)，第六电感(L6)的另一端与第六晶体管(M6)的漏级和第八晶体管(M8)的漏级连接并输出差分射频信号的负极信号。
可选的，上述晶体管包括N型金属氧化物半导体(N-Mental-Oxide-Semiconductor，NMOS)薄膜场效应晶体管(以下简称NMOS管)或者NPN型半导体三极管。
可选的，主路跨导包括第一晶体管(M1)、第二晶体管(M2)、第一电阻(R1)、第二电阻(R2)、第一电感(L1)、第二电感(L2)、第一电容(C1)和第二电容(C2)，差分基带或中频信号的正极信号分别连接第一晶体管(M1)的源级和第一电感(L1)的正极，差分基带或中频信号的负极信号分别连接第二晶体管(M2)的源级和第二电感(L2)的正极，第一电感(L1)的负极和第二电感(L2)的负极接电源电压(VDD)，第一晶体管(M1)的栅极连接第一电容(C1)的正极，并通过第一电阻(R1)连接偏置电压(Vm)，第二晶体管(M2)的栅极连接第二电容(C2)的正极，并通过第二电阻(R2)连接偏置电压(Vm)，第一电容(C1)的负极和第二电容(C2)的负极接地；
辅路跨导包括第三晶体管(M3)、第四晶体管(M4)、第三电阻(R3)、第四电阻(R4)、第三电感(L3)、第四电感(L4)、第三电容(C3)和第四电容(C4)，第三晶体管(M3)的源级连接第三电感(L3)的正极，第四晶体管(M4)的源级连接第四电感(L4)的正极，第三电感(L3)的负极和第四电感(L4)的负极接电源电压(VDD)，第三晶体管(M3)的栅极通过第三电阻(R3)连接偏置电压(Va)，第三晶体管(M3)的栅极通过第三电容(C3)连接差分基带或中频信号的负极信号，第四晶体管(M4)的栅极通过第四电阻(R4)连接偏置电压(Va)，第四晶体管(M4)的栅极通过第四电容(C4)连接差分基带或中频信号的正极信号，第三晶体管(M3)的漏级连接第一晶体管(M1)的漏级，第四晶体管(M4)的漏级连接第二晶体管(M2)的漏级；
开关单元包括第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)、第八晶体管(M8)、第五电阻(R5)和第六电阻(R6)，第五晶体管(M5)的栅极和第八晶体管(M8)的栅极分别连接差分本振信号的正极信号，第五晶体管(M5)的栅极通过第五电阻(R5)连接偏置电压(Vg)，第八晶体管(M8)的栅极通过第五电阻(R5)连接偏置电压(Vg)，第六晶体管(M6)的栅极和第七晶体管(M7)的栅极分别连接差分本振信号的负极信号，第六晶体管(M6)的栅极通过第六电阻(R6)连接偏置电压(Vg)，第七晶体管(M7)的栅极通过第六电阻(R6)连接偏置电压(Vg)，第五晶体管(M5)的源级、第六晶体管(M6)的源级、第一晶体管(M1)的漏级和第三晶体管(M3)的漏级互连，第七晶体管(M7)的源级、第八晶体管(M8)的源级、第二晶体管(M2)的漏级和第四晶体管(M4)的漏级互连，第五晶体管(M5)的漏级和第七晶体管(M7)的漏级连接，第六晶体管(M6)的漏级和第八晶体管(M8)的漏级连接；
负载单元包括第五电感(L5)和第六电感(L6)，第五电感(L5)的一端接地，第五电感(L5)的另一端与第五晶体管(M5)的漏级和第七晶体管(M7)的漏级连接并输出差分射频信号的正极信号，第六电感(L6)的一端接地，第六电感(L6)的另一端与第六晶体管(M6)的漏级和第八晶体管(M8)的漏级连接并输出差分射频信号的负极信号。
可选的，上述晶体管包括P型金属氧化物半导体(P-Mental-Oxide-Semiconductor，PMOS)薄膜场效应晶体管(以下简称PMOS管)或者PNP型半导体三极管。
具体的，上述工作点指的是晶体管的静态工作点，晶体管偏置的电压决定了该晶体管的静态工作点。主路跨导的偏置电压与辅路跨导的偏置电压不同，因此主路跨导和辅路跨导两路跨导偏置于不同的工作点，可以抵消三阶非线性跨导从而提高混频器的线性度。
第二方面，本申请提供了一种功率放大器，其特征在于，包括输出级单元，输出级单元包括第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)、第一电容(C1)、第二电容(C2)和第一电感(L1)，其中，第一晶体管(M1)的源级和漏级互连为一端并分别与第三晶体管(M3)的栅极和第一电容(C1)的一端连接，第一晶体管(M1)的栅极连接偏置电压(Vb)，第三晶体管(M3)的源级通过第一电感(L1)接地，第三晶体管(M3)的漏级连接第二电容(C2)的一端，第二晶体管(M2)的源级和漏级互连为一端并分别与第四晶体管(M4)的栅极和第二电容(C2)的另一端连接，第二晶体管(M2)的栅极连接偏置电压(Vb)，第四晶体管(M4)的源级通过第一电感(L1)接地，第四晶体管(M4)的漏级连接第一电容(C1)的另一端，输出级单元用于对输入信号Sin进行功率放大。本申请的功率放大器可以抑制栅极电容的非线性，从而可以抑制AM-PM失真，提高功率放大器的线性度，进而提高发射机的性能。
可选的，上述功率放大器还包括：第一巴伦、第一匹配网络、驱动级单元、变压器、第二匹配网络和第二巴伦，其中，
上述第一巴伦包括第二电感(L2)和第三电感(L3)，第二电感(L2)的一端连接输入信号Sin，第二电感(L2)的另一端接地，第三电感(L3)的中间抽头连接偏置电压(VG1)，第一巴伦用于输入信号Sin与驱动级单元之间的非平衡-平衡转换，且用于输入信号Sin与驱动级单元之间的阻抗匹配；
上述第一匹配网络包括第四电感(L4)和第五电感(L5)，第四电感(L4)的一端连接第三电感(L3)的一端，第三电感(L3)的另一端连接第五电感(L5)的一端；
上述驱动级单元包括第五晶体管(M5)、第六晶体管(M6)、第三电容(C3)、第四电容(C4)和第六电感(L6)，第四电感(L4)的另一端分别连接第五晶体管(M5)的栅极和第三电容(C3)的一端，第五晶体管(M5)的源级通过第六电感(L6)接地，第五晶体管(M5)的漏级连接第四电容(C4)的一端，第五电感(L5)的另一端分别连接第六晶体管(M6)的栅极和第四电容(C4)的另一端，第六晶体管(M6)的源级通过第六电感(L6)接地，第六晶体管(M6)的漏级连接第三电容(C3)的另一端，驱动级单元用于将输入信号Sin预放大；
上述变压器包括第七电感(L7)和第八电感(L8)，第七电感(L7)的一端连接第五晶体管(M5)的漏级，第七电感(L7)的另一端连接第六晶体管(M6)的漏级，第七电感(L7)的中间抽头连接第一电源电压(VDD1)，第八电感(L8)的一端连接第三晶体管(M3)的栅极，第八电感(L8)的另一端连接第四晶体管(M4)的栅极，第八电感(L8)的中间抽头连接偏置电压(VG1)，变压器用于驱动级单元与输出级单元之间的级间互连和阻抗匹配，且用作驱动级单元的负载；
上述第二匹配网络包括第九电感(L9)和第十电感(L10)，第九电感(L9)的一端连接第三晶体管(M3)的漏级，第十电感(L10)连接第四晶体管(M4)的漏级；
上述第二巴伦包括第十一电感(L11)和第十二电感(L12)，第十一电感(L11)的一端连接第九电感(L9)的另一端，第十一电感(L11)的另一端连接第十电感(L10)的另一端，第十一电感(L11)的中间抽头连接第二电源电压(VDD2)，第十二电感(L12)的一端连接输出信号，第十二电感(L12)的另一端接地，第二巴伦用于输出信号Sout与输出级单元之间的非平衡-平衡转换、输出信号Sout与输出级单元之间的阻抗匹配以及用作输出级单元的负载。
可选的，上述晶体管包括NMOS管。
第三方面，本申请提供了一种发射机，该发射机包括第一方面所描述的混频器和/或第二方面所描述的功率放大器。
第四方面，本申请提供了一种终端，该终端包括上述第一方面所描述的混频器，和/或上述第二方面所描述的功率放大器，和/或上述第三方面所描述的发射机。
第五方面，本申请提供了一种接入网设备，该接入网设备包括上述第一方面所描述的混频器，和/或上述第二方面所描述的功率放大器，和/或上述第三方面所描述的发射机。
第六方面，本申请提供了一种芯片，该芯片包括上述第一方面所描述的混频器，和/或上述第二方面所描述的功率放大器，和/或上述上述第三方面所描述的发射机。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。
图1是传统吉尔伯特混频器的电路原理图；
图2是本申请实施例提供的发射机的结构示意图；
图3是本申请实施例提供的混频器的电路方框图；
图4是本申请实施例提供的混频器的电路原理图；
图5是本申请实施例提供的功率放大器的电路方框图；
图6是本申请图5所示输出级单元501的电路结构示意图；
图7是本申请实施例涉及的电容-电压曲线图；
图8是图5所示驱动级单元504的电路结构示意图；
图9是图5所示第一巴伦502的电路结构示意图；
图10是图5所示第一匹配网络503的电路结构示意图；
图11是图5所示变压器505的电路结构示意图；
图12是图5所示第二匹配网络506的电路结构示意图；
图13是图5所示第二巴伦507的电路结构示意图；
图14是图5所示功率放大器的电路原理图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
参见图2，图2示出了本申请实施例提供的发射机的结构。发射机20包括数字信号发生器201、数模转换器202、混频器203、功率放大器204和天线205。
其中，数字信号发生器201生成至少一个数字信号本振源，数模转换器202将数字信号发生器201生成的数字信号数模转换为模拟基带或中频信号后发送给混频器203，混频器203将数模转换器202转换的模拟基带或中频信号转换为射频信号后发送给功率放大器204后输出，功率放大器204将混频器203输出的射频信号进行功率放大后发送给天线205，天线205发射功率放大器204进行功率放大后的射频信号。这里，混频器203的作用是将低频信号变换为高频信号，功率放大器204的作用是将高频小信号进行功率放大，然后由天线205向自由空间发射。混频器203与功率放大器204是发射机20的核心部件，混频器203与功率放大器204的性能在很大程度上决定着发射机20的性能。本申请实施例提供的混频器203与功率放大器204的结构可参考后续相关描述。
传统的双平衡吉尔伯特混频器的工作带宽极为有限，并且要得到较高的线性度有一定的困难，为解决传统吉尔伯特混频器在工作带宽和线性度上的问题，本申请实施例提出了一种高线性度宽带混频器，能够在其他性能良好的同时，增加混频器的带宽，提升线性度。
参见图3，图3示出了本申请实施例提供的混频器的电路结构。如图3所示，混频器30包括跨导单元31、开关单元32和负载单元33。跨导单元31包括主路跨导301和辅路跨导302。主路跨导301和辅路跨导302两路跨导偏置于不同的工作点，用于抵消三阶非线性跨导从而提高混频器30的线性度。差分基带或中频信号Vin+、Vin-输入跨导单元31。跨导单元31用于对差分基带或中频信号Vin+、Vin-进行放大，并将放大后的差分信号输出至开关单元32的一输入端。开关单元32的另一输入端连接差分本振信号Vlo+、Vlo-，开关单元32将跨导单元31放大后的差分信号与差分本振信号Vlo+、Vlo-进行混频，得到差分射频信号Vrf+、Vrf-。开关单元32的输出端与负载单元33的输入端连接，差分射频信号Vrf+、Vrf-在开关单元32和负载单元33之间输出。
具体的，参见图4，图4示出了本申请实施例提供的混频器的电路原理图。如图4所示，跨导单元31包括主路跨导301和辅路跨导302。主路跨导301包括差分N型金属氧化物半导体(N-Mental-Oxide-Semiconductor，NMOS)薄膜场效应晶体管(以下简称NMOS管)M1和M2、电阻R1和R2、电感L1和L2以及电容C1和C2，这些元器件构成共栅级结构。差分NMOS管M1的源极连接差分基带或中频信号的正极信号Vin+以及电感L1的正端，差分NMOS管M2的源极分别连接差分基带或中频信号的负极信号Vin-以及电感L2的正端。其中，电感L1与电感L2的电感值相等，即L1＝L2。电感L1和L2的负端均接地。差分NMOS管M1和M2的栅极分别接电容C1和C2的正端，并且分别通过电阻R1和R2接偏置电压Vm，形成共栅极差分对结构。电容C1和C2作为隔直电容，其负端接地。此外通过改变源极电感L1和L2的值可以改变输入阻抗，实现中频输入的宽带匹配。
辅路跨导302包括NMOS管M3和M4、电阻R3和R4、电感L3和L4以及电容C3和C4，这些元器件构成加载源退化电感的共源极结构。差分NMOS管M3和M4的源极分别接电感L3和L4，并且L3＝L4。NMOS管M3的栅极通过电阻R3接偏置电压Va，通过电容C3连接差分基带或中频信号的负极信号Vin-。NMOS管M4的栅极通过电阻R4接偏置电压Va，通过电容C4连接差分基带或中频信号的正极信号Vin+。NMOS管M3的漏极连接至NMOS管M1的漏极，NMOS管M4的漏极连接至NMOS管M2的漏极。通过改变辅路跨导302中差分NMOS管M3和M4的尺寸以及偏置电压Va，可以使辅路跨导302的NMOS管的三阶非线性与主路跨导301的NMOS管三阶非线性具有相反的幅值，而一阶跨导符号相同，因此可以在漏极与主路跨导301的三阶非线性相抵消，奇数谐波比较大，同时增强一阶跨导，从而减少跨导单元31的三阶失真，提高线性度，并提高增益。辅路源极电感L3和L4可以使NMOS管三阶跨导随偏置电压变化更加平坦，从而增加混频器线性度随偏置电压的鲁棒性。辅路和主路三阶线性抵消，增加了线性度。跨导单元31用于对差分基带或中频信号Vin+、Vin-进行放大并将放大后的差分信号输出至开关单元32。
本申请中，工作点指的是晶体管的静态工作点，晶体管偏置的电压决定了该晶体管的静态工作点。具体的，如果该晶体管为场效应晶体管，工作点就是通过外部电路的设置使场效应晶体管的栅极、源级和漏级处于所要求的电位。这些外部电路就称为偏置电路，偏置电路向场效应晶体管提供的电压就称为偏置电压。如果该晶体管为半导体三极管，工作点就是通过外部电路的设置使半导体三极管的基极、发射极和集电极处于所要求的电位。这些外部电路就称为偏置电路，偏置电路向半导体三极管提供的电压就称为偏置电压。图3中，主路跨导301的偏置电压Vm与辅路跨导302的偏置电压Va不同，因此主路跨导301和辅路跨导302两路跨导偏置于不同的工作点，可以抵消三阶非线性跨导从而提高混频器30的线性度。
开关单元32包括四个NMOS管M5-M8和两个电阻R5-R6。NMOS管M5和M8栅极互联接本振信号的正极信号Vlo+，并且通过电阻R5接偏置电压Vg使管子处于最佳的开关状态。NMOS管M6和M7栅极互联接入本振信号的负极信号Vlo-，通过电阻R6接偏置电压Vg同样使管子处于最佳的开关状态。其中，电阻R5和电阻R6的阻值是相等的。NMOS管M5和M6源极互联接输入跨导级的NMOS管M1和M3的漏极，NMOS管M7和M8源极互联接输入跨导级的NMOS管M2和M4的漏极，NMOS管M5和M7的漏极互联，NMOS管M6和M8的漏极互联。从跨导单元31输出的放大后的信号在开关单元32与本振信号Vlo+、Vlo-进行混频产生射频信号Vrf+、Vrf-。通过优化四个NMOS管M5-M8的尺寸和偏置，可以使开关单元32工作在最佳开关状态，可减少由于开关引入的非线性。
负载单元33包括两个电感L5和L6，可以增大输出带宽并能提高增益。电感L5一端接电源电压VDD，另一端与NMOS管M5和M7的漏极连接并作为混频器的射频正输出端Vrf+，电感L6一端接电源电压VDD，另一端与NMOS管M6和M8的漏级连接并作为混频器的射频负输出端Vrf-。合理设计负载电感L5和L6的电感值和品质因数Q值，可以有效增大输出带宽。
与传统吉尔伯特混频器以及现有技术相比，本申请实施例提供的混频器的优势及显著效果在于：
(1)采用共栅极的主路跨导和加载源退化电感共源极的辅路跨导两路结合组成跨导级的结构，抵消跨导级的三阶非线性跨导，提升线性度的同时，还能降低电路的输入阻抗，使其与信号源阻抗形成更好的匹配。
(2)输入信号主路采用共栅极，辅路采用加载源退化电感的共源极，可以有效的提高输入中频带宽，输出采用电感负载，优化输出电感的品质因数，可以获得较大的输出射频带宽。
需要说明的是，本申请实施例提供的混频器结构除了可以用NMOS场效应管实现，也可以用双极型晶体管实现。用双极型晶体管实现时，只需要将NMOS管替换成NPN型半导体三极管。
需要说明的是，本申请提供的混频器中的NOMS管也可以采用P型金属氧化物半导体(P-Mental-Oxide-Semiconductor，PMOS)薄膜场效应晶体管(以下简称PMOS管)来实现，采用PMOS管时，上述的偏置电压的值会变化，且地与电源电压VDD的位置需要调换，即电感L1～L4连接的是VDD，且电感L5、L6连接的是地。同样的，除了可以用PMOS场效应管实现，也可以用双极型晶体管实现。用双极型晶体管实现时，只需要将PMOS管替换成PNP型半导体三极管即可。
本申请实施例中涉及的混频器可以应用于芯片，例如无线局域网(WirelessLocal Area Networks，WLAN)、无线传感网(Wireless Sensor Network，WSN)、全球定位***(Global Positioning System，GPS)、射频识别***(Radio FrequencyIdentification，RFID)、蓝牙***、移动通信***、移动数字电视等收发芯片中。
本申请实施例提供的混频器，采用共栅极主路跨导和加载源退化电感共源极辅路跨导两路结合组成跨导级的结构，抵消跨导级的三阶非线性跨导，大大提升电路的线性度。与此同时还可以有效的提高输入中频带宽，并且输出采用电感负载，优化输出电感的品质因数，可以获得较大的输出射频带宽。
参见图5，图5示出了本申请实施例提供的功率放大器的电路结构。如图5所示，功率放大器50包括第一巴伦502、第一匹配网络503、驱动级单元504、变压器单元505、输出级单元501、第二匹配网络506和第二巴伦507。其中，驱动级单元504用于将输入信号预放大。输出级单元501用于功率放大。第一巴伦502和第一匹配网络503用于输入信号Sin与驱动级单元504之间的匹配。变压器单元505用于驱动级单元504与输出级单元501之间的匹配。第二匹配网络506和第二巴伦507用于输出级单元501与信号输出Sout之间的匹配。
参见图6，图6示出了图5所示输出级单元501的电路结构。如图6所示，输出级单元501包括NMOS管M1、M2、M3、M4以及电容C1和C2。其中，NMOS管M3和M4组成功率放大器50的核心部分。NMOS管M3和M4的制备工艺和参数指标完全一致。电容C1和C2用于保证电路的稳定性。
在输出级单元501中，通过将NMOS管的源极和漏极互连作为一端A、栅极作为另一端B来实现电容Cmos。例如，图6中，将NMOS管M1的源极和漏极互连作为一端A1、栅极作为另一端B1来实现电容Cmos1，将NMOS管M2的源极和漏极互连作为一端A2、栅极作为另一端B2来实现电容Cmos2。图6中，B1和B2端都与直流偏置Vb连接，而A1端连接NMOS管M3的栅极，A2端连接NMOS管M4的栅极。通过将NMOS管的漏极、源极短接而形成的电容器与NMOS管原有的栅源电容并联，就可以实现栅极电容的值不随栅极电压的变化而变化。在NMOS管的栅源之间，对于交流信号而言，相当于并联了两个电容，一个是NMOS管的栅源电容Cgs，另一个是Cm，这两个电容的总电容值Ctot等于二者之和。参见图7，图7示出了本申请实施例涉及的电容-电压曲线图，VG表示施加给NMOS管M3栅极的电压，Cgs可以表示NMOS管M3自身的栅源电容，Cm表示电容Cmos1的电容值，通过合理选择Vb的值，可以实现这样的情形：随着VG的增大，Cm与Cgs表现出互补的变化趋势，Ctot不随VG的变化而变化，也就实现了栅极电容的值不随栅极电压的变化而变化。
参见图8，图8示出了图5所示驱动级单元504的电路结构。如图8所示，驱动级单元504包括NMOS管M5、M6、电感L6以及电容C3和C4。其中，电感L6的引入是为了方便驱动级单元504与输入信号Sin之间的阻抗匹配，NMOS管M5和M6组成功率放大器50的核心部分。NMOS管M5和M6的制备工艺和参数指标完全一致。电容C3和C4用于保证电路的稳定性。
参见图9，图9示出了图5所示第一巴伦502的电路结构。如图9所示，第一巴伦502包括电感L2和L3，电感L2和L3耦合连接。电感L2的一端连接输入信号Sin，另一端接地。电感L3的中间抽头连接电压VG1为后一级的第一匹配网络503提供偏置电压。第一巴伦502用于输入信号Sin与驱动级单元504之间的非平衡-平衡转换，同时也用于输入信号Sin与驱动级单元504之间的阻抗匹配。
参见图10，图10示出了图5所示第一匹配网络503的电路结构。如图10所示，第一匹配网络503包括电感L4和L5。
参见图11，图11示出了图5所示变压器505的电路结构。如图11所示，变压器505包括电感L7和L8。电感L7和L8相耦合。电感L7的中间抽头连接电源电压VDD1。电感L8的中间抽头连接电压VG2为后一级的输出级单元501提供偏置电压。变压器505用于驱动级单元504与输出级单元501之间的级间互连和阻抗匹配，同时，变压器505也用作驱动级单元504的负载。
参见图12，图12示出了图5所示第二匹配网络506的电路结构。如图12所示，第二匹配网络506包括电感L9和L10。
参见图13，图13示出了图5所示第二巴伦507的电路结构。如图13所示，第二巴伦507包括电感L11和L12，电感L11和L12相耦合。电感L11的中间抽头连接电源电压VDD2。电感L12的一端连接输出信号Sout，另一端接地。第二巴伦507用于输出信号Sout与输出级单元501之间的非平衡-平衡转换，同时也用于输出信号Sout与输出级单元501之间的阻抗匹配。此外，第二巴伦507还用作输出级单元501的负载。
参见图14，图14示出了图5所示功率放大器的电路原理图。图14中，电感L3的一端连接电感L4的一端，电感L3的另一端连接电感L5的一端。电感L4的另一端连接NMOS管M5的栅极。电感L5的另一端连接NMOS管M6的栅极。NMOS管M5的漏级连接电感L7的一端，NMOS管M6的漏级连接电感L7的另一端。电感L8的一端连接NMOS管M3的栅极，电感L8的另一端连接NMOS管M4的栅极。NMOS管M3的漏级连接电感L9的一端，电感L9的另一端连接电感L11的一端。NMOS管M4的漏级连接电感L10的一端，电感L10的另一端连接电感L11的另一端。
如图14所示，为了消除栅极总电容Ctot随栅极电压的变化而产生的变化，在栅极与源极之间并联了一个NMOS管电容器来补偿NMOS管本身的栅源电容Cgs。通过合理地选择该NMOS管电容器的参数尺寸，可以实现总的栅极电容Ctot不随栅极电压的变化而变化。从图7中可以看出，随着栅极电压的变化，栅极总电容Ctot可以保持基本不变，这样就抑制了栅极电容的非线性，从而可以抑制AM-PM失真，提高功率放大器的线性度。
本申请实施例中涉及的功率放大器可以应用于芯片，例如无线局域网(WirelessLocal Area Networks，WLAN)、无线传感网(Wireless Sensor Network，WSN)、全球定位***(Global Positioning System，GPS)、射频识别***(Radio FrequencyIdentification，RFID)、蓝牙***、移动通信***、移动数字电视等收发芯片中。
在本申请的另一实施例中提供一种发射机，该发射机包含图3或图4所描述的混频器以及图5或图14所描述的功率放大器。
在本申请的另一实施例中提供一种芯片，该芯片包括前述实施例中提供的混频器，和/或放大器，和/或发射机。该芯片可通过总线或其他方式与其他硬件设备(例如处理器)连接。该发射机可用于对该处理器输出的信号进行发射处理。
在本申请的另一实施例中提供一种终端设备，该终端设备包含前述实施例中提供的混频器，和/或放大器，和/或发射机。
具体的，终端设备也可以称为用户设备、移动台、接入终端、用户单元、用户站、远方站、远程终端、移动设备、用户终端、无线通信设备、用户代理或用户装置等。终端设备可以是无线局域网(Wireless Local Area Networks，WLAN)中的站点(Staion，ST)，可以是蜂窝电话、无绳电话、会话启动协议(Session Initiation Protocol，SIP)电话、个人数字处理(英文：Personal Digital Assistant，PDA)、具有无线通信功能的手持设备、计算设备或连接到无线调制解调器的其它处理设备、车载设备、可穿戴设备以及未来5G网络中的移动台或者未来演进的公共陆地移动网(Public Land Mobile Network，PLMN)网络中的终端设备等。
在本申请的另一实施例中提供一种接入网设备，该接入网设备包含前述实施例中提供的混频器，和/或放大器，和/或发射机。
具体的，接入网设备可以是WLAN中的接入点(Access Point，AP)，可以是基站收发台(Base Transceiver Station)，也可以是节点B(NodeB，NB)，还可以是LTE中的演进的节点B(英文：evolved Node B，eNB)，或者车载设备、可穿戴设备以及未来5G网络中的下一代节点B(next-generation Node B，gNB)或者未来演进的PLMN网络中的接入网设备等。
以上所揭露的仅为本申请的优选实施例而已，当然不能以此来限定本申请之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本申请权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (9)

1.一种混频器，其特征在于，包括跨导单元、开关单元和负载单元，所述跨导单元包括主路跨导和辅路跨导，所述主路跨导和所述辅路跨导偏置于不同的工作点，用于抵消三阶非线性跨导从而提高所述混频器的线性度，差分基带或中频信号输入所述跨导单元，所述跨导单元用于对所述差分基带或中频信号进行放大并将放大后的差分信号输出至所述开关单元的第一输入端，所述开关单元的第二输入端输入差分本振信号，所述开关单元用于将所述放大后的差分信号与所述差分本振信号进行混频得到差分射频信号，所述开关单元的输出端与所述负载单元的输入端连接，所述差分射频信号在所述开关单元和所述负载单元之间输出。
2.根据权利要求1所述的混频器，其特征在于，所述主路跨导包括第一晶体管(M1)、第二晶体管(M2)、第一电阻(R1)、第二电阻(R2)、第一电感(L1)、第二电感(L2)、第一电容(C1)和第二电容(C2)，所述差分基带或中频信号的正极信号分别连接所述第一晶体管(M1)的源级和所述第一电感(L1)的正极，所述差分基带或中频信号的负极信号分别连接所述第二晶体管(M2)的源级和所述第二电感(L2)的正极，所述第一电感(L1)的负极和所述第二电感(L2)的负极接地，所述第一晶体管(M1)的栅极连接所述第一电容(C1)的正极，并通过所述第一电阻(R1)连接偏置电压(Vm)，所述第二晶体管(M2)的栅极连接所述第二电容(C2)的正极，并通过所述第二电阻(R2)连接所述偏置电压(Vm)，所述第一电容(C1)的负极和所述第二电容(C2)的负极接地；
所述辅路跨导包括第三晶体管(M3)、第四晶体管(M4)、第三电阻(R3)、第四电阻(R4)、第三电感(L3)、第四电感(L4)、第三电容(C3)和第四电容(C4)，所述第三晶体管(M3)的源级连接所述第三电感(L3)的正极，所述第四晶体管(M4)的源级连接所述第四电感(L4)的正极，所述第三电感(L3)的负极和所述第四电感(L4)的负极接地，所述第三晶体管(M3)的栅极通过所述第三电阻(R3)连接偏置电压(Va)，所述第三晶体管(M3)的栅极通过所述第三电容(C3)连接所述差分基带或中频信号的负极信号，所述第四晶体管(M4)的栅极通过所述第四电阻(R4)连接所述偏置电压(Va)，所述第四晶体管(M4)的栅极通过所述第四电容(C4)连接所述差分基带或中频信号的正极信号，所述第三晶体管(M3)的漏级连接所述第一晶体管(M1)的漏级，所述第四晶体管(M4)的漏级连接所述第二晶体管(M2)的漏级；
所述开关单元包括第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)、第八晶体管(M8)、第五电阻(R5)和第六电阻(R6)，所述第五晶体管(M5)的栅极和所述第八晶体管(M8)的栅极分别连接所述差分本振信号的正极信号，所述第五晶体管(M5)的栅极通过所述第五电阻(R5)连接偏置电压(Vg)，所述第八晶体管(M8)的栅极通过所述第五电阻(R5)连接所述偏置电压(Vg)，所述第六晶体管(M6)的栅极和所述第七晶体管(M7)的栅极分别连接所述差分本振信号的负极信号，所述第六晶体管(M6)的栅极通过所述第六电阻(R6)连接所述偏置电压(Vg)，所述第七晶体管(M7)的栅极通过所述第六电阻(R6)连接所述偏置电压(Vg)，所述第五晶体管(M5)的源级、所述第六晶体管(M6)的源级、所述第一晶体管(M1)的漏级和所述第三晶体管(M3)的漏级互连，所述第七晶体管(M7)的源级、所述第八晶体管(M8)的源级、所述第二晶体管(M2)的漏级和所述第四晶体管(M4)的漏级互连，所述第五晶体管(M5)的漏级和所述第七晶体管(M7)的漏级连接，所述第六晶体管(M6)的漏级和所述第八晶体管(M8)的漏级连接；
所述负载单元包括第五电感(L5)和第六电感(L6)，所述第五电感(L5)的一端连接电源电压(VDD)，所述第五电感(L5)的另一端与所述第五晶体管(M5)的漏级和所述第七晶体管(M7)的漏级连接并输出所述差分射频信号的正极信号，所述第六电感(L6)的一端连接所述电源电压(VDD)，所述第六电感(L6)的另一端与所述第六晶体管(M6)的漏级和所述第八晶体管(M8)的漏级连接并输出所述差分射频信号的负极信号。
3.根据权利要求2所述的混频器，其特征在于，所述晶体管包括N型金属氧化物半导体薄膜场效应晶体管或者NPN型半导体三极管。
4.根据权利要求1所述的混频器，其特征在于，所述主路跨导包括第一晶体管(M1)、第二晶体管(M2)、第一电阻(R1)、第二电阻(R2)、第一电感(L1)、第二电感(L2)、第一电容(C1)和第二电容(C2)，所述差分基带或中频信号的正极信号分别连接所述第一晶体管(M1)的源级和所述第一电感(L1)的正极，所述差分基带或中频信号的负极信号分别连接所述第二晶体管(M2)的源级和所述第二电感(L2)的正极，所述第一电感(L1)的负极和所述第二电感(L2)的负极接电源电压(VDD)，所述第一晶体管(M1)的栅极连接所述第一电容(C1)的正极，并通过所述第一电阻(R1)连接偏置电压(Vm)，所述第二晶体管(M2)的栅极连接所述第二电容(C2)的正极，并通过所述第二电阻(R2)连接所述偏置电压(Vm)，所述第一电容(C1)的负极和所述第二电容(C2)的负极接地；
所述辅路跨导包括第三晶体管(M3)、第四晶体管(M4)、第三电阻(R3)、第四电阻(R4)、第三电感(L3)、第四电感(L4)、第三电容(C3)和第四电容(C4)，所述第三晶体管(M3)的源级连接所述第三电感(L3)的正极，所述第四晶体管(M4)的源级连接所述第四电感(L4)的正极，所述第三电感(L3)的负极和所述第四电感(L4)的负极接所述电源电压(VDD)，所述第三晶体管(M3)的栅极通过所述第三电阻(R3)连接偏置电压(Va)，所述第三晶体管(M3)的栅极通过所述第三电容(C3)连接所述差分基带或中频信号的负极信号，所述第四晶体管(M4)的栅极通过所述第四电阻(R4)连接所述偏置电压(Va)，所述第四晶体管(M4)的栅极通过所述第四电容(C4)连接所述差分基带或中频信号的正极信号，所述第三晶体管(M3)的漏级连接所述第一晶体管(M1)的漏级，所述第四晶体管(M4)的漏级连接所述第二晶体管(M2)的漏级；
所述开关单元包括第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)、第八晶体管(M8)、第五电阻(R5)和第六电阻(R6)，所述第五晶体管(M5)的栅极和所述第八晶体管(M8)的栅极分别连接所述差分本振信号的正极信号，所述第五晶体管(M5)的栅极通过所述第五电阻(R5)连接偏置电压(Vg)，所述第八晶体管(M8)的栅极通过所述第五电阻(R5)连接所述偏置电压(Vg)，所述第六晶体管(M6)的栅极和所述第七晶体管(M7)的栅极分别连接所述差分本振信号的负极信号，所述第六晶体管(M6)的栅极通过所述第六电阻(R6)连接所述偏置电压(Vg)，所述第七晶体管(M7)的栅极通过所述第六电阻(R6)连接所述偏置电压(Vg)，所述第五晶体管(M5)的源级、所述第六晶体管(M6)的源级、所述第一晶体管(M1)的漏级和所述第三晶体管(M3)的漏级互连，所述第七晶体管(M7)的源级、所述第八晶体管(M8)的源级、所述第二晶体管(M2)的漏级和所述第四晶体管(M4)的漏级互连，所述第五晶体管(M5)的漏级和所述第七晶体管(M7)的漏级连接，所述第六晶体管(M6)的漏级和所述第八晶体管(M8)的漏级连接；
所述负载单元包括第五电感(L5)和第六电感(L6)，所述第五电感(L5)的一端接地，所述第五电感(L5)的另一端与所述第五晶体管(M5)的漏级和所述第七晶体管(M7)的漏级连接并输出所述差分射频信号的正极信号，所述第六电感(L6)的一端接地，所述第六电感(L6)的另一端与所述第六晶体管(M6)的漏级和所述第八晶体管(M8)的漏级连接并输出所述差分射频信号的负极信号。
5.根据权利要求4所述的混频器，其特征在于，所述晶体管包括P型金属氧化物半导体薄膜场效应晶体管或者PNP型半导体三极管。
6.一种发射机，其特征在于，包括权利要求1至5任一项所述的混频器。
7.一种芯片，其特征在于，包括如权利要求1至5任一项所述的混频器；或者，包括如权利要求6所述的发射机。
8.一种终端设备，其特征在于，包括如权利要求1至5任一项所述的混频器；或者，包括如权利要求6所述的发射机。
9.一种接入网设备，其特征在于，包括如权利要求1至5任一项所述的混频器；或者，包括如权利要求6所述的发射机。
CN201711484731.8A 2017-12-29 2017-12-29 混频器、发射机、芯片及相关设备 Pending CN109995328A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711484731.8A CN109995328A (zh) 2017-12-29 2017-12-29 混频器、发射机、芯片及相关设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711484731.8A CN109995328A (zh) 2017-12-29 2017-12-29 混频器、发射机、芯片及相关设备

Publications (1)

Publication Number Publication Date
CN109995328A true CN109995328A (zh) 2019-07-09

Family

ID=67111291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711484731.8A Pending CN109995328A (zh) 2017-12-29 2017-12-29 混频器、发射机、芯片及相关设备

Country Status (1)

Country Link
CN (1) CN109995328A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114268329A (zh) * 2021-12-14 2022-04-01 天津大学 一种双频高线性度解调器
CN115412028A (zh) * 2022-11-02 2022-11-29 杭州地芯科技有限公司 具有高线性度跨导的功率混频器、发射机和射频收发机

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100062444A (ko) * 2008-12-02 2010-06-10 한국전자통신연구원 주파수 혼합기
CN102474227A (zh) * 2009-08-14 2012-05-23 高通股份有限公司 具有可变匹配电路以改进线性度的放大器
CN104467686A (zh) * 2014-12-04 2015-03-25 锐迪科微电子科技（上海）有限公司 一种低功耗、低噪声的混频器
CN104734641A (zh) * 2015-03-23 2015-06-24 中国科学院微电子研究所 混频器
CN106921346A (zh) * 2017-03-01 2017-07-04 成都通量科技有限公司 高线性度宽带上混频器
CN107040217A (zh) * 2017-04-13 2017-08-11 武汉大学 一种k波段的折叠式双平衡有源混频器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100062444A (ko) * 2008-12-02 2010-06-10 한국전자통신연구원 주파수 혼합기
CN102474227A (zh) * 2009-08-14 2012-05-23 高通股份有限公司 具有可变匹配电路以改进线性度的放大器
CN104467686A (zh) * 2014-12-04 2015-03-25 锐迪科微电子科技（上海）有限公司 一种低功耗、低噪声的混频器
CN104734641A (zh) * 2015-03-23 2015-06-24 中国科学院微电子研究所 混频器
CN106921346A (zh) * 2017-03-01 2017-07-04 成都通量科技有限公司 高线性度宽带上混频器
CN107040217A (zh) * 2017-04-13 2017-08-11 武汉大学 一种k波段的折叠式双平衡有源混频器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114268329A (zh) * 2021-12-14 2022-04-01 天津大学 一种双频高线性度解调器
CN114268329B (zh) * 2021-12-14 2023-09-19 天津大学 一种双频高线性度解调器
CN115412028A (zh) * 2022-11-02 2022-11-29 杭州地芯科技有限公司 具有高线性度跨导的功率混频器、发射机和射频收发机

Similar Documents

Publication Publication Date Title
US10965261B2 (en) Power amplifier circuit
CN104218960B (zh) 接收器前端电路、通信模块以及用于接收器前端电路的方法
US6057714A (en) Double balance differential active ring mixer with current shared active input balun
US8577322B1 (en) Signal mixer having a single-ended input and a differential output
CN101010872B (zh) 用于对输入信号进行频率变换的无线电接收机前端及方法
CN106921346A (zh) 高线性度宽带上混频器
JP4001818B2 (ja) 直交低ノイズ増幅器を備えるフロントエンド及び高周波受信器
US11533031B2 (en) Amplifier, amplification circuit and phase shifter
TWI351827B (zh)
CN104124932B (zh) 射频功率放大模块
CN115567016A (zh) 两级差分功率放大器及射频功放模组
CN109995328A (zh) 混频器、发射机、芯片及相关设备
EP1465334B1 (en) Passive Mixer
CN113965167B (zh) 一种适用于5g通信***的超宽带镜像抑制混频器
US9520833B1 (en) Active ring mixer
CN108039869B (zh) 一种基于跨导系数修正结构的混频器
CN115833756A (zh) 一种集成有源巴伦的宽带小型化混频器
CN109004905A (zh) 一种带有巴伦的上变频混频器
US8994451B1 (en) RF amplifier
CN112332781A (zh) 一种基于变压器和互补共源共栅混合拓扑的宽带混频器
Chen et al. A V-band inverse class F power amplifier with 16.3% PAE in 65nm CMOS
JP2008505579A (ja) 無線受信機フロントエンド、及び入力信号を周波数変換する方法
CN113364438B (zh) 一种高线性度的中频缓冲电路及缓冲器
WO2022247410A1 (zh) 混频器、收发机
CN218549870U (zh) 一种射频功率放大器和射频前端模组

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190709