CN109994440A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109994440A
CN109994440A CN201811490781.1A CN201811490781A CN109994440A CN 109994440 A CN109994440 A CN 109994440A CN 201811490781 A CN201811490781 A CN 201811490781A CN 109994440 A CN109994440 A CN 109994440A
Authority
CN
China
Prior art keywords
opening
operating space
layer
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811490781.1A
Other languages
English (en)
Other versions
CN109994440B (zh
Inventor
黑川敦
青池将之
筒井孝幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018168440A external-priority patent/JP2019220668A/ja
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN109994440A publication Critical patent/CN109994440A/zh
Application granted granted Critical
Publication of CN109994440B publication Critical patent/CN109994440B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种能够减小形成在同一基板的多个单位晶体管的动作时的温度之差而提高作为晶体管整体的性能的半导体装置。在形成于基板的多个单位晶体管的动作区域的上方配置有布线，在其上配置有绝缘膜。在绝缘膜设置有在俯视下整个区域与布线重叠的开口。在绝缘膜上配置有穿过开口与布线电连接的金属构件。单位晶体管在基板上在第一方向上并列地配置。开口的几何中心相对于单位晶体管中的每一个的动作区域的几何中心在第一方向上偏移。在将具有与单位晶体管中的每一个的动作区域的几何中心最近的几何中心的开口定义为最靠近开口时，从动作区域的几何中心到最靠近开口的几何中心的向第一方向的偏移量，从单位晶体管的排列的中心朝向端部而变大。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
在便携式终端等的功率放大器模块使用异质结双极晶体管(HBT)。在下述的专利文献1公开了在HBT的正上方配置有凸块的半导体装置。凸块穿过设置在配置于HBT与凸块之间的绝缘膜的开口部与HBT电连接。HBT的整体配置在设置于凸块下的绝缘膜的开口部的内侧。通过设为这样的结构，从而从HBT到凸块的距离变短，其结果是，能够降低从HBT到凸块的热流路的热阻。
在该结构中，在发射极层等容易产生起因于HBT的发射极层等的热膨胀率与凸块的热膨胀率之差的热应力。由于该热应力，HBT的可靠性下降。
在下述的专利文献2公开了能够缓解热应力的半导体装置。在该半导体装置中，HBT的发射极层具有大致长方形的平面形状，设置在凸块下的绝缘膜的开口部配置在从HBT的发射极层向其长边方向偏移的位置。通过采用该结构，从而与发射极层的整个区域配置在开口部的内侧的情况相比，在发射极层等产生的热应力减小。
在先技术文献
专利文献
专利文献1：日本特开2003-77930号公报
专利文献2：日本专利第5967317号公报
在专利文献2公开了包含一个异质结双极晶体管的半导体装置。实际上，多数情况下采用在一片基板形成多个单位晶体管且并联地连接的结构。若使并联地连接的多个单位晶体管动作，则存在单位晶体管的温度产生偏差的情况。容易变成高温的单位晶体管比其它单位晶体管劣化得快，作为半导体装置整体的寿命会变短。进而，若在动作中产生温度的偏差，则高频特性会下降。
发明内容
发明要解决的课题
本发明的目的在于，提供一种能够减小形成在基板上且流过动作电流的多个单位晶体管的动作时的温度之差而提高作为晶体管整体的性能的半导体装置。
用于解决课题的技术方案
根据本发明的一个方面，提供一种半导体装置，具有：
多个单位晶体管，形成在基板上，包含流过动作电流的动作区域；
布线，配置在所述动作区域的上方，成为流过所述单位晶体管的电流的路径；
绝缘膜，配置在所述布线上，所述绝缘膜设置有在俯视下整个区域与所述布线重叠的至少一个开口；以及
金属构件，配置在所述绝缘膜上，穿过所述开口与所述布线电连接，
多个所述单位晶体管在第一方向上并列地配置在所述基板上，
在俯视下，所述开口的几何中心相对于多个所述单位晶体管中的每一个的所述动作区域的几何中心在所述第一方向上偏移，
在将具有与多个所述单位晶体管中的每一个的所述动作区域的几何中心最近的几何中心的所述开口定义为最靠近开口时，从所述动作区域的几何中心到所述最靠近开口的几何中心的向所述第一方向的偏移量，从多个所述单位晶体管的排列的中心朝向端部而变大。
根据本发明的另一个方面，提供一种半导体装置，具有：
多个单位晶体管，形成在基板上，包含流过动作电流的动作区域；
布线，配置在所述动作区域的上方，成为流过所述单位晶体管的电流的路径；
绝缘膜，配置在所述布线上，所述绝缘膜设置有在俯视下整个区域与所述布线重叠的至少一个开口；以及
金属构件，配置在所述绝缘膜上，穿过所述开口与所述布线电连接，
多个所述单位晶体管在第一方向上并列地配置在所述基板上，
在俯视下，所述开口的几何中心相对于多个所述单位晶体管中的每一个的所述动作区域的几何中心在所述第一方向上偏移，
在将具有与多个所述单位晶体管中的每一个的所述动作区域的几何中心最近的几何中心的所述开口定义为最靠近开口时，从关于所述第一方向配置在一端的所述单位晶体管的所述动作区域的几何中心到所述最靠近开口的几何中心的向所述第一方向的偏移量，小于从配置在另一端的所述单位晶体管的所述动作区域的几何中心到所述最靠近开口的几何中心的向所述第一方向的偏移量。
根据本发明的又一个方面，提供一种半导体装置，具有：
多个单位晶体管，形成在基板上，包含流过动作电流的至少一个动作区域；
布线，配置在所述动作区域的上方，成为流过所述单位晶体管的电流的路径；
绝缘膜，配置在所述布线上，所述绝缘膜设置有在俯视下整个区域与所述布线重叠的至少一个开口；以及
金属构件，配置在所述绝缘膜上，穿过所述开口与所述布线电连接，
多个所述单位晶体管在第一方向上并列地配置在所述基板上，
将在俯视下包含多个所述单位晶体管中的每一个的所述动作区域的最小的长方形定义为有效动作区域，将用如下的假想直线划分的多个区域定义为与位于该区域的内部的所述有效动作区域对应的影响范围，所述假想直线通过以彼此相邻的所述有效动作区域的几何中心为两端的线段的中点，并平行于与所述第一方向正交的第二方向，此时，作为所述影响范围与所述开口重叠的区域的重复区域的面积根据所述有效动作区域而不同，
与关于所述第一方向位于两端的所述有效动作区域对应的所述重复区域的面积，小于与两端以外的所述有效动作区域对应的所述重复区域的面积。
发明效果
在动作区域或有效动作区域中产生的热穿过开口内的金属构件传导至金属构件的上表面。若使开口相对于动作区域偏移，或者使重复区域的面积根据有效动作区域而不同，则散热特性根据动作区域或有效动作区域而变化。在动作区域或有效动作区域的温度示出变得不均匀的倾向时，通过使散热特性按每个动作区域或有效动作区域而不同，使得缓解温度的不均匀，从而能够减小动作区域或有效动作区域的温度之差。
附图说明
图1是示出根据第一实施例的半导体装置的构成要素的平面布局的图。
图2是图1的单点划线2-2处的剖视图。
图3是图1的单点划线3-3处的剖视图。
图4A以及图4B是分别示出根据比较例以及实施例的半导体装置的动作区域、开口以及柱状凸块的位置关系的俯视图。
图5A是示出偏移量Dx、Dy与在发射极区域产生的热应力的降低量的关系的图表，图5B是示出偏移量Dx、Dy与热阻增加量的关系的图表。
图6是示出根据第二实施例的半导体装置的构成要素的平面布局的图。
图7是由根据第三实施例的半导体装置实现的功率放大电路的等效电路图。
图8是晶体管Q2及其周边的电路的等效电路图。
图9是示出构成根据第三实施例的半导体装置的半导体芯片的各元件的布局的图。
图10A是示出柱状凸块、以及与其连接的多个单位晶体管的动作区域、以及多个开口的位置关系的图，图10B是示出圆形的柱状凸块与配置在其下的开口的位置关系的图。
图11是根据第三实施例的半导体装置的剖视图。
图12是由根据第四实施例的半导体装置实现的功率放大电路的等效电路图。
图13是示出构成根据第四实施例的半导体装置的半导体芯片的各元件的布局的图。
图14是示出柱状凸块、单位晶体管的动作区域、以及开口的位置关系的图。
图15A、图15B、图15C以及图15D是分别示出根据第五实施例及其变形例的半导体装置的单位晶体管的动作区域与开口的位置关系的图。
图16A、图16B、图16C以及图16D是分别示出根据第五实施例的变形例的半导体装置的单位晶体管的动作区域与开口的位置关系的图。
图17是根据第六实施例的半导体装置的剖视图。
图18是根据第七实施例的半导体装置的剖视图。
图19是根据第八实施例的半导体装置的剖视图。
图20是示出根据第八实施例的半导体装置的构成要素的平面布局的图。
图21是示出根据第八实施例的半导体装置的配置在一行的四个单位晶体管的构成要素的平面布局的图。
图22是根据第九实施例的半导体装置的剖视图。
图23是示出根据第九实施例的半导体装置的构成要素的平面布局的图。
图24A是示出动作区域与有效动作区域的位置关系的图，图24B是示出根据第十实施例的半导体装置的动作区域的配置的图以及示出从动作区域的散热特性设为恒定时的动作区域的温度的分布的图表。
图25A是示出根据第十实施例的半导体装置的动作区域、开口以及柱状凸块的位置关系的图，图25B以及图25C是示出根据第十实施例的变形例的半导体装置的动作区域、开口以及柱状凸块的位置关系的图。
图26A、图26B以及图26C是示出根据第十实施例的变形例的半导体装置的动作区域、开口以及柱状凸块的位置关系的图。
图27是示出根据第十实施例的变形例的半导体装置的动作区域、开口以及柱状凸块的位置关系的图。
图28是示出根据第十一实施例的半导体装置的动作区域的配置的图以及示出从动作区域的散热特性设为恒定时的动作区域的温度的分布的图表。
图29A是示出根据第十一实施例的半导体装置的动作区域、开口以及柱状凸块的位置关系的图，图29B以及图29C是示出根据第十一实施例的变形例的半导体装置的动作区域、开口以及柱状凸块的位置关系的图。
图30A、图30B以及图30C是示出根据第十一实施例的变形例的半导体装置的动作区域、开口以及柱状凸块的位置关系的图。
图31是示出根据第十一实施例的变形例的半导体装置的动作区域、开口以及柱状凸块的位置关系的图。
图32A以及图32B是分别示出根据第十二实施例及其变形例的半导体装置的有效动作区域、开口以及柱状凸块的位置关系的图。
附图标记说明
30：基板，31：子集电极层，31A：隔离区域，32：集电极层，33：基极层，34：发射极层，34A：发射极区域，34B：凸缘层，35：发射极台层，40：柱状凸块(金属构件)，41：凸块下金属层，42：金属柱，43：焊料层，45、46：开口，50、51、52：绝缘膜，55：电容器，56：镇流电阻，60：单位晶体管，61：动作区域，62：影响范围，63：影响范围与开口重叠的重复区域，65：有效动作区域，70：半导体芯片，71、72：滤波器电路，75、76：偏置电路，81、82、83：柱状凸块，84、85、86：圆形的柱状凸块，90：安装基板，91：表面安装型元件，93：密封树脂，100：封装基板，101：第一层的再布线，102：第二层的再布线，103：开口，105：绝缘膜，106：端子，110：半导体芯片，130：基板，131：子集电极层，132：集电极层，133：基极层，134：外部基极层，135：发射极层，136：n型区域，137：使基极层和外部基极层合体的区域的外周线，140、141、142、143、144、145：绝缘膜，150：第三层的布线，151：第四层的布线，152：凸块，155、156、157：开口，170：基板，171：活性区域，175：源极区域，176：漏极区域，180：布线，185：开口，190、191、192、193：绝缘膜，B0：基极电极，B1：第一层的基极布线，C0：集电极电极，C1：第一层的集电极布线，C1a、C1b：电容器，D0：漏极电极，D1：第一层的漏极布线，E0：发射极电极，E1：第一层的发射极布线，E2：第二层的发射极布线，G0：栅极电极，L1、L2、L3a、L3b：电感器，M2：第二层的布线，MN1、MN2、MN3：匹配电路，Q1、Q2：晶体管，S0：源极电极，S1：第一层的源极布线，S2：第二层的源极布线。
具体实施方式
[第一实施例]
参照图1至图5B的附图，对根据第一实施例的半导体装置进行说明。
图1是示出根据第一实施例的半导体装置的构成要素的平面布局的图。图2是图1的单点划线2-2处的剖视图，图3是图1的单点划线3-3处的剖视图。半导体装置将多个构成要素层叠而构成，在图1中，为了使半导体装置的构成要素容易区分，存在用虚线示出被上侧的构成要素遮住的下侧的构成要素的情况。进而，存在用虚线示出构成要素的外周，或者对构成要素附上密度不同的影线的情况。
定义xyz直角坐标系，将图1所示的俯视图的横向作为x轴方向，将纵向作为y轴方向，将图1的垂直于纸面的方向作为z轴方向。多个单位晶体管60在第一方向(x轴方向)上并列地配置。在图1的第一实施例中，并列地配置有四个单位晶体管60。这些多个单位晶体管60通过上层的布线相互并联地连接。
单位晶体管60中的每一个包含集电极层32、基极层33、发射极层34、集电极电极C0、基极电极B0、以及两根发射极电极E0。将发射极层34中的对HBT的动作有贡献的区域(实质上流过发射极电流的区域)称为发射极区域34A。两根发射极电极E0分别配置在发射极区域34A的内侧。两个发射极区域34A中的每一个具有在y轴方向上长的长方形的平面形状，两个发射极区域34A在x轴方向上隔开间隔进行配置。在两个发射极区域34A之间配置有基极电极B0的主要部分。像在后面参照图2进行说明的那样，动作电流在厚度方向(z轴方向)上流过发射极区域34A。在俯视下，发射极区域34A的内侧的区域成为单位晶体管60的动作区域61，主要是动作区域61成为发热源。在图1中，对动作区域61附上向右下的密的影线。
发射极区域34A以及基极电极B0配置在基极层33的内侧。基极电极B0具有从主要部分的一端(在图1中为y轴的正侧的一端)与x轴方向平行地朝向两侧延伸的部分(连接部分)。在该连接部分连接有第一层的基极布线B1。第一层的基极布线B1与第二层的布线M2交叉，在交叉的区域形成有电容器55。进而，第一层的基极布线B1与镇流电阻56连接。
关于x轴方向，在基极层33的两侧分别配置有集电极电极C0。在彼此相邻的两个单位晶体管60中，配置在该单位晶体管60的基极层33之间的集电极电极C0被共用。
在发射极层34的上方配置有第二层的发射极布线E2。在此，“上方”是指，不直接与发射极层34相接并位于比发射极层34靠上的空间。第二层的发射极布线E2配置在动作区域61的上方。在俯视下，第二层的发射极布线E2在内侧包含四个单位晶体管60，作为向单位晶体管60流过动作电流的布线而发挥功能。第二层的发射极布线E2经由第一层的发射极布线E1(图2、图3)与发射极电极E0电连接。
配置有柱状凸块(金属构件)40，使得在俯视下与第二层的发射极布线E2重叠。柱状凸块40经由设置在其正下方的绝缘膜的多个开口45内与第二层的发射极布线E2电连接。在图1中，对开口45附上向右上的疏的影线。
例如，发射极区域34A中的每一个的x轴方向上的尺寸(宽度)为2μm以上且8μm以下，y轴方向上的尺寸(长度)为10μm以上且40μm以下。柱状凸块40的x轴方向上的尺寸为70μm以上且500μm以下，y轴方向上的尺寸为60μm以上且100μm以下。开口45的x轴方向上的尺寸为10μm以上且60μm以下。
如图2所示，在由半绝缘性的GaAs构成的基板30上形成有由高浓度的n型GaAs构成的子集电极层31。子集电极层31的厚度例如为0.5μm。
在子集电极层31上配置有层叠了集电极层32、基极层33、以及发射极层34的多个台。一个台与一个单位晶体管60(图1)对应。或者，能够将共有连续的一个基极层33的晶体管称为单位晶体管60。在发射极层34上，在x轴方向上分开地配置有两个发射极台层35。发射极台层35的正下方的发射极层34作为在厚度方向上流过动作电流的发射极区域34A而进行动作。发射极层34中的未配置发射极台层35的区域耗尽化，被称为凸缘层(ledgelayer)34B。凸缘层34B作为抑制基极层33的表面中的载流子的再结合的保护层而发挥功能。
集电极层32例如由n型GaAs形成，其厚度为1μm。基极层33例如由p型GaAs形成，其厚度为100nm。发射极层34例如由n型InGaP形成，其厚度为30nm以上且40nm以下。发射极层34与基极层33的界面构成异质结。发射极台层35例如具有由高浓度的n型GaAs构成的厚度为100nm的层和由高浓度的n型InGaAs构成的厚度为100nm的层的两层构造。
在发射极台层35上配置有发射极电极E0。发射极电极E0例如使用厚度为50nm的Ti膜。发射极电极E0与发射极台层35欧姆连接。
在被两个发射极台层35夹着的区域的凸缘层34B设置有开口，在该开口内配置有基极电极B0。基极电极B0与基极层33欧姆连接。基极电极B0例如通过依次层叠Ti膜、Pt膜、Au膜而形成。
在由集电极层32、基极层33、以及发射极层34这三层构成的两个台之间的子集电极层31上配置有集电极电极C0。集电极电极C0例如通过依次层叠AuGe膜、Ni膜以及Au膜而形成。集电极电极C0与子集电极层31欧姆连接。集电极电极C0被其两侧的两个单位晶体管60共用。子集电极层31作为连接集电极电极C0和集电极层32的电流路径而发挥功能。
形成有绝缘膜50，使得覆盖包含从集电极层32到发射极层34的台、发射极台层35、发射极电极E0、基极电极B0、以及集电极电极C0。绝缘膜50例如使用SiN单层膜、或SiN膜与树脂膜的层叠膜。
在绝缘膜50上配置有第一层的发射极布线E1以及第一层的集电极布线C1。第一层的发射极布线E1穿过设置在绝缘膜50的开口与发射极电极E0电连接。第一层的集电极布线C1穿过设置在绝缘膜50的开口与集电极电极C0电连接。第一层的发射极布线E1以及第一层的集电极布线C1例如具有依次层叠了厚度为50nm的Ti膜和厚度为1μm的Au膜的层叠构造。
在绝缘膜50上形成有第二层的绝缘膜51，使得覆盖第一层的发射极布线E1以及集电极布线C1。第二层的绝缘膜51例如使用SiN单层膜、或SiN膜与树脂膜的层叠膜。在第二层的绝缘膜51上配置有第二层的发射极布线E2。第二层的发射极布线E2例如包含厚度为50nm的Ti膜和配置在其上的厚度为4μm的Au膜。第二层的发射极布线E2穿过设置在绝缘膜51的开口与第一层的发射极布线E1连接。按每个单位晶体管60配置的第一层的发射极布线E1经由第二层的发射极布线E2相互连接。
配置有第三层的绝缘膜52，使得覆盖第二层的发射极布线E2。第三层的绝缘膜52例如使用SiN单层膜、或SiN膜与树脂膜的层叠膜。在第三层的绝缘膜52形成有多个开口45(在图2仅出现了一个开口45。)。如图1所示，多个开口45在俯视下配置在第二层的发射极布线E2的内侧，在其底面露出第二层的发射极布线E2。
在第三层的绝缘膜52上配置有柱状凸块(金属构件)40。柱状凸块40包含最下层的凸块下金属层41、其上的金属柱42、以及最上层的焊料层43。柱状凸块40穿过开口45与第二层的发射极布线E2电连接。
凸块下金属层41例如能够使用厚度为100nm的Ti膜。凸块下金属层41具有使基底对绝缘膜52的粘接性提高的功能。金属柱42例如能够使用作为主成分而包含铜的金属材料。例如，作为金属柱42，能够使用厚度为20μm以上且50μm以下程度的Cu膜。焊料层43例如能够使用厚度为30μm的Sn膜。另外，也可以在金属柱42与焊料层43之间配置防止相互扩散用的阻挡金属层。阻挡金属层例如能够使用Ni。
在单位晶体管60中的每一个中，从发射极区域34A向基极层33注入大量的电子。注入到基极层33的电子的大部分主要在厚度方向上在集电极层32进行输送而到达子集电极层31。此时，由于基极层33以及集电极层32中的电压下降而产生焦耳热。因此，发射极台层35的正下方的发射极层34、基极层33、以及集电极层32成为动作区域61，在动作区域61中产生发热。在俯视下，动作区域61的外周线与发射极台层35的外周线一致。
接着，参照图3对在图2的剖视图中未表示的结构进行说明。通过将子集电极层31的一部分的区域高电阻化，从而形成有隔离区域31A。在本说明书中，子集电极层31是指隔离区域31A以外的区域。由集电极层32、基极层33、以及发射极层34构成的台配置在被隔离区域31A包围的子集电极层31上。
在第一层的绝缘膜50上配置有第一层的基极布线B1。第一层的基极布线B1穿过设置在绝缘膜50的开口与基极电极B0电连接。
接着，对柱状凸块40、开口45以及动作区域61的位置关系进行说明。按每个单位晶体管60定义动作区域61的几何中心PA(图1)。几何中心PA相当于单位晶体管60包含的两个动作区域61的重心位置。即，在着眼于一个单位晶体管60时，比几何中心PA靠x轴的正的一侧的动作区域61的面积与靠负的一侧的动作区域61的面积相同。进而，比几何中心PA靠y轴的正的一侧的动作区域61的面积与靠负的一侧的动作区域61的面积相同。在本说明书中，将一个单位晶体管60包含的两个动作区域61的作为整体的几何中心简称为动作区域61的几何中心PA。
进而，定义开口45中的每一个的几何中心PO。几何中心PO相当于开口45中的每一个的重心位置。例如，在开口45的平面形状为长方形的情况下，几何中心PO与长方形的两条对角线的交点一致。
多个单位晶体管60在x轴方向(与动作区域61的长边方向正交的方向)上并列地配置，多个开口45也在x轴方向上并列地配置。两个开口45中的每一个的几何中心PO相对于动作区域61的几何中心PA在x轴方向上偏移。
分别用Dx1、Dx4表示关于x轴方向位于左端以及右端的单位晶体管60的动作区域61的几何中心PA与最靠近其的开口45的几何中心PO的偏移量。分别用Dx2、Dx3表示从左起第二个以及第三个单位晶体管60的动作区域61的几何中心PA与最靠近其的开口45的几何中心PO的偏移量。此时，偏移量Dx1、Dx4大于偏移量Dx2、Dx3。
进而，开口45的几何中心PO相对于动作区域61的几何中心PA还在y轴方向上偏移。
接着，对通过根据第一实施例的半导体装置的结构得到的优异的效果进行说明。
在第一实施例中，如图1所示，在俯视下在柱状凸块40的内侧配置有单位晶体管60的动作区域61。如图2以及图3所示，在剖视图中，柱状凸块40配置在单位晶体管60的动作区域61的正上方。因此，与在从动作区域61的正上方偏移的位置配置有柱状凸块40的构造相比，从动作区域61到柱状凸块40的距离变短。
柱状凸块40作为用于将在动作区域61中产生的热向外部进行散热的热路径而发挥功能。由于从动作区域61到柱状凸块40的距离变短，从而能够提高散热性。
进而，因为在俯视下动作区域61的整个区域配置为与柱状凸块40重叠，所以与动作区域61从柱状凸块40超出的结构相比，能够减小半导体装置的芯片面积。由此，能够谋求成本削减。
进而，通过采用根据第一实施例的半导体装置的结构，从而可得到能够使在单位晶体管60产生的热应力降低这样的效果。以下，对该效果进行说明。
热应力起因于发射极层34(图2)等半导体层的热膨胀率与柱状凸块40的热膨胀率之差而产生。与GaAs的热膨胀率(大约6ppm/℃)相比，构成柱状凸块40的金属的热膨胀率大。例如，Cu的热膨胀率为17ppm/℃，Sn焊料的热膨胀率为22ppm/℃。此外，安装半导体装置的印刷基板的热膨胀率(15ppm/℃以上且20ppm/℃以下)也大于GaAs的热膨胀率。
若使开口45的几何中心PO远离动作区域61的几何中心PA，则在发射极层34与柱状凸块40之间存在绝缘膜52。例如，在图2所示的左侧的单位晶体管60与柱状凸块40之间配置有绝缘膜52。由于该绝缘膜52作为应力缓解材料而发挥功能，从而在该单位晶体管60的半导体层产生的热应力降低。若由于热应力而产生晶体缺陷，则电流放大率会在短时间下降。在第一实施例中，热应力降低，因此能够抑制由高温下的动作造成的可靠性下降。另外，在配置有多个单位晶体管60的情况下，根据柱状凸块40与单位晶体管60的相对的位置关系，在单位晶体管60产生的热应力的大小会产生偏差。关于不易产生热应力的地方的单位晶体管60，也可以在俯视下将发射极层34配置在开口45的内侧。
用于绝缘膜52的材料的热膨胀率在多数情况下小于柱状凸块40的材料、GaAs等半导体材料的热膨胀率。例如，用于绝缘膜52的SiN的热膨胀率为2ppm/℃以上且3ppm/℃以下。像这样，通过将具有比构成单位晶体管60的动作区域61的半导体材料的热膨胀率小的热膨胀率的材料用于绝缘膜52，从而可得到使热应力缓解的显著的效果。
特别是，具有如下的倾向，即，在配置于x轴方向上的两端的两个单位晶体管60的发射极层34等半导体层产生的热应力变得比在其它单位晶体管60的半导体层产生的热应力大。在第一实施例中，两端的单位晶体管60的动作区域61的几何中心PA与开口45的几何中心PO的偏移量Dx1、Dx4大于其它动作区域61中的偏移量Dx2、Dx3。因此，特别是，使在两端的单位晶体管60的半导体层产生的热应力降低的效果提高。其结果是，能够将在多个单位晶体管60的半导体层产生的热应力均衡化。由此，作为半导体装置整体，能够抑制可靠性的下降。
进而，通过应用根据第一实施例的半导体装置的结构，从而可得到能够按每个单位晶体管60对从多个单位晶体管60的动作区域61的散热特性进行控制这样的效果。以下，对该效果进行说明。
在动作区域61(图2)中产生的热主要经由发射极电极E0、第一层的发射极布线E1、第二层的发射极布线E2、以及柱状凸块40向外部进行散热。若使开口45的几何中心PO远离单位晶体管60中的每一个的动作区域61的几何中心PA，则在第一层的发射极布线E1与柱状凸块40之间存在绝缘膜52。例如，在与图2的右侧的单位晶体管60连接的第一层的发射极布线E1的大部分与柱状凸块40之间，未配置绝缘膜52。相对于此，在与图2的左侧的单位晶体管60连接的第一层的发射极布线E1的整体与柱状凸块40之间，配置有绝缘膜52。
用于绝缘膜52的SiN、树脂的导热率比用于布线、柱状凸块的金属的导热率低。因此，从左侧的单位晶体管60的动作区域61到柱状凸块40的热阻变得比从右侧的单位晶体管60的动作区域61到柱状凸块40的热阻高。其结果是，从左侧的单位晶体管60的动作区域61的散热特性变得比从右侧的单位晶体管60的动作区域61的散热特性差。一般来说，可以说，从单位晶体管60中的每一个的动作区域61的几何中心PA到最近的开口45的几何中心PO的偏移量越大，从该动作区域61的散热特性变得越差。
在图1所示的两端的单位晶体管60以外的单位晶体管60中，在x轴方向上的两侧与其它单位晶体管60相邻。因此，内侧的单位晶体管60的动作区域61比两端的单位晶体管60的动作区域61容易变成高温。
在第一实施例中，图1所示的偏移量Dx2、Dx3小于偏移量Dx1、Dx4。换言之，在将具有与多个单位晶体管60中的每一个的动作区域61的几何中心最近的几何中心的开口45定义为最靠近开口时，从单位晶体管60中的每一个的动作区域61的几何中心到最靠近开口的几何中心的向x轴方向的偏移量从多个单位晶体管60的排列的中心朝向端部而变大。因此，从内侧的两个单位晶体管60的动作区域61的散热特性比从两端的两个单位晶体管60的动作区域61的散热特性高。因为从相对容易变成高温的动作区域61的散热特性相对高，所以能够抑制多个单位晶体管60的动作区域61的温度的偏差。通过用各种偏移量Dx1、Dx2、Dx3、Dx4的组合进行仿真或评价实验，从而能够决定适合于将多个动作区域61的温度均衡化的偏移量。通过将多个动作区域61的温度均衡化，从而能够抑制高频特性的下降。
进而，在多个单位晶体管60并联地连接并进行动作的情况下，温度变高的单位晶体管60的寿命变得相对短。因此，作为包含多个单位晶体管60的半导体装置的寿命也变短。通过将多个单位晶体管60的动作区域61的温度均衡化，从而能够抑制作为半导体装置整体的寿命的下降。
在第一实施例中，在比关于x轴方向配置在两端的两个单位晶体管60的动作区域61的几何中心靠外侧，未配置开口45。通过像这样配置开口45，从而能够使从配置在内侧的单位晶体管60的动作区域61的散热特性高于从两端的单位晶体管60的动作区域61的散热特性。
通过仿真，确认了采用如下结构的效果，该结构是，使开口45的几何中心PO相对于单位晶体管60中的每一个的动作区域61的几何中心PA在x轴方向上偏移地配置。以下，参照图4A至图5B的附图，对该仿真进行说明。仿真对象设为一个单位晶体管60包含一个动作区域61的结构。
图4A是示出成为仿真对象的根据比较例的半导体装置的动作区域61、开口45以及柱状凸块40的位置关系的俯视图。柱状凸块40的平面形状是在x轴方向上的长度为240μm且y轴方向上的宽度为75μm的长方形的长度方向上的两端连接了直径为75μm的半圆的跑道形状。将动作区域61的x轴方向上的尺寸设为4μm，将y轴方向上的尺寸设为30μm。将开口45的x轴方向上的尺寸设为240μm，将y轴方向上的尺寸设为51μm。使动作区域61的几何中心PA与开口45的几何中心PO的x轴方向上的位置一致，并使y轴方向上的位置错开。用Dy表示向y轴方向的偏移量的绝对值。
图4B是示出根据实施例的半导体装置的动作区域61、开口45以及柱状凸块40的位置关系的俯视图。柱状凸块40以及动作区域61的形状以及尺寸与图4A所示的半导体装置的它们的形状以及尺寸相同。将开口45的x轴方向上的尺寸设为20μm，将y轴方向上的尺寸设为50μm。使动作区域61的几何中心PA与开口45的几何中心PO的y轴方向上的位置一致，并使x轴方向上的位置错开。用Dx表示向x轴方向的偏移量的绝对值。
在仿真中，求出了在半导体装置的温度为150℃时在发射极区域34A(图2、图3)产生的热应力。进而，求出了从发射极区域34A到柱状凸块40的热阻。
图5A是示出偏移量Dx、Dy与在发射极区域34A产生的热应力的降低量的关系的图表。图5A的图表的横轴用单位“μm”表示偏移量Dx、Dy，纵轴用单位“％”表示热应力的降低量。图5A的图表中的圆圈符号以及三角符号分别示出根据比较例的半导体装置(图4A)以及根据实施例的半导体装置(图4B)中的热应力的降低量的计算结果。关于热应力的降低量，将根据比较例的半导体装置(图4A)的偏移量为Dy＝0时的热应力的值作为基准，用相对于基准值的比率表示从基准值的降低量。
可知在比较例的半导体装置(图4A)中，随着增大偏移量Dy，热应力下降。可确认，在实施例的半导体装置(图4B)中，虽然与比较例相比热应力的下降倾向平缓，但是随着偏移量Dx变大，热应力下降。
图5B是示出偏移量Dx、Dy与热阻的增加量的关系的图表。图5B的图表的横轴用单位“μm”表示偏移量Dx、Dy，纵轴用单位“％”表示热阻的增加量。图5B的图表中的圆圈符号以及三角符号分别示出根据比较例的半导体装置(图4A)以及根据实施例的半导体装置(图4B)中的热阻的增加量的计算结果。关于热阻的增加量，将根据比较例的半导体装置(图4A)的偏移量为Dy＝0时的热阻的值作为基准，用相对于基准值的比率表示从基准值的增加量。可知，随着偏移量Dx、Dy变大，热阻变大。根据该仿真结果可确认，通过使开口45相对于动作区域61的向x轴方向或y轴方向的偏移量变化，从而能够控制热阻。
接着，对第一实施例的变形例进行说明。在第一实施例中，在发射极台层35(图2)与第一层的发射极布线E1(图2)之间配置有发射极电极E0。作为其它结构，也可以采用第一层的发射极布线E1与发射极台层35直接接触的结构。在该情况下，省略发射极电极E0，第一层的发射极布线E1兼作发射极电极。
虽然在第一实施例中，在图1中，全部的开口45的几何中心PO相对于单位晶体管60中的每一个的动作区域61的几何中心PA在x轴方向上偏移，但是只要使至少一个开口45的几何中心PO相对于单位晶体管60中的每一个的动作区域61的几何中心PA在x轴方向上偏移即可。在此，所谓“在x轴方向上偏移”，意味着使几何中心PO相对于几何中心PA偏移，使得以几何中心PA为起点并以几何中心PO为终点的矢量包含x分量。
虽然在第一实施例中，为了将柱状凸块40和第二层的发射极布线E2连接而配置了两个开口45，但是开口45只要配置至少一个即可。
虽然在第一实施例中，作为外部连接用的凸块而采用了柱状凸块40，但是也可以采用其它凸块，例如，焊料凸块、螺柱凸块等。此外，虽然在上述第一实施例中，将发射极层34、发射极台层35(图1、图2、图3)的平面形状设为了长方形，但是也可以设为其它形状。例如，也可以使平面形状为圆形、楕圆形、六边形、八边形等。
此外，虽然在第一实施例中，发射极层34使用了InGaP，基极层33使用了GaAs，但是也可以使用其它化合物半导体。例如，作为发射极层34的材料和基极层33的材料的组合，也可以应用AlGaAs/GaAs、InP/InGaAs、InGaP/GaAsSb、InGaP/InGaAsN、Si/SiGe、AlGaN/GaN等。在任一组合中，发射极基极界面均成为异质结。
虽然根据第一实施例的半导体装置如图1所示地包含四个单位晶体管60，但是单位晶体管60的个数并不限定于四个。使半导体装置包含多个单位晶体管60为佳。
[第二实施例]
接着，参照图6对根据第二实施例的半导体装置进行说明。以下，对于与根据第一实施例的半导体装置共同的结构，将省略说明。
图6是示出根据第二实施例的半导体装置的构成要素的平面布局的图。虽然在图6的第二实施例中，示出了三个单位晶体管60在x轴方向上排列的例子，但是单位晶体管60的个数不限于三个，也可以与第一实施例同样地设为四个，还可以设为两个或五个以上。在第一实施例中，一个单位晶体管60包含两个发射极区域34A(图1、图2)。在第二实施例中，一个单位晶体管60包含一个发射极区域34A。单位晶体管60中的每一个包含动作区域61。动作区域61按每个单位晶体管60通过发射极区域34A的外周线进行划定。在图6中，对动作区域61附上向右下的密的影线。
与第一实施例的情况同样地，发射极区域34A的平面形状为在y轴方向上长的长方形。基极电极B0的主要部分关于x轴方向配置在发射极区域34A的旁边。虽然在第一实施例中，基极电极B0的平面形状为T字形，但是在第二实施例中，基极电极B0的平面形状为L字形。
在第一实施例中，单位晶体管60的动作区域61的几何中心PA位于两个动作区域61的中间。在第二实施例中，因为一个单位晶体管60包含一个动作区域61，所以动作区域61的几何中心PA位于该一个动作区域61的重心。即，动作区域61的几何中心PA位于长方形的动作区域61的两条对角线的交点。在柱状凸块40的内侧配置有一个开口45。在图6中，对开口45附上向右上的疏的影线。在第二实施例中，开口45的几何中心PO也配置在相对于动作区域61的几何中心PA关于x轴方向偏移的位置。
在第二实施例中，动作区域61与开口45的位置关系与根据第一实施例的半导体装置的情况相同，因此可得到与第一实施例同样的效果。
[第三实施例]
接着，参照图7至图11的附图，对根据第三实施例的半导体装置进行说明。以下，对于与根据第一实施例的半导体装置共同的结构，将省略说明。根据第三实施例的半导体装置是将根据第一实施例的多个单位晶体管60(图1)利用为放大电路的功率放大器模块。
图7是由根据第三实施例的半导体装置实现的功率放大电路的等效电路图。根据第三实施例的功率放大电路将无线频带的输入信号放大并输出。输入信号的频率例如为几百MHz(作为一个例子为600MHz)以上且几十GHz(作为一个例子为60GHz)以下的范围。
由根据第三实施例的半导体装置实现的功率放大电路包含晶体管Q1、Q2、匹配电路MN1、MN2、MN3、滤波器电路71、72、偏置电路75、76、以及电感器L1、L2。晶体管Q1构成初级(驱动级)的功率放大电路，晶体管Q2构成后级(功率级)的功率放大电路。晶体管Q1、Q2例如像根据第一实施例或第二实施例的半导体装置那样，具有将多个单位晶体管60并联地连接的结构。
在晶体管Q1、Q2的集电极，分别经由电感器L1、L2被供给电源电压Vcc。晶体管Q1、Q2的发射极被接地。在晶体管Q1、Q2的基极，分别从偏置电路75、76被供给偏置电流或偏置电压。
在晶体管Q1的基极，经由匹配电路MN1被供给输入信号RFin。晶体管Q1将输入信号RFin放大并从集电极输出放大信号RFoutl。放大信号RFout1经由匹配电路MN2被供给到晶体管Q2的基极。晶体管Q2将放大信号RFout1进一步放大并从集电极输出放大信号RFout2。放大信号RFout2经由匹配电路MN3被供给到外部的电路。
在将晶体管Q2的集电极和匹配电路MN3连接的传输线路与接地之间，连接有滤波器电路71以及72。滤波器电路71是串联连接了电容器C1a和电感器L3a的串联谐振电路，滤波器电路72是串联连接了电容器C1b和电感器L3b的串联谐振电路。滤波器电路71、72作为使放大信号RFout2包含的高频的频段的频率分量衰减的高频终止电路而发挥功能。例如，高频终止电路进行阻抗调整，使得所希望的高频阻抗(例如，相对于二阶高频、三阶高频的阻抗)与基波阻抗相比较成为短路或开路。像这样，通过与基波阻抗独立地设定各高频阻抗(进行阻抗调整)，从而使高频分量衰减。滤波器电路71、72的电容器C1a、C1b和电感器L3a、L3b的电路常数被选择为，使谐振频率与放大信号RFout2的高频的频率大致一致，例如，与二阶或三阶的高频的频率大致一致。
例如，晶体管Q1、Q2、匹配电路MN1、MN2、偏置电路75、76、滤波器电路71、72的电容器C1a、C1b、匹配电路MN3的一部分形成在一个半导体芯片70内。电感器L1、L2、滤波器电路71、72的电感器L3a、L3b、以及匹配电路MN3的剩余的部分形成或搭载于安装半导体芯片70的安装基板。滤波器电路71、72的电感器L3a、L3b例如由形成在安装基板的具有电感分量的布线来实现。
图8是晶体管Q2及其周边的电路的等效电路图。与根据第一实施例或第二实施例的半导体装置同样地，晶体管Q2由并联连接的多个单位晶体管60构成。在多个单位晶体管60的基极分别连接有电容器55以及镇流电阻56。该电容器55以及镇流电阻56分别相当于图1所示的电容器55以及镇流电阻56。
通过了匹配电路MN2的高频信号经由电容器55被供给到单位晶体管60中的每一个的基极。从偏置电路76经由镇流电阻56对单位晶体管60中的每一个的基极供给偏置电流或偏置电压。单位晶体管60中的每一个的集电极以直流方式与电源电压Vcc连接。单位晶体管60中的每一个的发射极被接地。
图9是示出构成根据第三实施例的半导体装置的半导体芯片70的各元件的布局的图。半导体芯片70的平面形状是具有与x轴方向以及y轴方向平行的边的长方形。在半导体芯片70设置有在x轴方向上长的柱状凸块81、82、83。
柱状凸块81与构成晶体管Q1(图7)的四个单位晶体管60的发射极连接。晶体管Q2由并联连接了十个单位晶体管60的两组单位晶体管组构成。一方的单位晶体管组包含的十个单位晶体管60的发射极与柱状凸块82连接，另一方的单位晶体管组包含的十个单位晶体管60的发射极与柱状凸块83连接。
柱状凸块82和83具有相同的平面形状以及相同的尺寸，在y轴方向上隔开间隔进行配置。柱状凸块81比其它两个柱状凸块82、83短。这是因为，与柱状凸块81连接的单位晶体管60的个数比与柱状凸块82、83中的每一个连接的单位晶体管60的个数少。
在半导体芯片70配置有构成滤波器电路71、72(图7)的电容器C1a、C1b。电容器C1a、C1b使用形成在半导体芯片70的芯片上的电容器。一方的电容器C1a配置在与一端(右端)的单位晶体管60相比靠近另一端(左端)的单位晶体管60的位置。另一方的电容器C1b配置在靠近与靠近电容器C1a的一端相反侧的一端的单位晶体管60的位置。
因此，电容器C1a、C1b分别配置在与柱状凸块82、83连接并在x轴方向上排列的多个单位晶体管60中的位于相互相反侧的端部的单位晶体管60的附近。例如，电容器C1a、C1b关于半导体芯片70的关于x轴方向的中心线配置在线对称的位置。
电容器C1a经由形成在半导体芯片70的布线与圆形的柱状凸块84连接。若将半导体芯片70安装到安装基板，则电容器C1a经由柱状凸块84与安装基板上的电感器L3a电连接。同样地，电容器C1b经由柱状凸块85与安装基板上的电感器L3b电连接。
其它圆形的多个柱状凸块86与晶体管Q1、Q2(图7)的集电极、匹配电路MN1、MN3(图7)等连接。另外，也可以将与晶体管Q2连接的柱状凸块86的平面形状设为大致长方形。
图10A是示出柱状凸块82以及与其连接的多个(十个)单位晶体管60的动作区域61、以及多个开口45的位置关系的图。在x轴方向上排列有十个动作区域61，并排列有八个开口45。虽然在图10A中，示出了单位晶体管60中的每一个包含一个动作区域61的例子(图6)，但是也可以设为单位晶体管60中的每一个包含两个动作区域61的结构(图1)。
用Dx表示动作区域61中的每一个的几何中心PA与最靠近其的开口45的几何中心PO的x轴方向上的偏移量(以下，称为“最靠近开口的偏移量”。)。最靠近开口的偏移量Dx按每个单位晶体管60进行定义。任一开口45的几何中心PO均配置在相对于动作区域61的几何中心PA关于x轴方向偏移的位置。即，最靠近开口的偏移量Dx不为0。此外，全部的开口45配置在比位于两端的单位晶体管60的动作区域61的几何中心PA靠内侧，靠外侧未配置开口45。
与两端的单位晶体管60对应的最靠近开口的偏移量Dx大于与内侧的八个单位晶体管60对应的最靠近开口的偏移量Dx。进而，最靠近开口的偏移量Dx从多个单位晶体管60的排列的中心朝向端部而变大。
关于其它柱状凸块81、83(图9)，柱状凸块81、83、以及与其连接的多个单位晶体管60的动作区域61、以及多个开口45的位置关系也与柱状凸块81的情况相同。配置在柱状凸块81、82、83的内侧的开口45的形状以及大小全部相同。
图10B是示出圆形的柱状凸块84与配置在其下的开口46的位置关系的图。柱状凸块84经由开口46内与其下的布线电连接。与一个柱状凸块84对应地，设置有一个开口46。关于其它圆形的柱状凸块85、86(图9)，也设置有同样的开口。
与圆形的柱状凸块84、85、86(图9)对应地设置的开口46等的形状以及大小和与在x轴方向上长的柱状凸块81、82、83(图9)对应地设置的开口45中的每一个的形状以及大小相同。
图11是根据第三实施例的半导体装置的剖视图。半导体芯片70经由柱状凸块81、82、83、86等与安装基板90焊接。安装基板90例如使用氧化铝、陶瓷、环氧树脂等的印刷基板。在安装基板90，除了半导体芯片70以外，还安装有电感器L3a、L3b(图9)、其它表面安装型元件91。半导体芯片70、电感器L3a、L3b、表面安装型元件91用密封树脂93进行密封。另外，也可以根据需要将表面安装型的电容器安装在安装基板90。
接着，对通过采用根据第三实施例的半导体装置的结构而得到的优异的效果进行说明。
在第三实施例中，如图10A所示，柱状凸块82、以及与其连接的多个单位晶体管60的动作区域61、以及多个开口45具有与第一实施例或第二实施例的情况相同的位置关系。因此，可得到与根据第一实施例或第二实施例的半导体装置同样的效果。
此外，在第三实施例中，在排列于x轴方向上的多个单位晶体管60的两端的单位晶体管60的附近，分别连接有滤波器电路71、72的电容器C1a、C1b。由此，滤波器电路71、72的作为高频终止电路的特性变得良好，其结果是，可谋求功率放大器的性能提高。
进而，在第三实施例中，使对应于柱状凸块81、82、83(图9)的多个开口45(图10A)等、以及对应于圆形的柱状凸块84、85、86(图9)的开口46(图10B)等的形状以及大小相同。由此，在用镀覆法形成柱状凸块81等的情况下，开口内的埋入被均匀化，因此能够谋求制造成品率的提高。
为了谋求埋入的均匀化，优选将与柱状凸块81、82、83(图9)中的每一个对应的多个开口45(图10A)等以等间隔进行排列。进而，优选使与柱状凸块81、82、83(图9)中的每一个对应地设置的多个开口45等的间隔相同。
接着，对第三实施例的变形例进行说明。虽然在第三实施例中，将功率放大电路设为了两级结构，但是也可以设为一级结构，还可以设为三级以上的结构。
[第四实施例]
接着，参照图12、图13、以及图14对根据第四实施例的半导体装置进行说明。以下，对于与根据第三实施例的半导体装置(图7至图11的附图)共同的结构，将省略说明。
图12是由根据第四实施例的半导体装置实现的功率放大电路的等效电路图。在第三实施例中，在从晶体管Q2的集电极到匹配电路MN3的传输线路与接地之间并联地连接有两个滤波器电路71、72。在第四实施例中，连接有一个滤波器电路71。与第三实施例的情况同样地，滤波器电路71由串联连接了电容器C1a和电感器L3a的串联谐振电路构成。
晶体管Q1的结构与根据第三实施例的半导体装置的晶体管Q1(图7)的结构相同。与根据第三实施例的半导体装置的晶体管Q2(图7)同样地，晶体管Q2由两个单位晶体管组构成。在第三实施例中，构成晶体管Q2的两个单位晶体管组中的每一个包含十个单位晶体管60(图1、图10A等)。相对于此，在第四实施例中，单位晶体管组中的每一个包含八个单位晶体管60。
图13是示出构成根据第四实施例的半导体装置的半导体芯片70的各元件的布局的图。在柱状凸块82、83中的每一个连接有八个单位晶体管60。与第三实施例相比，在第四实施例中，与柱状凸块82、83中的每一个连接的单位晶体管60的个数少，因此根据第四实施例的半导体装置的柱状凸块82、83比根据第三实施例的半导体装置的柱状凸块82、83(图9)短。一方的柱状凸块83配置在将另一方的柱状凸块82在x轴方向上延长的延长线上。
在第四实施例中，未设置根据第三实施例的半导体装置的电容器C1b(图9)，仅设置有电容器C1a。与此对应地，在第四实施例中，也未设置圆形的柱状凸块85(图9)。电容器C1a配置在柱状凸块82的一端的单位晶体管60的附近。
图14是示出柱状凸块82、单位晶体管60的动作区域61、以及开口45的位置关系的图。在具有在x轴方向上长的平面形状的柱状凸块82的内侧，在x轴方向上并列地配置有八个单位晶体管60的动作区域61。进而，八个开口45也在x轴方向上并列地配置在柱状凸块82的内侧。
与配置在一端部(右端)的单位晶体管60对应的最靠近开口的偏移量Dx大于与配置在另一端部(左端)的单位晶体管60对应的最靠近开口的偏移量Dx。此外，与单位晶体管60对应的最靠近开口的偏移量Dx从一端部(左端)朝向另一端部(右端)而变大。滤波器电路71的电容器C1a(图13)配置在柱状凸块82的左端的附近。
接着，对通过采用根据第四实施例的半导体装置的结构而得到的优异的效果进行说明。
本申请的发明人们发现，在作为高频终止电路进行动作的滤波器电路71(图12)与晶体管Q2(图12)的集电极连接的情况下，在高频动作时，产生多个单位晶体管60中的发热变得不均匀的现象。例如，在图14所示的例子中，发现存在如下的倾向，即，发热量从左端的单位晶体管60朝向右端的单位晶体管60而逐渐下降。
在第四实施例中，对从单位晶体管60的动作区域61的散热特性进行调整，使得抵消每个单位晶体管60的发热量的偏差。具体地，通过使与单位晶体管60对应的最靠近开口的偏移量Dx从左端朝向右端而增大，从而使从单位晶体管60的动作区域61的散热特性从左端朝向右端而逐渐下降。通过这样的结构，能够将多个单位晶体管60的动作时的温度均衡化。
进而，存在如下情况，即，连接于一方的柱状凸块82(图13)的多个单位晶体管60的发热量的平均值与连接于另一方的柱状凸块83(图13)的多个单位晶体管60的发热量的平均值变得不相等。在图13所示的例子中，与靠近滤波器电路71的电容器C1a的一方的柱状凸块82连接的单位晶体管60的发热量的平均值大。在这样的情况下，使与发热量的平均值相对大的一方的单位晶体管60对应的最靠近开口的偏移量Dx的平均值小于与发热量的平均值相对小的一方的单位晶体管60对应的最靠近开口的偏移量Dx的平均值为佳。由此，能够减小连接于一方的柱状凸块82的多个单位晶体管60的动作时的温度与连接于另一方的柱状凸块83的多个单位晶体管60的动作时的温度之差。
根据半导体装置的高频动作条件的选择方法，有可能产生发热量的分布与上述的分布不同的情况。在这样的情况下，将与单位晶体管60对应的最靠近开口的偏移量Dx的分布设定为抵消发热量的偏差为佳。
另外，即使在像根据第三实施例的半导体装置(图7)那样连接有作为高频终止电路进行动作的两个滤波器电路71、72的情况下，也存在发热量在多个单位晶体管60之间变得不均匀的情况。在这样的情况下，决定最靠近开口的偏移量Dx的分布，使得抵消发热量的偏差为佳。
接着，对在每个单位晶体管60产生发热量的偏差的理由进行说明。多个单位晶体管60的集电极与公共的集电极布线连接。在使多个单位晶体管60进行高频动作的情况下，集电极布线的电感分量变得不能忽略。若在多个单位晶体管60中从电源端子起的集电极布线的长度存在偏差，则集电极布线的电感分量也产生偏差。其结果是，在多个单位晶体管60之间，输出功率、消耗电流产生偏差。
接着，对根据第四实施例的变形例的半导体装置进行说明。
若在晶体管Q2(图12)的集电极连接高频终止电路，则在多个单位晶体管60之间，发热量容易产生偏差。在发热量的偏差明显增大那样的情况下，也可以不连接作为高频终止电路而发挥功能的滤波器电路71(图12)。
在第四实施例中，将匹配电路MN3(图12)的一部分形成在半导体芯片70，将剩余的部分安装在安装基板90(图11)。作为变形例，也可以将匹配电路MN3全部安装在安装基板90。
考虑高频特性的最佳条件和制造上的难易度等决定是否采用上述变形例的结构为佳。
[第五实施例]
接着，参照图15A至图16D的附图，对根据第五实施例及其变形例的半导体装置进行说明。以下，对于与根据第一实施例的半导体装置共同的结构，将省略说明。根据第五实施例的半导体装置的单位晶体管60的结构与根据第一实施例的半导体装置的单位晶体管60(图1)或根据第二实施例的半导体装置的单位晶体管60(图6)的结构相同。在第五实施例中，单位晶体管60的动作区域61与柱状凸块40的正下方的开口45的位置关系与第一实施例或第二实施例的情况不同。虽然在图15A至图16D的附图中，示出了一个单位晶体管60包含一个动作区域61的例子，但是也可以像根据第一实施例的半导体装置(图1)那样，使得包含两个动作区域61。
图15A是示出根据第五实施例的半导体装置的单位晶体管60的动作区域61与开口45的位置关系的图。在比关于x轴方向位于两端的单位晶体管60的动作区域61的外侧的边缘靠内侧，配置有多个开口45。在比两端的单位晶体管60的动作区域61靠外侧，未配置开口45。
此外，一端部(左端)的单位晶体管60的动作区域61与开口45部分地重叠，但是另一端部(右端)的单位晶体管60的动作区域61与开口45不重叠。
在想要使从位于左端的单位晶体管60的动作区域61的散热优先的情况下，设为像图15A那样的配置为佳。
在图15B所示的例子中，单位晶体管60的个数为奇数，例如为五个，开口45的个数也为奇数，例如为三个。中央的单位晶体管60的动作区域61的几何中心PA与中央的开口45的几何中心PO关于x轴方向配置在相同的位置。与单位晶体管60对应的最靠近开口的偏移量Dx从中央的单位晶体管60朝向两端的单位晶体管60而变大。因此，越是靠近两端的单位晶体管60，散热特性变得越差。
在该例子中，能够在具有中央的单位晶体管60的发热量相对大且发热量朝向两端而变小的倾向的半导体装置中，将单位晶体管60的动作时的温度均衡化。
在图15C所示的例子中，配置有两个单位晶体管60和一个开口45。关于穿过开口45的几何中心PO并与y轴(第二方向)平行的假想直线，在对称的位置配置有两个单位晶体管60。因此，对应于一方的单位晶体管60的最靠近开口的偏移量Dx与对应于另一方的单位晶体管60的最靠近开口的偏移量Dx相等。因此，能够使从两个单位晶体管60的散热特性大致相等。进而，能够使在两个单位晶体管60的发射极层34等产生的热应力大致均匀地降低。
在图15D所示的例子中，配置有六个单位晶体管60和两个开口45。开口45仅配置在比两端的单位晶体管60的动作区域61靠内侧。两端的单位晶体管60的动作区域61与开口45不重叠。即，在温度相对容易变低的两端的单位晶体管60的正上方未配置开口45。
在两端的单位晶体管60的发热量比内侧的单位晶体管60的发热量少的情况下，通过采用该配置，从而能够将多个单位晶体管60的接合部的温度均衡化。
在图16A所示的例子中，多个开口45在x轴方向以及y轴方向上配置为矩阵状。关于该配置，能够认为是将根据第一实施例的半导体装置的多个开口45中的每一个在y轴方向上分割成了两个。
通过将开口45在y轴方向上进行分割，从而开口45中的每一个的面积变小。由于开口45内的热路径的流路截面积变小，从而热阻变高。因此，变得容易控制从单位晶体管60的散热特性。进而，因为绝缘膜52(图2、图3)中的未形成开口45的部分所占的比例变大，所以缓解热应力的效果提高。
由于趋肤效应，高频的信号只通过导体的表面的倾向强。若将开口45分割，则开口45内的导体的表面积变大，因此可得到对高频信号的电阻下降这样的效果。进而，因为开口45中的每一个的面积变小，所以在通过镀覆等形成柱状凸块40(图2、图3)时，开口45容易被导体填补，可得到柱状凸块40的上表面的平坦性提高这样的效果。
虽然在图16A中，在y轴方向上排列了两个开口45，但是也可以排列三个以上。若增加在y轴方向上排列的开口45的个数，则上述的效果变大。
在图16B所示的例子中，开口45的几何中心PO相对于单位晶体管60的动作区域61的几何中心PA在x轴方向上偏移，并且还在y轴方向上偏移。此外，动作区域61的几何中心PA还相对于柱状凸块40的几何中心PP在y轴方向上偏移。通过使开口45的几何中心PO相对于动作区域61的几何中心还在y轴方向上偏移，从而可得到从动作区域61到柱状凸块40的热阻容易变高的构造。其结果是，可得到变得容易调整单位晶体管60的散热特性这样的效果。进而，缓解热应力的效果提高。
在图16C所示的例子中，多个单位晶体管60的动作区域61的几何中心PA的配置成为之字形排列。具体地，在x轴方向上排列的多个单位晶体管60中的第奇数个单位晶体管60的动作区域61的几何中心PA配置在与x轴方向平行的直线上。同样地，第偶数个单位晶体管60的动作区域61的几何中心PA也配置在与x轴方向平行的直线上。此外，第奇数个单位晶体管60的动作区域61的几何中心PA相对于第偶数个单位晶体管60的动作区域61的几何中心PA关于y轴方向配置在不同的位置。
开口45的几何中心PO相对于任一动作区域61的几何中心PA均在x轴方向以及y轴方向上偏移。因此，可得到与图16B所示的例子同样的效果。
在图16D所示的例子中，与图16C所示的例子相比较，动作区域61的几何中心PA的之字形排列的振幅变大，在俯视下动作区域61的一部分向柱状凸块40的外侧突出。为了避免热阻的明显的增加，动作区域61中的每一个的一部分配置为与柱状凸块40重叠。开口45在y轴方向上被分割。开口45的几何中心PO相对于任一动作区域61的几何中心PA均在x轴方向以及y轴方向上偏移。因此，可得到与图16B所示的例子同样的效果。
[第六实施例]
接着，参照图17对根据第六实施例的半导体装置进行说明。以下，对于与根据第一实施例的半导体装置(图1、图2、图3)共同的结构，将省略说明。
图17是根据第六实施例的半导体装置的剖视图。在第一实施例中，在形成了单位晶体管60的半导体芯片的上表面形成有柱状凸块40(图2、图3)。根据第六实施例的半导体装置通过包含半导体芯片的晶片级封装来实现。
在封装基板100上粘接并固定有半导体芯片110。半导体芯片110例如包含根据第一实施例的半导体装置(图1、图2、图3)的从基板30到第二层的发射极布线E2的元件构造、以及覆盖第二层的发射极布线E2(第一布线)的绝缘膜52。半导体芯片110包含多个单位晶体管60。在封装基板100，除了半导体芯片110以外，还粘接并固定有其它表面安装型的器件。
半导体芯片110以及表面安装型的器件埋入到由树脂构成的绝缘膜105。半导体芯片110的上表面位于与绝缘膜105的上表面相同的高度。在半导体芯片110以及绝缘膜105上配置有第一层的多个再布线101(第二布线)。第一层的再布线101的一部分穿过形成在绝缘膜52的开口103与下层的发射极布线E2电连接。在第一层的再布线101上配置有第二层的多个再布线102。第二层的再布线102与配置在其上的凸块等端子106电连接。第一层的再布线101以及第二层的再布线102例如使用由镀覆法形成的Cu。
第一层的再布线101、开口103、以及单位晶体管60的动作区域61的平面上的位置关系与根据第一实施例的半导体装置的柱状凸块40、开口45、以及单位晶体管60的动作区域61的平面上的位置关系相同。
接着，对通过采用根据第六实施例的半导体装置的结构而得到的优异的效果进行说明。
在第六实施例中，第一层的再布线101具有与第一实施例的柱状凸块40(图1、图2、图3)同样的功能。即，第一层的再布线101作为用于将在单位晶体管60的动作区域61中产生的热向外部进行散热的热路径而发挥功能。将第一层的再布线101和第二层的发射极布线E2连接的开口103具有与根据第一实施例的半导体装置的开口45(图1、图2、图3)同样的功能。因此，通过将第一层的再布线101、开口103、以及单位晶体管60的动作区域61设为上述的位置关系，从而可得到与第一实施例的效果同样的效果。
另外，也可以使第一层的再布线101、开口103、以及单位晶体管60的动作区域61与根据第二实施例至第五实施例中的任一实施例的它们的位置关系相同。在该情况下，可得到与第二实施例至第五实施例中的任一个的效果同样的效果。
[第七实施例]
接着，参照图18对根据第七实施例的半导体装置进行说明。以下，对于与根据第六实施例的半导体装置(图17)共同的结构，将省略说明。
图18是根据第七实施例的半导体装置的剖视图。在第六实施例中，如图17所示，将半导体芯片110粘接于封装基板100，并在封装基板100上形成了再布线101、102。在第七实施例中，在半导体芯片110的最上层的绝缘膜52上形成有第一层的再布线101以及第二层的再布线102。在第二层的再布线102配置有外部连接用的端子106。第一层的再布线101经由设置在绝缘膜52的开口103内与第二层的发射极布线E2电连接。
在第七实施例中，也通过使第一层的再布线101、开口103、以及单位晶体管60的动作区域61的位置关系与根据第六实施例的半导体装置中的它们的位置关系相同，从而可得到与第六实施例同样的效果。
[第八实施例]
接着，参照图19至图21的附图对根据第八实施例的半导体装置进行说明。以下，对于与根据第一实施例的半导体装置共同的结构，将省略说明。根据第八实施例的半导体装置包含对基极层使用了SiGe的HBT。
图19是根据第八实施例的半导体装置的剖视图。在第一实施例中，基极层33使用了GaAs，发射极层34使用了InGaP。相对于此，在第八实施例中，基极层33使用SiGe。
在由p型Si构成的基板130的表层，配置有由高浓度的n型Si构成的子集电极层131，在其上配置有由n型Si构成的集电极层132。在集电极层132上配置有由外延生长的SiGe构成的基极层133。
通过从基极层133的上表面到达比子集电极层131的上表面稍微深的位置的浅沟槽隔离构造来划定多个活性区域，在活性区域中的每一个配置有单位晶体管60。通过到达子集电极层131的底面的浅沟槽隔离构造，多个单位晶体管60与周围的电路电分离。在图19示出了两个单位晶体管60的截面。
在活性区域的一部分的表层部形成有p型的外部基极层134。外部基极层134在俯视下包围由p型SiGe构成的基极层133。在一个活性区域内配置有两个基极层133。
在基极层133中的每一个上配置有由氧化硅等构成的绝缘膜140，在其上配置有由n型的多晶硅等构成的发射极层135。发射极层135穿过设置在绝缘膜140的开口与基极层133接触。动作电流在厚度方向上流过发射极层135与基极层133的异质结界面。在俯视下，该异质结界面的外周线划定动作区域61。单位晶体管60中的每一个包含两个动作区域61。
在外部基极层134的表面配置有基极电极B0。基极电极B0例如由Ti的硅化物、Ni的硅化物等形成。基极电极B0为了降低基极电阻而配置。在即使不配置基极电极B0基极电阻也变得充分低的情况下，也可以不配置基极电极B0。
配置有由氧化硅等构成的绝缘膜141，使得覆盖发射极层135、外部基极层134、以及基极电极B0。在绝缘膜141上配置有由Al等构成的第一层的发射极布线E1以及集电极布线C1。第一层的发射极布线E1穿过没置在绝缘膜141的开口与发射极层135电连接。第一层的集电极布线C1穿过设置在绝缘膜141的开口并经由设置在基板的表层部的高浓度的n型区域136与子集电极层131电连接。也可以以降低集电极电阻的目的，在第一层的集电极布线C1与n型区域136的界面配置由金属硅化物构成的集电极电极。
基极电极B0在未在图19的截面表示的部位与第一层的基极布线连接。
在绝缘膜141上配置有由氧化硅或氮化硅构成的第二层的绝缘膜142，使得覆盖第一层的发射极布线E1以及集电极布线C1。在绝缘膜142上配置有第二层的发射极布线E2。第二层的发射极布线E2穿过设置在绝缘膜142的开口与第一层的发射极布线E1电连接，将多个单位晶体管60的发射极层135相互连接。
在第二层的发射极布线E2上依次配置有第三层的绝缘膜143、第三层的布线150、第四层的绝缘膜144、第四层的布线151、第五层的绝缘膜145。第三层的布线150穿过设置在第三层的绝缘膜143的开口155与第二层的发射极布线E2电连接。第四层的布线151穿过设置在第四层的绝缘膜144的开口156与第三层的布线150电连接。在第五层的绝缘膜145上配置有凸块152。凸块152穿过设置在第五层的绝缘膜145的开口157与第四层的布线151电连接。第二层的发射极布线E2、第三层的布线150、第四层的布线151例如由Al或Cu形成。第三层的绝缘膜143、第四层的绝缘膜144、第五层的绝缘膜145例如由氧化硅或氮化硅形成。
从第二层的绝缘膜142到第五层的绝缘膜145的各绝缘膜的上表面被平坦化。另外，第一层的绝缘膜141的上表面也可以根据需要而进行平坦化。
图20是示出根据第八实施例的半导体装置的构成要素的平面布局的图。图20的单点划线19-19处的剖视图相当于图19。在将x轴方向作为行方向并将y轴方向作为列方向时，八个单位晶体管60配置为两行四列的矩阵状。单位晶体管60中的每一个包含两个动作区域61。动作区域61中的每一个具有在y轴方向上长的平面形状，在一个单位晶体管60内，在x轴方向上并列地配置有两个动作区域61。
在配置为矩阵状的八个单位晶体管60的每一行配置有第二层的发射极布线E2。在俯视下，第二层的发射极布线E2在内侧包含对应的行的单位晶体管60的动作区域61。
配置有第三层的布线150、第四层的布线151、以及凸块152，使得与八个单位晶体管60的动作区域61全部重叠。设置在第三层的绝缘膜143(图19)的四个开口155配置为两行两列的矩阵状。开口155的一行与单位晶体管60的一行对应。
关于穿过凸块152的中心并与x轴平行的假想直线，第一行的单位晶体管60的动作区域61和第二行的单位晶体管60的动作区域61配置在线对称的位置。同样地，关于该假想直线，第一行的开口155和第二行的开口155配置在线对称的位置。
开口155的几何中心PO相对于一个单位晶体管60的动作区域61的几何中心PA配置在关于x轴方向偏移的位置。若着眼于单位晶体管60的各行，则与第一实施例的情况(图1)同样地，相对于两端的单位晶体管60的最靠近开口的偏移量Dx大于相对于内侧的单位晶体管60的最靠近开口的偏移量Dx。
设置在第四层的绝缘膜144(图19)的开口156和设置在第五层的绝缘膜145(图19)的开口157具有相同的形状以及相同的尺寸，在俯视下大致重叠。开口156、157关于x轴方向配置在比两端的动作区域61靠内侧。关于y轴方向，开口156、157与第一行的单位晶体管60的动作区域61部分地重叠，与第二行的单位晶体管60的动作区域61也部分地重叠。
图21是示出根据第八实施例的半导体装置的配置在一行的四个单位晶体管60的平面布局的图。单位晶体管60中的每一个包含在x轴方向上隔开间隔配置的两个动作区域61。基极电极B0具有梳齿型的平面形状，具有三根梳齿部分。基极电极B0的三根梳齿部分配置在两个动作区域61之间、以及外侧。在将基极层133(图19)和外部基极层134(图19)合体的区域的外周线137的内侧，配置有动作区域61以及基极电极B0。
在x轴方向上排列的单位晶体管60之间、以及两端的单位晶体管60的外侧，配置有n型区域136。配置有第二层的发射极布线E2，使得在俯视下在内侧包含单位晶体管60以及n型区域136。
接着，对通过采用根据第八实施例的半导体装置的结构而得到的优异的效果进行说明。
将第二层的发射极布线E2和第三层的布线150连接的开口155作为使在动作区域61中产生的热向外部传递的热路径而发挥功能。从使在动作区域61中产生的热散热的观点出发，开口155对应于根据第一实施例的半导体装置(图1)的开口45。
在第八实施例中，因为开口155的几何中心PO相对于动作区域61的几何中心PA在x轴方向上偏移，所以可得到与第一实施例同样的效果。
[第九实施例]
接着，参照图22以及图23对根据第九实施例的半导体装置进行说明。以下，对于与根据第一实施例的半导体装置共同的结构，将省略说明。虽然在第一实施例中，单位晶体管60(图1、图2、图3)为异质结双极晶体管，但是在第九实施例中，单位晶体管60为MOS型场效应晶体管(MOSFET)。
图22是根据第九实施例的半导体装置的剖视图。在由硅构成的基板170的表层部形成有被浅沟槽隔离构造包围的活性区域171。在活性区域171内，在x轴方向上并列地配置有多个单位晶体管60。在图22的第九实施例中，配置有五个单位晶体管60。单位晶体管60中的每一个为MOSFET，包含在x轴方向上隔开间隔配置的源极区域175以及漏极区域176。在源极区域175与漏极区域176之间的沟道区域上配置有栅极电极G0。在源极区域175以及漏极区域176分别电连接有源极电极S0以及漏极电极D0。两端以外的源极区域175以及漏极区域176被两侧的单位晶体管60共用。在活性区域171之中，在栅极电极G0的正下方的动作区域61，流过面内方向的动作电流。
配置有第一层的绝缘膜190，使得覆盖单位晶体管60。在第一层的绝缘膜190上，配置有由Al等构成的第一层的源极布线S1以及漏极布线D1。源极布线S1穿过设置在第一层的绝缘膜190的开口并经由源极电极S0与源极区域175电连接，漏极布线D1穿过设置在第一层的绝缘膜190的开口并经由漏极电极D0与漏极区域176电连接。
配置有第二层的绝缘膜191，使得覆盖第一层的源极布线S1以及漏极布线D1。在第二层的绝缘膜191上配置有第二层的源极布线S2。源极布线S2穿过设置在第二层的绝缘膜191的开口与多个第一层的源极布线S1电连接。
配置有第三层的绝缘膜192，使得覆盖第二层的源极布线S2。在第三层的绝缘膜192上配置有第三层的布线180。第三层的布线180穿过设置在第三层的绝缘膜192的多个开口185与第二层的源极布线S2电连接。配置有第四层的绝缘膜193，使得覆盖第三层的布线180。
第二层的源极布线S2、第三层的布线180例如由Al或Cu形成。从第一层的绝缘膜190到第四层的绝缘膜193的各绝缘膜例如由氧化硅或氮化硅形成。
图23是示出根据第九实施例的半导体装置的构成要素的平面布局的图。在x轴方向上排列的五根栅极电极G0中的每一个与在x轴方向上长的长方形的活性区域171交叉。栅极电极G0中的每一个具有在y轴方向上长的平面形状，从活性区域171的在x轴方向上长的一个边缘到达另一个边缘。活性区域171与栅极电极G0重叠的区域(在图23中附上了影线的区域)作为动作区域61而发挥功能。
第三层的布线180配置为与全部的动作区域61重叠。在俯视下，在第三层的布线180的内侧，在x轴方向上并列地配置有三个开口185。开口185的几何中心PO相对于动作区域61的几何中心PA关于x轴方向配置在不同的位置。关于x轴方向，从中央的动作区域61朝向两端的动作区域61，最靠近开口的偏移量Dx变大。
通过将动作区域61与开口185的位置关系设为像上述那样，从而可得到与第一实施例的效果同样的效果。即，能够缓解在单位晶体管60的半导体部分产生的热应力，并且能够将多个单位晶体管60的动作时的温度均衡化。其结果是，作为并联连接了单位晶体管60的晶体管电路整体，可得到高频特性提高这样的效果。
虽然在第九实施例中，作为基板170而使用了硅基板，但是也可以使用由化合物半导体构成的基板。例如，也可以作为基板170而使用GaAs基板，并通过具有由InGaAs构成的沟道的高电子迁移率晶体管(HEMT)构成单位晶体管60。除此以外，也可以用GaN基板上的HEMT构成单位晶体管60。
[第十实施例]
接着，参照图24A、图24B以及图25A对根据第十实施例的半导体装置进行说明。以下，对于与根据第一实施例的半导体装置共同的结构，将省略说明。在第一实施例至第九实施例的各实施例中，即使在一个单位晶体管60配置有多个动作区域61的情况下，也按每个单位晶体管60定义了动作区域61的一个几何中心PA(图1)。在第十实施例中，按每个单位晶体管60定义包含多个动作区域61的一个有效动作区域。
图24A是示出动作区域61与有效动作区域65的位置关系的图。在图24A中，对有效动作区域65附上了影线。在单位晶体管60中的每一个设置有多个动作区域61，例如设置有两个。将在内部包含一个单位晶体管60的多个动作区域61的长方形中的最小的长方形定义为有效动作区域65。实际上，一个单位晶体管60包含的多个动作区域61夹着基极电极B0靠近配置，因此能够将一个有效动作区域65想成是一个发热区域。
图24B是示出根据第十实施例的半导体装置的有效动作区域65的配置的图以及示出从有效动作区域65的散热特性设为恒定时的有效动作区域65的温度的分布的图表。在x轴方向上并列地配置有多个有效动作区域65，例如，配置有五个。多个有效动作区域65中的每一个的平面形状为在y轴方向上长的长方形，多个有效动作区域65的形状以及大小相同。
在半导体装置的动作中，示出如下的倾向，即，关于x轴方向位于中央的有效动作区域65的温度变得最高，且温度朝向两端而下降。例如，在从有效动作区域65的散热特性均匀的情况下，在两端的有效动作区域65中只在单侧存在发热源，因此可相对抑制温度上升。其结果是，产生图24B所示的温度分布。
图25A是示出根据第十实施例的半导体装置的有效动作区域65、开口45以及柱状凸块40的位置关系的图。与有效动作区域65中的每一个对应地像以下那样定义影响范围62。首先，在着眼于有效动作区域65中的每一个时，将用如下的假想直线划分的区域定义为着眼的有效动作区域65的影响范围62，其中，该假想直线穿过将着眼的有效动作区域65的几何中心和其旁边的有效动作区域65的几何中心作为两端的线段的中点，并与y轴方向平行。关于配置在最外侧的有效动作区域65，例如，定义影响范围62，使得有效动作区域65关于x轴方向位于影响范围62的中央。另外，也可以将直到柱状凸块40的x轴方向上的端部为止定义为影响范围62。若像这样定义，则有效动作区域65与影响范围62一对一对应。
影响范围62是在y轴方向上延伸的带状的区域，在有效动作区域65在x轴方向上以等间距排列的情况下，影响范围62关于x轴方向在中央包含对应的有效动作区域65。影响范围62的宽度(x轴方向上的尺寸)与在x轴方向上排列的有效动作区域65的间距相等。对于影响范围62中的每一个，将影响范围62与开口45重叠的区域称为重复区域63。在图25A中，对重复区域63附上了影线。从影响范围62内的任意的点到该影响范围62内的有效动作区域65的几何中心的距离比到其它任一有效动作区域65的几何中心的距离短。可以说，影响范围62是从多个有效动作区域65中的位于其内部的有效动作区域65相对容易受到热的影响的范围。
随着在y轴方向上远离有效动作区域65，来自有效动作区域65的热的影响变小。因此，影响范围62中的每一个的y轴方向上的尺寸例如设为有效动作区域65的y轴方向上的尺寸的三倍为佳，且关于y轴方向在中央配置有有效动作区域65为佳。
在第十实施例中，重复区域63的面积根据有效动作区域65的影响范围62而不同。在此，所谓“不同”，并不是意味着不存在面积相同的重复区域63，而是意味着存在面积不同的重复区域63。即，也包括存在面积相同的重复区域63的情况。
与多个有效动作区域65中的每一个对应地配置有一个开口45。开口45中的每一个关于y轴方向配置在对应的有效动作区域65的中央。与关于x轴方向位于中央的有效动作区域65对应的开口45的y轴方向上的尺寸最大，且朝向x轴方向上的两端，与有效动作区域65对应的开口45的y轴方向上的尺寸变小。例如，关于x轴方向，中央的有效动作区域65其整个区域与开口45重叠。在其它有效动作区域65中，仅是有效动作区域65的一部分与开口45重叠。即，有效动作区域65的一部分延伸至开口45的外侧。从关于x轴方向位于中央的有效动作区域65朝向两端，有效动作区域65与开口45重叠的区域的面积变小。
接着，对通过采用根据第十实施例的半导体装置的结构而得到的优异的效果进行说明。
在有效动作区域65中产生的热穿过位于其附近的开口45内的柱状凸块40传导到外部。因此，示出如下倾向，即，影响范围62内的开口45的面积越大，散热特性越高。在第十实施例中，中央的有效动作区域65的影响范围62内的开口45的面积相对大，因此容易变成高温的区域的散热特性相对良好。其结果是，能够将半导体装置的动作时的多个有效动作区域65的温度均衡化。
接着，参照图25B至图27的附图对根据第十实施例的变形例的半导体装置进行说明。图25B至图27的附图是示出根据第十实施例的变形例的半导体装置的有效动作区域65、开口45以及柱状凸块40的位置关系的图。在图25B至图27的变形例中，在重复区域63的面积根据有效动作区域65的影响范围62而不同这一点与第十实施例(图25A)的情况相同。因此，在图25B至图27所示的变形例中，也可得到与第十实施例同样的效果。
在图25B所示的变形例中，使多个开口45的大小相等，使与有效动作区域65重叠的开口45的个数根据有效动作区域65而不同。例如，在关于x轴方向位于中央的有效动作区域65，有三个开口45重叠，在其两侧的有效动作区域65，分别有两个开口45重叠，在两端的开口45，分别有一个开口45重叠。
在图25C所示的变形例中，跨过多个有效动作区域65配置有一个开口45。相邻的影响范围62的边界线在一个开口45内通过。开口45的y轴方向上的尺寸从x轴方向上的中心朝向两端而变小。其结果是，从中央的有效动作区域65的影响范围62朝向两端的有效动作区域65的影响范围62，重复区域63的面积变小。此外，有效动作区域65与开口45重叠的区域的y轴方向上的尺寸根据有效动作区域65而不同，且从x轴方向上的中央朝向两端而变小。
在图26A所示的变形例中，开口45的大小以及y轴方向上的位置与第十实施例(图25A)的情况相同，但是有效动作区域65与开口45的关于x轴方向的相对位置关系根据有效动作区域65而不同。例如，开口45的几何中心相对于有效动作区域65的几何中心在x轴方向上偏移。与有效动作区域65中的每一个对应的偏移量从x轴方向上的中央朝向两端而变大。
在图26B所示的变形例中，对有效动作区域65中的每一个配置有一个开口45，多个开口45的y轴方向上的尺寸相同，x轴方向上的尺寸不同。例如，开口45中的每一个的x轴方向上的尺寸从x轴方向上的中央朝向两端而变大。
在图26C所示的变形例中，多个开口45中的一部分的开口45与多个有效动作区域65重叠。例如，关于x轴方向，两端的开口45分别与两端的一个有效动作区域65重叠，剩余的一个开口45与内侧的三个有效动作区域65重叠。
在图27所示的变形例中，任一开口45均不与有效动作区域65重叠，开口45配置在有效动作区域65的附近。作为一个例子，开口45相对于有效动作区域65配置于在x轴方向上偏移的位置。此外，配置在有效动作区域65中的每一个的附近的开口45的个数根据有效动作区域65而不同。
在图27所示的例子中，在中央的有效动作区域65的附近配置有两个开口45，在从中央朝向端部的第二个有效动作区域65的附近，配置有一个开口45。在两端的有效动作区域65的附近未配置开口45。若着眼于有效动作区域65的影响范围62，则在中央的有效动作区域65的影响范围62内配置有两个开口45，在其两侧的影响范围62内，分别配置有一个开口45。在两端的影响范围62内未配置开口45。
[第十一实施例]
接着，参照图28以及图29A对根据第十一实施例的半导体装置进行说明。以下，对于与根据第十实施例(图24A、图24B、图25A)的半导体装置共同的结构，将省略说明。
图28是示出根据第十一实施例的半导体装置的有效动作区域65的配置的图以及示出从有效动作区域65的散热特性设为恒定时的有效动作区域65的温度的分布的图表。在第十实施例中，示出如下的倾向，即，关于x轴方向，中央的有效动作区域65的温度变得最高，且温度朝向两端而下降。在第十一实施例中，示出如下的倾向，即，关于x轴方向，一端(在图28中为左端)的有效动作区域65的温度变得最高，且温度朝向另一端(在图28中为右端)而下降。根据半导体芯片70(图9)内的电路配置，存在产生这样的温度分布的情况。
图29A是示出根据第十一实施例的半导体装置的有效动作区域65、开口45以及柱状凸块40的位置关系的图。在第十实施例(图25A)中，与中央的有效动作区域65对应的重复区域63的面积最大。在第十一实施例中，与左端的有效动作区域65对应的重复区域63的面积最大，且从左端朝向右端，与有效动作区域65对应的重复区域63的面积变小。像这样，从x轴方向上的一端朝向另一端，与有效动作区域65对应的重复区域63的面积单调地变化。
接着，对通过采用根据第十一实施例的半导体装置的结构而得到的优异的效果进行说明。
在第十一实施例中，使与相对容易变成高温的有效动作区域65对应的重复区域63的面积相对大。其结果是，能够将半导体装置的动作时的多个有效动作区域65的温度均衡化。
接着，参照图29B至图31的附图，对根据第十一实施例的变形例的半导体装置进行说明。图29B至图31的附图是示出根据第十一实施例的变形例的半导体装置的有效动作区域65、开口45以及柱状凸块40的位置关系的图。图29B至图31的变形例分别与图25B至图27的第十实施例的变形例类似。
在图29B所示的变形例中，从x轴方向上的一端朝向另一端，影响范围62内的开口45的个数单调地变化。在图29C所示的变形例中，一个开口45从x轴方向上的一端的有效动作区域65跨越至另一端的有效动作区域65进行配置，影响范围62内的重复区域63的面积从x轴方向上的一端朝向另一端单调地变化。
在图30A所示的变形例中，开口45相对于有效动作区域65在x轴方向上偏移地配置。从x轴方向上的一端朝向另一端，开口45的偏移量单调地变化。在图30B所示的变形例中，与有效动作区域65对应的开口45的x轴方向上的尺寸从x轴方向上的一端朝向另一端而单调地变化。在图30C所示的变形例中，多个开口45中的一部分的开口45与多个有效动作区域65重叠。与开口45重叠的有效动作区域65的个数从x轴方向上的一端朝向另一端而单调地变化。
在图31所示的变形例中，任一开口45均不与有效动作区域65重叠，开口45配置在有效动作区域65的附近。配置在有效动作区域65中的每一个的附近的开口45的个数从x轴方向上的一端朝向另一端而单调地变化。
在第十一实施例的各变形例中，与一端的有效动作区域65对应的重复区域63的面积最大，且朝向x轴方向上的另一端，与有效动作区域65对应的重复区域63的面积变小。由此，在图29B至图31所示的变形例中，也可得到与第十一实施例同样的效果。
[第十二实施例]
接着，参照图32A对根据第十二实施例的半导体装置进行说明。以下，对于与根据第十实施例的半导体装置(图24A、图24B、图25A)共同的结构，将省略说明。
图32A是示出根据第十二实施例的半导体装置的有效动作区域65、开口45以及柱状凸块40的位置关系的图。在第十实施例中，多个有效动作区域65在x轴方向上以等间距排列。在第十二实施例中，多个有效动作区域65的排列间距不均匀，开口45以等间距排列。多个开口45的面积相等。此外，开口45中的每一个配置在对应的有效动作区域65的影响范围62的内部。因此，影响范围62与开口45重叠的多个重复区域63的面积也变得相等。
能够认为有效动作区域65的几何中心PA相当于根据第一实施例的动作区域61的几何中心PA(图1)。与图10A所示的第三实施例的情况同样地，用Dx表示有效动作区域65中的每一个的几何中心PA和与其对应的开口45的几何中心PO的x轴方向上的偏移量(最靠近开口的偏移量)。最靠近开口的偏移量Dx从多个单位晶体管60的排列的中心朝向端部而变大。因此，与第十实施例的情况同样地，能够将动作时的单位晶体管60的温度均衡化。
接着，参照图32B对根据第十二实施例的变形例的半导体装置进行说明。图32B是示出根据第十二实施例的变形例的半导体装置的有效动作区域65、开口45以及柱状凸块40的位置关系的图。在本变形例中，多个开口45也以等间距在x轴方向上排列。有效动作区域65以等间距或不等间距进行排列。
在本变形例中，最靠近开口的偏移量Dx从多个单位晶体管60的排列的一端朝向另一端而变大。在本变形例中，与图28以及图29A所示的第十一实施例的情况同样地，能够将动作时的单位晶体管60的温度均衡化。
上述的各实施例为例示，能够进行在不同的实施例中示出的结构的部分置换或组合，这是不言而喻的。关于多个实施例的基于同样的结构的同样的作用效果，将不在每个实施例逐次提及。进而，本发明并不限制于上述的实施例。例如，能够进行各种变更、改良、组合等，对本领域技术人员而言，这是显而易见的。

Claims (16)

1.一种半导体装置，具有：
多个单位晶体管，形成在基板上，包含流过动作电流的动作区域；
第一布线，配置在所述动作区域的上方，成为流过所述单位晶体管的电流的路径；
绝缘膜，配置在所述第一布线上，所述绝缘膜设置有在俯视下整个区域与所述第一布线重叠的至少一个开口；以及
金属构件，配置在所述绝缘膜上，穿过所述开口与所述第一布线电连接，
多个所述单位晶体管在第一方向上并列地配置在所述基板上，
在俯视下，所述开口的几何中心相对于多个所述单位晶体管中的每一个的所述动作区域的几何中心在所述第一方向上偏移，
在将具有与多个所述单位晶体管中的每一个的所述动作区域的几何中心最近的几何中心的所述开口定义为最靠近开口时，从所述单位晶体管中的每一个的所述动作区域的几何中心到所述最靠近开口的几何中心的向所述第一方向的偏移量，从多个所述单位晶体管的排列的中心朝向端部而变大。
2.根据权利要求1所述的半导体装置，其中，
在关于所述第一方向配置在两端的两个所述单位晶体管的所述动作区域的几何中心之间配置有所述开口，在比关于所述第一方向配置在两端的两个所述单位晶体管的所述动作区域的几何中心靠外侧，未配置所述开口。
3.根据权利要求1或2所述的半导体装置，其中，
关于相对于所述第一方向正交的方向，在不同的位置配置有至少两个所述开口。
4.根据权利要求1至3中的任一项所述的半导体装置，其中，
在俯视下，多个所述单位晶体管中的每一个的所述动作区域的几何中心相对于所述金属构件的几何中心在与所述第一方向正交的方向上偏移。
5.根据权利要求1至4中的任一项所述的半导体装置，其中，
多个所述单位晶体管的所述动作区域具有在相对于所述第一方向正交的方向上长的平面形状。
6.根据权利要求1至5中的任一项所述的半导体装置，其中，
所述金属构件构成包含以铜为主成分的金属柱的柱状凸块。
7.根据权利要求1至6中的任一项所述的半导体装置，其中，
所述金属构件构成配置在所述基板上的第二布线，
所述半导体装置还具有设置在所述第二布线上的外部连接用的端子，
所述金属构件与所述外部连接用的端子电连接。
8.根据权利要求1至7中的任一项所述的半导体装置，其中，
所述绝缘膜包含氧化硅、氮化硅以及树脂中的至少一种材料。
9.根据权利要求1至8中的任一项所述的半导体装置，其中，
多个所述单位晶体管中的每一个是包含形成在所述基板上的集电极层、基极层以及发射极层的双极晶体管，所述动作区域是在厚度方向上流过动作电流的区域。
10.根据权利要求9所述的半导体装置，其中，
所述单位晶体管中的每一个的所述集电极层、所述基极层以及所述发射极层在所述基板上依次层叠，所述发射极层与所述第一布线电连接，所述基极层与所述发射极层的界面被设为异质结。
11.根据权利要求10所述的半导体装置，其中，
所述基板由GaAs形成，所述发射极层由InGaP形成。
12.根据权利要求10所述的半导体装置，其中，
所述单位晶体管中的每一个是包含由SiGe构成的所述基极层的异质结双极晶体管。
13.根据权利要求1至8中的任一项所述的半导体装置，其中，
多个所述单位晶体管中的每一个是包含形成在所述基板上的源极、漏极以及栅极的场效应晶体管，所述动作区域是在所述基板的表面的面内方向上流过动作电流的区域。
14.一种半导体装置，具有：
多个单位晶体管，形成在基板上，包含流过动作电流的动作区域；
布线，配置在所述动作区域的上方，成为流过所述单位晶体管的电流的路径；
绝缘膜，配置在所述布线上，所述绝缘膜设置有在俯视下整个区域与所述布线重叠的至少一个开口；以及
金属构件，配置在所述绝缘膜上，穿过所述开口与所述布线电连接，
多个所述单位晶体管在第一方向上并列地配置在所述基板上，
在俯视下，所述开口的几何中心相对于多个所述单位晶体管中的每一个的所述动作区域的几何中心在所述第一方向上偏移，
在将具有与多个所述单位晶体管中的每一个的所述动作区域的几何中心最近的几何中心的所述开口定义为最靠近开口时，从关于所述第一方向配置在一端的所述单位晶体管的所述动作区域的几何中心到所述最靠近开口的几何中心的向所述第一方向的偏移量，小于从配置在另一端的所述单位晶体管的所述动作区域的几何中心到所述最靠近开口的几何中心的向所述第一方向的偏移量。
15.根据权利要求14所述的半导体装置，其中，
从多个所述单位晶体管的所述动作区域的几何中心到所述最靠近开口的几何中心的向所述第一方向的偏移量，从所述第一方向上的一端朝向另一端而变大。
16.一种半导体装置，具有：
多个单位晶体管，形成在基板上，包含流过动作电流的至少一个动作区域；
布线，配置在所述动作区域的上方，成为流过所述单位晶体管的电流的路径；
绝缘膜，配置在所述布线上，所述绝缘膜设置有在俯视下整个区域与所述布线重叠的至少一个开口；以及
金属构件，配置在所述绝缘膜上，穿过所述开口与所述布线电连接，
多个所述单位晶体管在第一方向上并列地配置在所述基板上，
将在俯视下包含多个所述单位晶体管中的每一个的所述动作区域的最小的长方形定义为有效动作区域，将用如下的假想直线划分的多个区域定义为与位于该区域的内部的所述有效动作区域对应的影响范围，所述假想直线通过以彼此相邻的所述有效动作区域的几何中心为两端的线段的中点，并平行于与所述第一方向正交的第二方向，此时，作为所述影响范围与所述开口重叠的区域的重复区域的面积根据所述有效动作区域而不同，
与关于所述第一方向位于两端的所述有效动作区域对应的所述重复区域的面积，小于与两端以外的所述有效动作区域对应的所述重复区域的面积。
CN201811490781.1A 2017-12-06 2018-12-06 半导体装置 Active CN109994440B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2017234278 2017-12-06
JP2017-234278 2017-12-06
JP2018-115799 2018-06-19
JP2018115799 2018-06-19
JP2018168440A JP2019220668A (ja) 2017-12-06 2018-09-10 半導体装置
JP2018-168440 2018-09-10

Publications (2)

Publication Number Publication Date
CN109994440A true CN109994440A (zh) 2019-07-09
CN109994440B CN109994440B (zh) 2022-12-02

Family

ID=66658518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811490781.1A Active CN109994440B (zh) 2017-12-06 2018-12-06 半导体装置

Country Status (2)

Country Link
US (1) US10734310B2 (zh)
CN (1) CN109994440B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112216676A (zh) * 2019-07-11 2021-01-12 株式会社村田制作所 半导体装置
CN112310074A (zh) * 2019-07-31 2021-02-02 株式会社村田制作所 半导体装置以及高频模块
CN113225030A (zh) * 2020-02-05 2021-08-06 株式会社村田制作所 功率放大电路、半导体器件
CN113225034A (zh) * 2020-02-05 2021-08-06 株式会社村田制作所 功率放大电路、半导体器件
WO2022120822A1 (zh) * 2020-12-11 2022-06-16 华为技术有限公司 半导体器件及其制备方法、电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021175027A (ja) * 2020-04-21 2021-11-01 株式会社村田製作所 電力増幅器、電力増幅回路、電力増幅デバイス
US11621209B2 (en) 2021-08-17 2023-04-04 Qualcomm Incorporated Semiconductor device thermal bump

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734193A (en) * 1994-01-24 1998-03-31 The United States Of America As Represented By The Secretary Of The Air Force Termal shunt stabilization of multiple part heterojunction bipolar transistors
JP2003077930A (ja) * 2001-09-05 2003-03-14 Toshiba Corp 半導体装置及びその製造方法
US20110254986A1 (en) * 2009-09-11 2011-10-20 Panasonic Corporation Analog-digital converter, image sensor system and camera device
CN105655393A (zh) * 2014-11-27 2016-06-08 株式会社村田制作所 化合物半导体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015104967A1 (ja) 2014-01-10 2015-07-16 株式会社村田製作所 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734193A (en) * 1994-01-24 1998-03-31 The United States Of America As Represented By The Secretary Of The Air Force Termal shunt stabilization of multiple part heterojunction bipolar transistors
JP2003077930A (ja) * 2001-09-05 2003-03-14 Toshiba Corp 半導体装置及びその製造方法
US20110254986A1 (en) * 2009-09-11 2011-10-20 Panasonic Corporation Analog-digital converter, image sensor system and camera device
CN102334293A (zh) * 2009-09-11 2012-01-25 松下电器产业株式会社 模拟/数字变换器、图像传感器***、照相机装置
CN105655393A (zh) * 2014-11-27 2016-06-08 株式会社村田制作所 化合物半导体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112216676A (zh) * 2019-07-11 2021-01-12 株式会社村田制作所 半导体装置
CN112310074A (zh) * 2019-07-31 2021-02-02 株式会社村田制作所 半导体装置以及高频模块
CN113225030A (zh) * 2020-02-05 2021-08-06 株式会社村田制作所 功率放大电路、半导体器件
CN113225034A (zh) * 2020-02-05 2021-08-06 株式会社村田制作所 功率放大电路、半导体器件
CN113225030B (zh) * 2020-02-05 2023-10-31 株式会社村田制作所 功率放大电路、半导体器件
WO2022120822A1 (zh) * 2020-12-11 2022-06-16 华为技术有限公司 半导体器件及其制备方法、电子设备

Also Published As

Publication number Publication date
US10734310B2 (en) 2020-08-04
CN109994440B (zh) 2022-12-02
US20190172773A1 (en) 2019-06-06

Similar Documents

Publication Publication Date Title
CN109887911A (zh) 半导体装置
CN109994440A (zh) 半导体装置
US10748996B2 (en) High power transistor with interior-fed gate fingers
JP7443437B2 (ja) 改善されたドレイン相互接続部及び／又はゲート相互接続部、並びにフィンガ構造
JP6906918B2 (ja) 同調半導体増幅器
CN104617092B (zh) 一种半导体器件及其制作方法
CN108598158B (zh) 一种共射共基异质结双极型晶体管
TWI752598B (zh) 放大電路之單位單元及功率放大器模組
JP2019220668A (ja) 半導体装置
KR20210052528A (ko) 트랜지스터 레벨 입력 및 출력 고조파 종단들
CN109994430A (zh) 半导体元件
JP2004039657A (ja) 半導体装置
TWI523148B (zh) 提升高電子遷移率電晶體元件崩潰電壓的方法
JP2019220669A (ja) 半導体装置
US9911836B2 (en) Vertical ballast technology for power HBT device
JP2016006870A (ja) 半導体装置
US20160056275A1 (en) Field effect transistor and semiconductor device
TWI834365B (zh) 半導體裝置
US11784245B2 (en) Semiconductor device
US11239187B2 (en) Semiconductor device
US20240194669A1 (en) Semiconductor device
TW202418545A (zh) 半導體裝置
TW202418544A (zh) 半導體裝置
CN117995835A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant