CN109935515B - 形成图形的方法 - Google Patents

形成图形的方法 Download PDF

Info

Publication number
CN109935515B
CN109935515B CN201711364263.0A CN201711364263A CN109935515B CN 109935515 B CN109935515 B CN 109935515B CN 201711364263 A CN201711364263 A CN 201711364263A CN 109935515 B CN109935515 B CN 109935515B
Authority
CN
China
Prior art keywords
photomask
rectangular opening
photoresist
patterns
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711364263.0A
Other languages
English (en)
Other versions
CN109935515A (zh
Inventor
王函隽
刘凯铭
林金隆
李易修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201711364263.0A priority Critical patent/CN109935515B/zh
Priority to US16/209,871 priority patent/US10969687B2/en
Publication of CN109935515A publication Critical patent/CN109935515A/zh
Application granted granted Critical
Publication of CN109935515B publication Critical patent/CN109935515B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/203—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure comprising an imagewise exposure to electromagnetic radiation or corpuscular radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种形成图形的方法，其步骤包含使用第一光掩模对一光致抗蚀剂进行第一次曝光制作工艺、使用第二光掩模对该光致抗蚀剂进行第二次曝光制作工艺，其中第二光掩模中的第二长方形开口图案会与第一光掩模中的第一长方形开口图案的角落彼此重叠、以及进行一显影制作工艺移除该光致抗蚀剂在两次曝光制作工艺中未受到曝光的部位，以在其中形成交错排列的孔状图形。

Description

形成图形的方法
技术领域
本发明涉及一种形成孔状图形的半导体制作工艺，特别是涉及一种采用光刻-光刻-蚀刻(litho-litho-etch,LLE)双重图案化方法来形成孔状图形的半导体制作工艺。
背景技术
随着半导体技术不断地演进以及存储装置的应用领域越来越广，高容量存储元件的制作也需要越来越高的电路集成度并又要能同时保持其元件的电性。为此需求，有许多改善现有光刻制作工艺、存储单元结构及其物理特性的研究正在积极地进行。
当接触孔的尺寸小于50纳米时，要使用现有单次的氟化氩(ArF)激光曝光制作工艺来界定出微细的接触孔图形是非常困难的事，就算是有采用浸润式光刻制作工艺也是一样，故在现今业界中要界定微细的接触孔图案多会采行双重图案(double patterning)制作工艺来制作，如光刻-光刻-蚀刻(litho-litho-etch,LLE)、光刻-蚀刻-光刻-蚀刻(litho-etch-litho-etch,LELE)、光刻-冻结-光刻-蚀刻(litho-freeze-litho-etch,LFLE)、或是自对准双重图案(self-aligned double patterning,SADP)等制作工艺，以在不使用更高阶的光刻机台，如超紫外光(EUV)光刻机台，的基础上界定出具有超越现有光刻分辨率的特征图案。
发明内容
本发明为一种改良的光刻-光刻-蚀刻(litho-litho-etch,LLE)半导体图形化制作工艺，特别用来形成交错排列的孔状图形，如存储元件中的密集排列的接触孔图案。
本发明的目的在于提出一种形成图形的方法，其步骤包含提供一光致抗蚀剂、使用第一光掩模对该光致抗蚀剂进行第一次曝光制作工艺，其中该第一光掩模具有阵列排列的第一长方形开口图案、使用第二光掩模对该光致抗蚀剂进行第二次曝光制作工艺，其中该第二光掩模具有阵列排列的第二长方形开口图案，且该些第二长方形图案与该些第一长方形开口图案的角落彼此重叠、以及进行一显影制作工艺移除该光致抗蚀剂在该第一次曝光制作工艺以及该第二次曝光制作工艺中未受到曝光的部位，如此在该光致抗蚀剂中形成交错排列的孔状图形。
本发明的这类目的与其他目的在阅者读过下文以多种图示与绘图来描述的优选实施例细节说明后必然可变得更为明了显见。
附图说明
本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些图示中：
图1为本发明实施例中一第一光掩模与一第二光掩模以及其上的长方形开口图案的平面图；
图2为本发明实施例中第一光掩模与第二光掩模上的长方形开口图案重叠后的平面图；
图3为本发明实施例中光致抗蚀剂在两次曝光以及显影后的立体图；以及
图4为本发明实施例中用第一光掩模与第二光掩模实际对一光致抗蚀剂进行曝光显影后所产生的光致抗蚀剂图案的平面图。
需注意本说明书中的所有图示都为图例性质，为了清楚与方便图示说明之故，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。
主要元件符号说明
10 第一光掩模
10a 长方形开口图案
20 第二光掩模
20a 长方形开口图案
30 蚀刻目标层
40 光致抗蚀剂
40a 第一次曝光区域
40b 第二次曝光区域
40c 未曝光区域
50 长方形开口图案
60 孔状图案
P1 第一次曝光制作工艺
P2 第二次曝光制作工艺
P3 显影制作工艺
具体实施方式
在下文的本发明细节描述中，元件符号会标示在随附的图示中成为其中的一部份，并且以可实行该实施例的特例描述方式来表示。这类的实施例会说明足够的细节使该领域的一般技术人士得以具以实施。为了图例清楚之故，图示中可能有部分元件的厚度会加以夸大。阅者需了解到本发明中也可利用其他的实施例或是在不悖离所述实施例的前提下作出结构性、逻辑性、及电性上的改变。因此，下文的细节描述将不欲被视为是一种限定，反之，其中所包含的实施例将由随附的权利要求来加以界定。
首先请参照图1，其为根据本发明优选实施例中一第一光掩模与一第二光掩模以及其上的长方形开口图案的平面图。本发明提出了一种光刻-光刻-蚀刻(litho-litho-etch,LLE)的图案形成方法，其方法中使用了两道光掩模，分别为第一光掩模10与第二光掩模20，来对同一光致抗蚀剂进行曝光动作，以在光致抗蚀剂上得出所欲的图形。第一光掩模10与第二光掩模20上都已具备预先界定的长方形开口图案，在图中分别以10a与20a来表示，其以阵列排列方式规律地分布在光掩模平面上。需注意的是，尽管图中所示的第一光掩模10与第二光掩模20看起来具有相同的长方形开口图案以及排列方式，然而其长方形开口图案的位置是相互偏移错位的，且可能有不同的大小，其在后续图示中将能了解。
现在请参照图2，其为根据本发明实施例中第一光掩模10与第二光掩模20上的长方形开口图案10a与20a重叠后的平面图。从图中可以看到第一光掩模10与第二光掩模20的长方形开口图案10a与20a具有相同的大小，但因为其相对位置偏移错位之故，第一长方形开口图案10a与第二长方形开口图案20a的角落会彼此重叠，并因此在长方形开口图案10a与20a之间界定出的在实际曝光制作工艺中不会照到光的区域。
现在请参照图3，其为根据本发明实施例中使用第一光掩模10与第二光掩模20实际对光致抗蚀剂进行曝光显影后所产生的光致抗蚀剂图案的立体图。首先提供一蚀刻目标层30，如一基底。此蚀刻目标层30可包括各种掺杂区域以及主动区域，其依本领域中实际的设计需求来配置，其也可包括其他半导体基底、外延硅基底、硅锗(SiGe)基底、以及绝缘体覆硅(SOI)基底。在其他实施例中，如在形成存储元件中的接触孔(contact hole)制作工艺中，蚀刻目标层30可以是一硬掩模层，如一非晶硅层，其下方形成有用来容置所欲形成的接触结构的介电层，如一层间介电层(interlayer dielectric,ILD)，且其内部可能已预先形成有字符线与位线等部件。
之后在蚀刻目标层30上涂布形成一层光致抗蚀剂40。在本发明制作工艺中，光致抗蚀剂40采用的是负型(negative tone)光致抗蚀剂。之后使用第一光掩模10对光致抗蚀剂40进行第一次曝光制作工艺P1，如此在光致抗蚀剂40上界定出第一潜像，文中称为第一次曝光区域40a。接着，使用第二光掩模20对光致抗蚀剂40进行第二次曝光制作工艺P2，如此在光致抗蚀剂40上界定出第二潜像，文中称为第二次曝光区域40b。
如图2所示，由于第一光掩模10与第二光掩模20上的长方形开口图案10a与20a的角落重叠之故，经过第一次曝光制作工艺P1以及第二次曝光制作工艺P2之后在光致抗蚀剂40上界定出的第一次曝光区域40a与第二次曝光区域40b的角落也会彼此重叠，因而在光致抗蚀剂40上界定出未曝光区域40c，该未曝光区域40c在两次的曝光制作工艺中都未受光。
接着，对经过曝光制作工艺的光致抗蚀剂进行一显影制作工艺P3。在此制作工艺中，由于光致抗蚀剂40采用的是负型光致抗蚀剂，当其为UV光所曝照时，其内部组成会交联化以及聚合化，使其变得难以溶解在显影液之中。故此，负型光致抗蚀剂受到曝光的部位在显影制作工艺中会保留下来，而未受曝光的区域会被溶解。在本发明中，将光致抗蚀剂以及曝光能量控制成只要曝过一次光就交联硬化的性质，如此显影制作工艺P3能移除光致抗蚀剂40两次曝光制作工艺都未受光的未曝光区域40c，因而形成如图中所示呈错位排列的长方形开口图案50。显影制作工艺P3可搭配烘烤步骤来获得更好的结果。
尽管图3中所示的最终显影图案是长方形开口形态，然而在实际最终显影后所形成的开口图案会圆角化(corner rounding)，而呈现如图4所示的所欲的孔状图案60，每一孔状图案60都是由两个第一长方形开口图案10a与两个第二长方形开口图案20a所界定而成。
在光致抗蚀剂40上形成孔状图案60后，之后以光致抗蚀剂40为掩模对蚀刻目标层30进行一蚀刻制作工艺，如此能将光致抗蚀剂40上的孔状图案60转印到蚀刻目标层30上。之后再以具有所界定的孔状图案60的蚀刻目标层30为硬掩模再次进行蚀刻制作工艺，将孔状图案60转印至下方的层间介电层(未示出)，如此即可在层间介电层中形成了交错排列的接触孔结构。由于层间介电层与接触孔不是本发明的重要技术特征，故为了图示简明之故不予示出。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (3)

1.一种形成图形的方法，其特征在于，包含：
提供一负型显影光致抗蚀剂；
使用第一光掩模对该负型显影光致抗蚀剂进行第一次曝光制作工艺而在该负型显影光致抗蚀剂上界定出第一次曝光区域，其中该第一光掩模具有阵列排列的第一长方形开口图案，该第一次曝光区域对应该第一长方形开口图案；
使用第二光掩模对该负型显影光致抗蚀剂进行第二次曝光制作工艺而在该负型显影光致抗蚀剂上界定出第二次曝光区域，其中该第二光掩模具有阵列排列的第二长方形开口图案，该些第二长方形图案与该些第一长方形开口图案的角落彼此重叠，且该第二次曝光区域对应该第二长方形开口图案；以及
进行一显影制作工艺移除该负型显影光致抗蚀剂在该第一次曝光制作工艺以及该第二次曝光制作工艺中未受到曝光的部位，如此在该负型显影光致抗蚀剂中形成交错排列的孔状图形，其中每一该孔状图形是由两个该第一长方形开口图案与两个该第二长方形开口图案界定而成。
2.如权利要求1所述的形成图形的方法，还包含以显影后的该光致抗蚀剂为蚀刻掩模对下方的基底进行一蚀刻制作工艺。
3.如权利要求1所述的形成图形的方法，其中该些孔状图形为接触孔图形。
CN201711364263.0A 2017-12-18 2017-12-18 形成图形的方法 Active CN109935515B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711364263.0A CN109935515B (zh) 2017-12-18 2017-12-18 形成图形的方法
US16/209,871 US10969687B2 (en) 2017-12-18 2018-12-04 Method for forming patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711364263.0A CN109935515B (zh) 2017-12-18 2017-12-18 形成图形的方法

Publications (2)

Publication Number Publication Date
CN109935515A CN109935515A (zh) 2019-06-25
CN109935515B true CN109935515B (zh) 2021-07-13

Family

ID=66813820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711364263.0A Active CN109935515B (zh) 2017-12-18 2017-12-18 形成图形的方法

Country Status (2)

Country Link
US (1) US10969687B2 (zh)
CN (1) CN109935515B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908837A (zh) * 2019-11-19 2021-06-04 长鑫存储技术有限公司 半导体器件及半导体器件的制备方法
US20240047481A1 (en) * 2021-04-16 2024-02-08 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing array substrate and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1393906A (zh) * 2001-06-26 2003-01-29 联华电子股份有限公司 制作动态随机存取存储器的下层存储结的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040849A (ja) * 2008-08-06 2010-02-18 Tokyo Ohka Kogyo Co Ltd レジストパターン形成方法
KR101031465B1 (ko) * 2008-11-03 2011-04-26 주식회사 하이닉스반도체 반도체 소자의 미세 콘택홀 형성 방법
WO2012021498A2 (en) * 2010-08-09 2012-02-16 Virginia Tech Intellectual Properties, Inc. Multiple exposure with image reversal in a single photoresist layer
JP5881567B2 (ja) * 2012-08-29 2016-03-09 株式会社東芝 パターン形成方法
KR102248436B1 (ko) 2014-05-23 2021-05-07 삼성전자주식회사 반도체 소자의 제조방법
JP6015969B2 (ja) * 2014-08-19 2016-10-26 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 回路基板の形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1393906A (zh) * 2001-06-26 2003-01-29 联华电子股份有限公司 制作动态随机存取存储器的下层存储结的方法

Also Published As

Publication number Publication date
US20190187562A1 (en) 2019-06-20
CN109935515A (zh) 2019-06-25
US10969687B2 (en) 2021-04-06

Similar Documents

Publication Publication Date Title
US11748540B2 (en) Method and structure for mandrel and spacer patterning
US8580685B2 (en) Integrated circuit having interleaved gridded features, mask set, and method for printing
US7776750B2 (en) Semiconductor device and method for forming a pattern in the same with double exposure technology
US20040102048A1 (en) Method for manufacturing semiconductor device
KR20140134590A (ko) 단일 노출을 사용하여 복수의 층 패턴을 정의하는 방법
US10734284B2 (en) Method of self-aligned double patterning
KR20120126442A (ko) 반도체 소자의 패턴 형성 방법
CN109935515B (zh) 形成图形的方法
US20130045591A1 (en) Negative tone develop process with photoresist doping
US6638664B2 (en) Optical mask correction method
TWI694309B (zh) 半導體裝置的形成方法
KR101159689B1 (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR20120081653A (ko) 반도체 소자의 마스크 제조 방법
US20230367946A1 (en) Methods for forming pattern layout, mask, and semiconductor structure
CN111999987B (zh) 电子束正胶的曝光方法
US20230057293A1 (en) Method and Structure for Mandrel Patterning
US8765329B2 (en) Sub-resolution rod in the transition region
KR20100026732A (ko) 반도체 소자의 제조 방법
KR20130022677A (ko) 반도체 소자의 미세 패턴들의 배열을 형성하는 방법
US20120252199A1 (en) Methods for fabricating a photolithographic mask and for fabricating a semiconductor integrated circuit using such a mask
TW469506B (en) Pattern transfer method
KR20120041989A (ko) 반도체 소자의 제조 방법
KR100741909B1 (ko) 폴리머를 이용한 반도체 소자의 게이트 형성 방법
KR20070033586A (ko) 이중노광을 이용한 미세 레지스트막패턴 형성방법
KR20100001814A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant