CN109921641A - 一种自适应差值电流模的控制电路及其控制方法 - Google Patents

Abstract

本发明公开的一种自适应差值电流模的控制电路及其控制方法，包括：高端功率PMOS管，低端功率NMOS管，反馈电阻R1、R2，自适应误差放大器，采样高端功率PMOS管和低端功率NMOS管电流的电流采样电路，用于比较电流采样电路和误差放大器输出的信号的迟滞比较电路，产生PWM输出信号的PWM控制电路，给高端功率PMOS管和低端功率NMOS管提供驱动信号的功率管Driver电路。本发明可以提高瞬态响应速度，同时简化架构降低功耗，相比于传统的PWM峰值限流控制方法省去振荡器和斜坡补偿电路，可大幅度降低输出电压纹波，并提高***稳定性。

Description

一种自适应差值电流模的控制电路及其控制方法

技术领域

本发明属于集成电路的技术领域，尤其涉及一种自适应差值电流模的控制电路及其控制方法。

背景技术

LED(发光二极管)背光比冷光灯背光具有更好的色域和更低的功耗，同时也有更快的响应速度，升压型DC-DC转换器就广泛应用于LED背光显示***，将低输入电压提升至高输出电压，从而驱动多个串联的LED。在LED应用中，升压转换器需要应付大量瞬时负载变化来保证图像质量，因此应用于类似场合的升压型DC-DC转换器需要优秀的瞬态响应，同时也要降低功耗，提高效率。

常见的PWM峰值电流模控制电路，能够实现较高精度的输出，但在占空比大于50％的情况下存在难以校正的峰值电流与平均电流的误差，会造成电路的不稳定，同时LED应用场合也需要更高速的瞬态响应能力。

发明内容

发明目的：为解决上述现有技术峰值电流与平均电流的误差造成电路不稳定、瞬态响应速度慢的问题，本发明提供一种自适应差值电流模的控制电路及其控制方法。

技术方案：本发明提供一种自适应差值电流模的控制电路，包括第一电感、电容、第一～第三电阻、高端功率PMOS管、低端功率NMOS管、自适应误差放大器、电流采样电路、迟滞比较器、PWM控制逻辑电路、功率管Driver电路；所述电流采样电路包括第一电流采样电路和第二电流采样电路，所述第一电流采样电路为高端功率PMOS管导通期间电流采样电路，所述第二电流采样电路为低端功率NMOS管导通期间电流采样电路，所述第一电流采样电路包括第一运算放大器；所述第二电流采样电路包括第二运算放大器；

所述电容与第三电阻并联后一端接地，另外一端为电路的输出端；第一电阻的一端分别与电路的输出端、高端功率PMOS管的漏极连接，另外一端分别与第二电阻的一端、自适应误差放大器的反相输入端连接；第二电阻的另外一端接地，所述自适应误差放大器的输出端连接迟滞比较器的反相输入端，所述迟滞比较器的同相输入端连接第一运算放大器的输出端和第二运算放大器的输出端；所述第一运算放大器的反相输入端连接低端功率NMOS管的漏极，同相输入端连接高端功率PMOS管的漏极；所述第二运算放大器的同相输入端连接低端功率NMOS管的漏极，反相输入端连接低端功率NMOS管的源极；所述低端功率NMOS管的源极接地，漏极分别与高端功率PMOS管的源极、第一电感的一端连接；所述迟滞比较器的输出端与PWM控制逻辑电路的输入端连接；PWM控制逻辑电路的输出端与功率管Driver电路的输入端连接，功率管Driver电路的输出端分别连接低端功率NMOS管的栅极和低端功率NMOS管的栅极。

进一步的，所述自适应误差放大器包括：第一～第八增强型PMOS管、第四电阻、第一～第六增强型NMOS管、第三运算放大器、直流电源；

所述第一增强型PMOS管的栅极与漏极短接，并连接第二增强型PMOS管的栅极，所述第一增强型PMOS管的漏极连接第一增强型NMOS管的漏极；第一增强型NMOS管的源极接第二增强型NMOS管的漏极，第二增强型NMOS管的源极接地，所述第一增强型NMOS管的栅极连接第三运算放大器的输出端，所述第三运算放大器的反相输入端分别连接第二增强型NMOS管的栅极、第三增强型PMOS管的漏极和第三增强型NMOS管的漏极；所述第三运算放大器的同相输入端连接第三增强型NMOS管的栅极和第四增强型NMOS管的栅极；所述第四增强型NMOS管的栅极和第三增强型NMOS管的栅极均连接偏置电压；所述第三增强型PMOS管的栅极为该自适应误差放大器的同相输入端；所述第三增强型PMOS管源极连接第四电阻的一端和第二增强型PMOS管的漏极；所述第四电阻的另外一端连接第四增强型PMOS管的源极和第五增强型NMOS管的漏极；所述第四增强型PMOS管的漏极连接第五增强型NMOS管的栅极和第四增强型NMOS管的漏极；所述第五增强型NMOS管的栅极连接第六增强型NMOS管的栅极，所述第六增强型NMOS管的漏极为自适应误差放大器输出端，并连接第八增强型PMOS管的漏极和第七增强型PMOS管的栅极；所述第七增强型PMOS管的源极连接第六增强型PMOS管的漏极和第八增强型PMOS管的栅极；所述第六增强型PMOS管的栅极连接第五增强型PMOS管的栅极，所述第五增强型PMOS管的漏极与栅极短接，并与直流源的负极连接；所述第一增强型PMOS管的源极、第二增强型PMOS管的源极、第五增强型PMOS管的源极、第六增强型PMOS管的源极、第八增强型PMOS管的源极均与电源电压VDD连接；所述第三增强型NMOS管的源极、第四增强型NMOS管的源极、第五增强型NMOS管的源极、直流源的正极、第七增强型PMOS管的漏极、第六增强型PMOS管的源极接地。

进一步的，所述第一电流采样电路还包括第九增强型PMOS管、第五电阻；所述第九增强型PMOS管的源极与低端功率NMOS管的漏极连接、漏极与第一运算放大器的反相输入端和第五电阻的一端连接，栅极与高端功率PMOS管的栅极连接，所述第五电阻的另一端与第一运算放大器的同相输入端连接。

进一步的，所述第二电流采样电路还包括第七、八增强型NMOS管；所述第七增强型NMOS管的源极连接低端功率NMOS管的漏极；漏极连接第二运算放大器的同相输入端，所述第七增强型NMOS管的栅极和第八增强型NMOS管的栅极均连接低端功率NMOS管的栅极；所述第八增强型NMOS管的漏极连接第二运算放大器的反相输入端；源极连接低端功率NMOS管的源极。

一种自适应差值电流模的控制方法：

当第一电感电流上升时，低端功率NMOS管导通，高端功率PMOS管关断，第一电感的电流通过低端功率NMOS管流向接地端，第二运算放大器将第一电感的电流上升的变化转换成电压信号VSENSE2，当VSENSE2＝VC+Vhys时，第一电感的电流达到最大值；此时功率管Driver电路输出的电信号控制高端功率PMOS管导通，低端功率NMOS管关断；VC为自适应误差放大器输出电压；Vhys为迟滞比较器自身产生的迟滞电压；

当高端功率PMOS管导通，低端功率NMOS管关断时，第一电感L通过高端功率PMOS管向电容充电，此时第一电感的电流逐渐下降，第一运算放大器将第一电感的电流下降的变化转换成电压信号VSENSE1，当VSENSE1＝VC-Vhys时，第一电感的电流达到最小值；此时功率管Driver电路输出的电信号控制高端功率PMOS管关断，低端功率NMOS管导通。

有益效果：本发明简化了现有技术中的振荡器以及斜坡补偿部分，降低了版图面积及电流消耗，并能提高输出电压精度，减小输出电压纹波，同时进一步提高了瞬态响应速度，在不同负载条件下动态调节电感电流差值，提高了***稳定性。

附图说明

图1是现有技术的峰值电流模PWM控制电路原理图；

图2是本发明的电路原理；

图3是本发明的自适应误差放大器电路原理图；

图4是本发明的高端功率PMOS管导通期间电流采样电路；

图5是本发明的低端功率NMOS管导通期间电流采样电路。

具体实施方式

构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。

如图1所示，常见的PWM峰值电流模控制电路包括两个负反馈电阻、功率PMOS管、功率NMOS管、误差放大器、电流采样电路、振荡器、Ramp产生电路、PWM比较器、Driver模块。上述所示电路结构通过两个负反馈电阻得到反馈电压V_FB，经过误差放大器得到误差放大信号VC，由电流采样电路采样电感峰值电流和振荡器产生的Islope信号叠加得到VRamp，再由PWM比较器对VC和VRamp进行比较，得到的信号和振荡器时钟信号共同控制Driver模块产生驱动功率管栅的信号。

本实施例的自适应差值电流模的控制电路在上述电路中做了改进，具体如图2所示，包括：第一电感L、电容C0、第一～第三电阻(R1、R2、R3)、高端功率PMOS管、低端功率NMOS管、自适应误差放大器、电流采样电路、迟滞比较器、PWM控制逻辑电路、功率管Driver电路；所述电流采样电路包括第一电流采样电路和第二电流采样电路，所述第一电流采样电路为高端功率PMOS管导通期间电流采样电路，所述第二电流采样电路为低端功率NMOS管导通期间电流采样电路，所述第一电流采样电路包括第一运算放大器OPA1；所述第二电流采样电路包括第二运算放大器OPA2。

所述电容C0与R3并联后一端接地，另外一端为电路的输出端；第一电阻R1的一端分别与电路的输出端、高端功率PMOS管的漏极连接，另外一端分别与第二电阻R2的一端、自适应误差放大器的反相输入端连接；第二电阻R2的另外一端接地，所述自适应误差放大器的输出端连接迟滞比较器的反相输入端，所述迟滞比较器的同相输入端连接第一运算放大器OPA1的输出端和第二运算放大器OPA2的输出端；所述第一运算放大器OPA1的反相输入端连接低端功率NMOS管的漏极，同相输入端连接高端功率PMOS管的漏极；所述第二运算放大器OPA的同相输入端连接低端功率NMOS管的漏极，反相输入端连接低端功率NMOS管的源极；所述低端功率NMOS管的源极接地，漏极分别与高端功率PMOS管的源极、第一电感L的一端连接；所述迟滞比较器的输出端与PWM控制逻辑电路的输入端连接；PWM控制逻辑电路的输出端与功率管Driver电路的输入端连接，功率管Driver电路的输出端分别连接低端功率NMOS管的栅极和低端功率NMOS管的栅极。

反馈电阻R1、R2采样输出电压，与自使用放大器内部的基准电压Vref通过自适应误差放大器得到随负载变化而自适应调整的VC信号，通过电流采样模块中的高端功率PMOS管导通期间电流采样电路和低端功率NMOS管导通期间电流采样电路对电感电流进行全周期采样并转换为电压信号VSENSE1/VSENSE2，将VC信号和VSENSE1/VSENSE2信号送入迟滞比较器得到VPWM信号，再经过PWM控制逻辑电路以及功率管Driver电路得到驱动高端功率PMOS管和低端功率NMOS管栅的信号，从而控制电感电流差值来实现***的稳定。相比于常规的PWM峰值电流模控制方法，自适应差值电流模省去了振荡器以及由于***稳定性问题而引入的斜坡补偿电路，节省了版图面积同时降低了功耗，进一步的，自适应差值电流模将电感电流的差值设为定值，并随着负载变化自适应调节电感电流差值，由于电感电流差值固定而非PWM峰值电流模中电感电流一定要达到最大值，自适应差值电流模的响应速度更快并且输出电压纹波也更小。

如图3所示，本实施例的自适应误差放大器包括：所述自适应误差放大器包括：第一～第八增强型PMOS管(MP1～MP8)、第四电阻R4、第一～第六增强型NMOS管(MN1～MN6)、第三运算放大器OPA3、直流电源Ib1。

所述第一增强型PMOS管MP1的栅极与漏极短接，并连接第二增强型PMOS管MP2的栅极，所述第一增强型PMOS管MP1的漏极连接第一增强型NMOS管MN1的漏极；第一增强型NMOS管MN1的源极接第二增强型NMOS管MN2的漏极，第二增强型NMOS管MN2的源极接地，所述第一增强型NMOS管MN1的栅极连接第三运算放大器OPA3的输出端，所述第三运算放大器OPA3的反相输入端分别连接第二增强型NMOS管MN2的栅极、第三增强型PMOS管MP3的漏极和第三增强型NMOS管MN3的漏极；所述第三运算放大器OPA3的同相输入端连接第三增强型NMOS管MN3的栅极和第四增强型NMOS管MN4的栅极；所述第四增强型NMOS管MN4的栅极和第三增强型NMOS管MN3的栅极均连接偏置电压；所述第三增强型PMOS管MP3的栅极为该自适应误差放大器的同相输入端；所述第三增强型PMOS管MP3的源极连接第四电阻R4的一端和第二增强型PMOS管MP2的漏极；所述第四电阻R4的另外一端连接第四增强型PMOS管MP4的源极和第五增强型NMOS管MN5的漏极；所述第四增强型PMOS管MP4的漏极连接第五增强型NMOS管MN5的栅极和第四增强型NMOS管MN4的漏极；所述第五增强型NMOS管MN5的栅极连接第六增强型NMOS管MN6的栅极，所述第六增强型NMOS管MN6的漏极为自适应误差放大器输出端，并连接第八增强型PMOS管MP8的漏极和第七增强型PMOS管MP7的栅极；所述第七增强型PMOS管MP7的源极连接第六增强型PMOS管MP6的漏极和第八增强型PMOS管MP8的栅极；所述第六增强型PMOS管MP6的栅极连接第五增强型PMOS管MP5的栅极，所述第五增强型PMOS管MP5的漏极与栅极短接，并与直流源的负极连接；所述第一增强型PMOS管MP1的源极、第二增强型PMOS管MP2的源极、第五增强型PMOS管MP5的源极、第六增强型PMOS管MP6的源极、第八增强型PMOS管MP8的源极均与电源电压VDD连接；所述第三增强型NMOS管MN3的源极、第四增强型NMOS管MN4的源极、第五增强型NMOS管MN5的源极、直流源的正极、第七增强型PMOS管MP7的漏极、第六增强型PMOS管MP6的源极接地。

当负载电流增大时，VFB电压降低，等效于Vref电压升高，流进第三增强型NMOS管MN3的电流减小，第三运算放大器OPA3的反相输入端电压降低，将使第三运算放大器OPA3的输出升高，增大了电流镜第一增强型PMOS管MP1和第二增强型PMOS管MP2的电流，由于第三增强型NMOS管MN3和第四增强型NMOS管MN4的栅极接一样的Vbias电压(偏置电压)且均处于饱和区，则流入第三增强型NMOS管MN3和第四增强型NMOS管MN4的电流可以认为是相同的，在VFB电压降低的时候，流进第四增强型NMOS管MN4的电流增大，第五增强型NMOS管MN5栅极电压升高，因此第二增强型PMOS管MP2上增加的电流△I全部从第四电阻R4到第五增强型NMOS管MN5的路径上流出，所以A点和B点之间产生了电位差，VA-VB＝△I*R4，等于在自适应误差放大器中引入了一个可以自适应负载电流的迟滞。该自适应误差放大器的输出最终通过第六增强型NMOS管MN6得到电压VC，在之后的迟滞比较器中与采样电流电路得到的由电流转换成的电压信号比较，控制功率管的开关以达到输出稳定。

所述第五增强型PMOS管MP5、第六增强型PMOS管MP6、第七增强型PMOS管MP7、第八增强型PMOS管MP8组成峰值限流电路；当负载电流上升，VFB电压下降，第六增强型PMOS管MN6的栅极输入电压升高，导致VC电压下降，则第七增强型PMOS管MP7的源极电压降低，即第八增强型PMOS管MP8的栅极电位降低，此时的第八增强型PMOS管MP8将VC电压拉高，形成负反馈，通过限制VC的最低电位来进行峰值电流的控制。

如图4所示，所述第一电流采样电路还包括第九增强型PMOS管MP9、第五电阻R5；所述第九增强型PMOS管MP9的源极与低端功率NMOS管的漏极连接、漏极与第一运算放大器OPA1的反相输入端和第五电阻R5的一端连接，栅极与高端功率PMOS管的栅极连接，所述第五电阻R5的另一端与第一运算放大器OPA1的同相输入端连接。

如图5所示，所述第二电流采样电路还包括第七增强型NMOS管MN7、第八增强型NMOS管MN8；所述第七增强型NMOS管MN7的源极连接低端功率NMOS管的漏极；漏极连接第二运算放大器OPA2的同相输入端，所述第七增强型NMOS管MN7的栅极和第八增强型NMOS管MN8的栅极均连接低端功率NMOS管的栅极；所述第八增强型NMOS管MN8的漏极连接第二运算放大器OPA2的反相输入端；源极连接低端功率NMOS管的源极。

一种自适应差值电流模的控制方法：当第一电感L电流上升时，低端功率NMOS管导通，高端功率PMOS管关断，第一电感L的电流通过低端功率NMOS管流向接地端，第二运算放大器OPA2将第一电感L的电流上升的变化转换成电压信号VSENSE2；VSENSE2＝K2*I_L*R_OUT21；K2为比例系数，I_L为第一电感的电流，R_OUT21为第二运算放大器(OPA2)中最后一级的等效输出阻抗；当VSENSE2＝VC+Vhys时，第一电感L的电流达到最大值；此时功率管Driver电路输出的电信号控制高端功率PMOS管导通，低端功率NMOS管关断；VC为自适应误差放大器输出电压；Vhys为迟滞比较器自身产生的迟滞电压；

当高端功率PMOS管导通，低端功率NMOS管关断时，第一电感L通过高端功率PMOS管向电容充电，此时第一电感L的电流逐渐下降，第一运算放大器OPA1将第一电感L的电流下降的变化转换成电压信号VSENSE1，VSENSE1＝K1*I_L*R_OUT1，R_OUT1为第一运算放大器(OPA1)中最后一级的等效输出阻抗；当VSENSE1＝VC-Vhys时，第一电感L的电流达到最小值；此时功率管Driver电路输出的电信号控制高端功率PMOS管关断，低端功率NMOS管导通。

Claims (5)

1.一种自适应差值电流模的控制电路，其特征在于，包括第一电感、电容、第一～第三电阻、高端功率PMOS管、低端功率NMOS管、自适应误差放大器、电流采样电路、迟滞比较器、PWM控制逻辑电路、功率管Driver电路；所述电流采样电路包括第一电流采样电路和第二电流采样电路，所述第一电流采样电路为高端功率PMOS管导通期间电流采样电路，所述第二电流采样电路为低端功率NMOS管导通期间电流采样电路，所述第一电流采样电路包括第一运算放大器；所述第二电流采样电路包括第二运算放大器；

所述电容与第三电阻并联后一端接地，另外一端为电路的输出端；第一电阻的一端分别与电路的输出端、高端功率PMOS管的漏极连接，另外一端分别与第二电阻的一端、自适应误差放大器的反相输入端连接；第二电阻的另外一端接地，所述自适应误差放大器的输出端连接迟滞比较器的反相输入端，所述迟滞比较器的同相输入端连接第一运算放大器的输出端和第二运算放大器的输出端；所述第一运算放大器的反相输入端连接低端功率NMOS管的漏极，同相输入端连接高端功率PMOS管的漏极；所述第二运算放大器的同相输入端连接低端功率NMOS管的漏极，反相输入端连接低端功率NMOS管的源极；所述低端功率NMOS管的源极接地，漏极分别与高端功率PMOS管的源极、第一电感的一端连接；所述迟滞比较器的输出端与PWM控制逻辑电路的输入端连接；PWM控制逻辑电路的输出端与功率管Driver电路的输入端连接，功率管Driver电路的输出端分别连接低端功率NMOS管的栅极和低端功率NMOS管的栅极。

2.根据权利要求1所述的一种自适应差值电流模的控制电路，其特征在于，所述自适应误差放大器包括：第一～第八增强型PMOS管、第四电阻、第一～第六增强型NMOS管、第三运算放大器、直流电源；

所述第一增强型PMOS管的栅极与漏极短接，并连接第二增强型PMOS管的栅极，所述第一增强型PMOS管的漏极连接第一增强型NMOS管的漏极；第一增强型NMOS管的源极接第二增强型NMOS管的漏极，第二增强型NMOS管的源极接地，所述第一增强型NMOS管的栅极连接第三运算放大器的输出端，所述第三运算放大器的反相输入端分别连接第二增强型NMOS管的栅极、第三增强型PMOS管的漏极和第三增强型NMOS管的漏极；所述第三运算放大器的同相输入端连接第三增强型NMOS管的栅极和第四增强型NMOS管的栅极；所述第四增强型NMOS管的栅极和第三增强型NMOS管的栅极均连接偏置电压；所述第三增强型PMOS管的栅极为该自适应误差放大器的同相输入端；所述第三增强型PMOS管源极连接第四电阻的一端和第二增强型PMOS管的漏极；所述第四电阻的另外一端连接第四增强型PMOS管的源极和第五增强型NMOS管的漏极；所述第四增强型PMOS管的漏极连接第五增强型NMOS管的栅极和第四增强型NMOS管的漏极；所述第五增强型NMOS管的栅极连接第六增强型NMOS管的栅极，所述第六增强型NMOS管的漏极为自适应误差放大器输出端，并连接第八增强型PMOS管的漏极和第七增强型PMOS管的栅极；所述第七增强型PMOS管的源极连接第六增强型PMOS管的漏极和第八增强型PMOS管的栅极；所述第六增强型PMOS管的栅极连接第五增强型PMOS管的栅极，所述第五增强型PMOS管的漏极与栅极短接，并与直流源的负极连接；所述第一增强型PMOS管的源极、第二增强型PMOS管的源极、第五增强型PMOS管的源极、第六增强型PMOS管的源极、第八增强型PMOS管的源极均与电源电压VDD连接；所述第三增强型NMOS管的源极、第四增强型NMOS管的源极、第五增强型NMOS管的源极、直流源的正极、第七增强型PMOS管的漏极、第六增强型PMOS管的源极接地。

3.根据权利要求1所述的一种自适应差值电流模的控制电路，其特征在于，所述第一电流采样电路还包括第九增强型PMOS管、第五电阻；所述第九增强型PMOS管的源极与低端功率NMOS管的漏极连接、漏极与第一运算放大器的反相输入端和第五电阻的一端连接，栅极与高端功率PMOS管的栅极连接，所述第五电阻的另一端与第一运算放大器的同相输入端连接。

4.根据权利要求1所述的一种自适应差值电流模的控制电路，其特征在于，所述第二电流采样电路还包括第七、八增强型NMOS管；所述第七增强型NMOS管的源极连接低端功率NMOS管的漏极；漏极连接第二运算放大器的同相输入端，所述第七增强型NMOS管的栅极和第八增强型NMOS管的栅极均连接低端功率NMOS管的栅极；所述第八增强型NMOS管的漏极连接第二运算放大器的反相输入端；源极连接低端功率NMOS管的源极。

5.基于权利要求1所述的一种自适应差值电流模的控制电路的控制方法，其特征在于，该方法为：

当第一电感电流上升时，低端功率NMOS管导通，高端功率PMOS管关断，第一电感的电流通过低端功率NMOS管流向接地端，第二运算放大器将第一电感的电流上升的变化转换成电压信号VSENSE2，当VSENSE2＝VC+Vhys时，第一电感的电流达到最大值；此时功率管Driver电路输出的电信号控制高端功率PMOS管导通，低端功率NMOS管关断；VC为自适应误差放大器输出电压；Vhys为迟滞比较器自身产生的迟滞电压；

当高端功率PMOS管导通，低端功率NMOS管关断时，第一电感L通过高端功率PMOS管向电容充电，此时第一电感的电流逐渐下降，第一运算放大器将第一电感的电流下降的变化转换成电压信号VSENSE1，当VSENSE1＝VC-Vhys时，第一电感的电流达到最小值；此时功率管Driver电路输出的电信号控制高端功率PMOS管关断，低端功率NMOS管导通。