CN109889196B - 一种小面积低功耗时钟数据恢复电路 - Google Patents

Abstract

本发明公开了一种小面积低功耗时钟数据恢复电路，包括鉴频鉴相器、分频器、第一电荷泵、第二电荷泵、Bang‑bang鉴相器、环路滤波器、压控振荡器、第七开关，鉴频鉴相器的输入端接输入信号，并经分频器连接压控振荡器的第一输出端；压控振荡器的输入端与环路滤波器相连，及第二、三四五输出端与Bang‑bang鉴相器的第一至四输入端相连，Bang‑bang鉴相器的第五六输入端接正负差分输入信号，及其第一至四输出端作为整个电路输出端，其第五输出端与第二电荷泵相连；第二电荷泵通过第七开关连接电源，及输出端与环路滤波器的第二输入端相连；第一电荷泵连接鉴频鉴相器，且输出端连接至环路滤波器的第一输入端。本发明双环交替工作功耗较低，缩小面积，兼顾建立速度和噪声性能。

Description

一种小面积低功耗时钟数据恢复电路

技术领域

本发明涉及一种小面积低功耗时钟数据恢复电路，属于时钟数据恢复电路技术领域。

背景技术

时钟数据恢复(Clock Data Recovery，简称CDR)是高速通信接口的核心模块，其作用是恢复出高质量时钟信息，并用恢复出的时钟信号对在传输过程中产生了失真、叠加了噪声的数据信号进行重新采样，恢复出高品质的数据。

现有的CDR设计技术，通常采用双环结构：利用锁频环(Frequency-Locked Loop，简称FLL)实现时钟频率的恢复，利用锁相环(Phase-Locked Loop，简称PLL)使得时钟边沿对准数据中心，即最佳采样点，再完成对数据的重新采样。为了使FLL的结果保持并应用于PLL当中，双环需要同时开启。为了降低功耗，可以让FLL和PLL交替工作，但是FLL锁定结果的保持需要额外的环路滤波电容来实现。环路滤波电容在整个芯片中占有较大的面积，以采用环形振荡器的CDR为例，环路滤波电容面积占CDR总面积约50％。

双环复用环路滤波技术可以缓解上述功耗和面积之间的矛盾，但是FLL与PLL具有不同的使命和特点：通常要求FLL能用最小的资源快速锁定，而要求PLL具有较高的噪声抑制水平和稳定性。FLL与PLL环路其他模块的参数也有较大差别。简单的复用环路滤波器使得双环的灵活性丢失，无法合理的设置环路参数，CDR性能的优化受到限制。

发明内容

本发明所要解决的技术问题在于，克服现有数据恢复电路中采用双环使得灵活性丢失，无法合理的设置环路参数，CDR性能的优化受到限制的不足，提供一种小面积低功耗时钟数据恢复电路。通过双环交替工作且采用新型电容复用型环路滤波器，既可以节约芯片面积，又可以不丢失双环参数灵活性在CDR性能优化上的优势。

本发明具体采用以下技术方案解决上述技术问题：

一种小面积低功耗时钟数据恢复电路，包括鉴频鉴相器、分频器、第一电荷泵、第二电荷泵、Bang-bang鉴相器、环路滤波器、压控振荡器、第七开关，其中鉴频鉴相器的第一输入端接输入信号Fref，鉴频鉴相器的第二输入端与分频器的输出端相连，且分频器的输入端与压控振荡器的第一输出端相连；所述压控振荡器的输入端与环路滤波器的输出端相连，及压控振荡器的第二、第三、第四、第五输出端分别与Bang-bang鉴相器的第一、第二、第三、第四输入端相连，所述Bang-bang鉴相器的第五、第六输入端分别接正负差分输入信号，及Bang-bang鉴相器的第一、第二、第三、第四输出端作为整个电路输出端输出恢复的数据，及Bang-bang鉴相器的第五输出端与第二电荷泵的输入端相连；所述第二电荷泵通过第七开关连接至电源，并且第二电荷泵的输出端与环路滤波器的第二输入端相连；所述第一电荷泵的输入端连接鉴频鉴相器的输出端，且第一电荷泵的输出端连接至环路滤波器的第一输入端。

进一步地，作为本发明的一种优选技术方案，所述环路滤波器包括第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第一电阻、第二电阻、第三电阻、第一电容、第二电容、第三电容、第四电容、第一运算放大器；所述第一开关的第一端作为环路滤波器的第一输入端接输入信号inf，第一开关的第二端分别与第二开关的第一端、第一电阻的第一端相连；所述第二开关的第二端分别与第一运算放大器的正输入端、第二电容的第一端相连，且第二电容的第二端接地；所述第一运算放大器的负输入端连接至第一运算放大器的输出端，且第一运算放大器的输出端分别与第三开关的第一端、第四开关的第一端、第五开关的第一端相连；所述第三开关的第二端、第三电阻的第一端、第三电容的第一端以及第二电阻的第一端共同连接后作为环路滤波器的第二输入端接输入信号inp；所述第三电容的第二端接地；所述第一电阻的第二端、第二电阻的第二端分别与第一电容的第一端相连，且第一电容的第二端接地；所述第三电阻的第二端、第四开关的第二端、第六开关的第一端分别与第四电容的第一端相连，且第四电容的第二端接地；所述第五开关的第二端与第六开关的第二端相连后作为环路滤波器的输出端得到输出信号out。

进一步地，作为本发明的一种优选技术方案，所述第一开关、第二开关、第三开关、第四开关以及第五开关由第一控制信号Φ₁控制，所述第六开关以及第七开关由第二控制信号

控制，且第一控制信号Φ₁和第二控制信号

为一对相反的控制信号。

进一步地，作为本发明的一种优选技术方案，所述第一控制信号Φ₁控制电路工作在FLL状态，具体为：

第一控制信号Φ₁控制第一开关、第二开关、第三开关、第四开关以及第五开关S₅导通，第六开关以及第七开关断开；由第一电阻、第一电容、第二电容构成二阶滤波电路；利用第一运算放大器复制二阶滤波电路的输出电位，并对第三电容和第四电容进行预充电，并经第五开关得到输出信号out。

进一步地，作为本发明的一种优选技术方案，所述第二控制信号

控制电路工作在PLL状态，具体为：

将第一控制信号Φ₁切换至第二控制信号

使得第一开关、第二开关、第三开关、第四开关以及第五开关断开，由第二控制信号

控制第六开关以及第七开关S₇导通，所述第二电阻、第一电容、第三电容、第三电阻和第四电容构成三阶滤波电路，及经第六开关得到输出信号out。

本发明采用上述技术方案，能产生如下技术效果：

本发明的小面积低功耗时钟数据恢复电路，基于双环结构，双环交替工作并复用占用面积较大的第一电容C₁，既降低了功耗也大大减小了芯片面积。此外，在频率拉入环FLL中采用二阶滤波器且环路带宽相对较大，使得环路锁定速度快。而在相位对准及数据恢复过程中，即PLL中生效的是三阶滤波器，环路带宽也相对较小，噪声性能得到提升。在时钟数据恢复过程中，影响最终恢复出的信号质量的为PLL的噪声特性。因此，本发明所公开的小面积低功耗时钟数据恢复电路，可以在缩小面积的同时，兼顾建立速度和噪声性能。

附图说明

图1为本发明一种小面积低功耗时钟数据恢复电路的结构原理图。

图2为本发明中环路滤波器工作在FLL状态下的示意图。

图3为本发明中环路滤波器工作在PLL状态下的示意图。

图4为本发明中时钟数据恢复电路建立过程的仿真结果。

具体实施方式

下面结合说明书附图对本发明的实施方式进行描述。

如图1所示，本发明提供了一种小面积低功耗时钟数据恢复电路，包括鉴频鉴相器、分频器、第一电荷泵、第二电荷泵、Bang-bang鉴相器、环路滤波器、压控振荡器、第七开关S₇。其中，鉴频鉴相器的第一输入端接输入信号Fref，鉴频鉴相器的第二输入端与分频器的输出端相连，且分频器的输入端与压控振荡器的第一输出端相连；所述压控振荡器的输入端与环路滤波器的输出端相连，及压控振荡器的第二、第三、第四、第五输出端分别与Bang-bang鉴相器的第一、第二、第三、第四输入端相连于Clk 0、Clk 90、Clk 180、Clk270信号，所述Bang-bang鉴相器的第五、第六输入端分别接正负差分输入信号Data+、Data-，及Bang-bang鉴相器的第一、第二、第三、第四输出端作为整个电路输出端输出恢复的数据，及Bang-bang鉴相器的第五输出端与第二电荷泵的输入端相连；所述第二电荷泵通过第七开关S7连接至电源，并且第二电荷泵的输出端与环路滤波器的第二输入端相连；所述第一电荷泵的输入端连接鉴频鉴相器的输出端，且第一电荷泵的输出端连接至环路滤波器的第一输入端。

本发明中，所述环路滤波器的结构如图1所示，其主要包括第一开关S₁、第二开关S₂、第三开关S₃、第四开关S₄、第五开关S₅、第六开关S₆、第一电阻R_1F、第二电阻R_1P、第三电阻R₂、第一电容C₁、第二电容C_2F、第三电容C_2P、第四电容C₃、第一运算放大器A₁；其中，所述第一开关S₁的第一端作为环路滤波器的第一输入端接输入信号inf，第一开关S₁的第二端分别与第二开关S₂的第一端、第一电阻R_1F的第一端相连；所述第二开关S₂的第二端分别与第一运算放大器A₁的正输入端、第二电容C_2F的第一端相连，且第二电容C_2F的第二端接地；所述第一运算放大器A₁的负输入端连接至第一运算放大器A₁的输出端，且第一运算放大器A₁的输出端分别与第三开关S₃的第一端、第四开关S₄的第一端、第五开关S₅的第一端相连；所述第三开关S₃的第二端、第三电阻R₂的第一端、第三电容C_2P的第一端以及第二电阻R_1P的第一端共同连接后作为环路滤波器的第二输入端接输入信号inp；所述第三电容C_2P的第二端接地；所述第一电阻R_1F的第二端、第二电阻R_1P的第二端分别与第一电容C₁的第一端相连，且第一电容C₁的第二端接地；所述第三电阻R₂的第二端、第四开关S₄的第二端、第六开关S₆的第一端分别与第四电容C₃的第一端相连，且第四电容C₃的第二端接地；所述第五开关S₅的第二端与第六开关S₆的第二端相连后作为环路滤波器的输出端得到输出信号out。

本发明的小面积低功耗时钟数据恢复电路，包含FLL环路和PLL环路，这两个环路交替工作；当由第一控制信号Φ₁控制的第一开关S₁、第二开关S₂、第三开关S₃、第四开关S₄以及第五开关S₅导通时，第六开关S₆以及第七开关S₇断开，电路工作在FLL状态；当由第二控制信号

控制的第六开关S₆以及第七开关S₇断开导通时，第一开关S₁、第二开关S₂、第三开关S₃、第四开关S₄以及第五开关S₅断开，电路工作在PLL状态。所述第一控制信号Φ₁和第二控制信号

为一对相反的控制信号。

如图2所示，为本发明的环路滤波器工作在FLL状态下的示意图。此时，由第一控制信号Φ₁控制第一开关S₁、第二开关S₂、第三开关S₃、第四开关S₄以及第五开关S₅导通，此时第六开关S₆以及第七开关S₇断开。第一电阻R_1F、第一电容C₁、第二电容C_2F构成二阶滤波电路。利用运算第一运算放大器A₁复制该二阶滤波电路的输出电位，对第三电容C_2P和第四电容C₃进行预充电，并经第五开关S₅得到输出信号out。此外，FLL状态下，第二电荷泵电源被切断，第二电荷泵输出端电位也跟随该二阶滤波电路的输出，以防止电路状态切换时产生电荷分享影响稳定性。上述预充电、跟随以及最终的输出，都是在第一运算放大器A₁之后，这是为了消除第一运算放大器A₁的失配在电路状态切换时造成扰动。

如图3所示，为本发明的环路滤波器工作在PLL状态下的示意图。第一控制信号Φ₁和第二控制信号

这一对相反的控制信号快速切换，使得第一开关S₁、第二开关S₂、第三开关S₃、第四开关S₄以及第五开关S₅断开，第二控制信号

控制第六开关S₆以及第七开关S₇导通。切换后瞬间，第一电容C₁、第三电容C_2P、第四电容C₃的上级板电位以及节点inp的电位保持了FLL稳定后的输出结果。进入PLL状态后，第二电阻R_1P、第一电容C₁、第三电容C_2P、第三电阻R₂和第四电容C₃构成三阶滤波电路，及经第六开关S₆得到输出信号out。

在环路滤波器设计当中，第一电容C₁的容值最大，占用面积也最大，约90％。本发明共用了第一电容C₁，大大减小了芯片面积。此外，在FLL中采用二阶滤波器且环路带宽相对较大，虽然噪声性能较差，但环路锁定速度快。而在PLL中生效的是三阶滤波器，环路带宽也相对较小，噪声性能得到提升。

如图4所示，为本发明公开的一种小面积低功耗时钟数据恢复电路的建立过程仿真结果。第(1)阶段中，时钟数据恢复电路工作在FLL状态，环路快速锁定；10μs后电路切换至PLL状态，即进入第(2)阶段中，电路在经历一个微小的扰动纠正相位后锁定。为了充分验证电路，FLL的锁定频率与输入数据的码率相差10MHz，因此(1)阶段和(2)阶段的最终稳定电压不同。

综上，本发明的小面积低功耗时钟数据恢复电路，在时钟数据恢复过程中，影响最终恢复出的信号质量的为PLL的噪声特性。另外，双环交替工作，功耗较低。因此，本发明所公开的小面积低功耗时钟数据恢复电路，可以在缩小面积的同时，兼顾建立速度和噪声性能。

上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims (4)

1.一种小面积低功耗时钟数据恢复电路，其特征在于：包括鉴频鉴相器、分频器、第一电荷泵、第二电荷泵、Bang-bang鉴相器、环路滤波器、压控振荡器、第七开关(S₇)，其中鉴频鉴相器的第一输入端接输入信号Fref，鉴频鉴相器的第二输入端与分频器的输出端相连，且分频器的输入端与压控振荡器的第一输出端相连；所述压控振荡器的输入端与环路滤波器的输出端相连，及压控振荡器的第二、第三、第四、第五输出端分别与Bang-bang鉴相器的第一、第二、第三、第四输入端相连，所述Bang-bang鉴相器的第五、第六输入端分别接正负差分输入信号，及Bang-bang鉴相器的第一、第二、第三、第四输出端作为整个电路输出端输出恢复的数据，及Bang-bang鉴相器的第五输出端与第二电荷泵的输入端相连；所述第二电荷泵通过第七开关(S7)连接至电源，并且第二电荷泵的输出端与环路滤波器的第二输入端相连；所述第一电荷泵的输入端连接鉴频鉴相器的输出端，且第一电荷泵的输出端连接至环路滤波器的第一输入端；

其中，所述环路滤波器包括第一开关(S₁)、第二开关(S₂)、第三开关(S₃)、第四开关(S₄)、第五开关(S₅)、第六开关(S₆)、第一电阻(R_1F)、第二电阻(R_1P)、第三电阻(R₂)、第一电容(C₁)、第二电容(C_2F)、第三电容(C_2P)、第四电容(C₃)、第一运算放大器(A₁)；所述第一开关(S₁)的第一端作为环路滤波器的第一输入端接输入信号inf，第一开关(S₁)的第二端分别与第二开关(S₂)的第一端、第一电阻(R_1F)的第一端相连；所述第二开关(S₂)的第二端分别与第一运算放大器(A₁)的正输入端、第二电容(C_2F)的第一端相连，且第二电容(C_2F)的第二端接地；所述第一运算放大器(A₁)的负输入端连接至第一运算放大器(A₁)的输出端，且第一运算放大器(A₁)的输出端分别与第三开关(S₃)的第一端、第四开关(S₄)的第一端、第五开关(S₅)的第一端相连；所述第三开关(S₃)的第二端、第三电阻(R₂)的第一端、第三电容(C_2P)的第一端以及第二电阻(R_1P)的第一端共同连接后作为环路滤波器的第二输入端接输入信号inp；所述第三电容(C_2P)的第二端接地；所述第一电阻(R_1F)的第二端、第二电阻(R_1P)的第二端分别与第一电容(C₁)的第一端相连，且第一电容(C₁)的第二端接地；所述第三电阻(R₂)的第二端、第四开关(S₄)的第二端、第六开关(S₆)的第一端分别与第四电容(C₃)的第一端相连，且第四电容(C₃)的第二端接地；所述第五开关(S₅)的第二端与第六开关(S₆)的第二端相连后作为环路滤波器的输出端得到输出信号out。

2.根据权利要求1所述的小面积低功耗时钟数据恢复电路，其特征在于：所述第一开关(S₁)、第二开关(S₂)、第三开关(S₃)、第四开关(S₄)以及第五开关(S₅)由第一控制信号Φ₁控制，所述第六开关(S₆)以及第七开关(S₇)由第二控制信号

控制，且第一控制信号Φ₁和第二控制信号

为一对相反的控制信号。

3.根据权利要求2所述的小面积低功耗时钟数据恢复电路，其特征在于：所述第一控制信号Φ₁控制电路工作在FLL状态，具体为：

第一控制信号Φ₁控制第一开关(S₁)、第二开关(S₂)、第三开关(S₃)、第四开关(S₄)以及第五开关(S₅)导通，第六开关(S₆)以及第七开关(S₇)断开；由第一电阻(R_1F)、第一电容(C₁)、第二电容(C_2F)构成二阶滤波电路；利用第一运算放大器(A₁)复制二阶滤波电路的输出电位，并对第三电容(C_2P)和第四电容(C₃)进行预充电，并经第五开关(S₅)得到输出信号out。

4.根据权利要求2所述的小面积低功耗时钟数据恢复电路，其特征在于：所述第二控制信号

控制电路工作在PLL状态，具体为：

将第一控制信号Φ₁切换至第二控制信号

使得第一开关(S1)、第二开关(S2)、第三开关(S3)、第四开关(S4)以及第五开关(S5)断开，由第二控制信号

控制第六开关(S₆)以及第七开关(S₇)导通，所述第二电阻(R_1P)、第一电容(C₁)、第三电容(C_2P)、第三电阻(R₂)和第四电容(C₃)构成三阶滤波电路，及经第六开关(S₆)得到输出信号out。

Images