CN109873002A - 阵列基板和阵列基板的制造方法 - Google Patents
阵列基板和阵列基板的制造方法 Download PDFInfo
- Publication number
- CN109873002A CN109873002A CN201910141835.1A CN201910141835A CN109873002A CN 109873002 A CN109873002 A CN 109873002A CN 201910141835 A CN201910141835 A CN 201910141835A CN 109873002 A CN109873002 A CN 109873002A
- Authority
- CN
- China
- Prior art keywords
- layer
- array substrate
- grid
- drain electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本申请实施例公开了一种阵列基板和阵列基板的制造方法，其中该阵列基板包括基板；设置于所述基板上的栅极层，所述栅极层包括若干栅极；覆盖所述基板和所述栅极层的绝缘层；位于绝缘层上的半导体层；以及设置于所述半导体层上和所述绝缘层上的源漏极层；其中，在所述绝缘层和源漏极层的接触面设置有若干微结构区域，每一栅极位于两相邻的微结构区域之间，所述微结构区域在所述基板的正投影与所述栅极在所述正投影错开设置。本方案通过在绝缘层和源漏极层的接触面设置若干微结构区域，可以避免当有背光照射到源漏极层时，经过源漏极层和栅极层的上表面的反射而照射到半导体层的背面，导致半导体层的阈值电压发生漂移，影响阵列基板的稳定性。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板和阵列基板的制造方法。
背景技术
金属氧化物半导体由于具有高迁移率、适用于大面积生产、易于由非晶硅制程转换等优势，成为了目前显示技术领域的研究热点。
由于金属氧化物半导体的禁带宽度与紫光线的的禁带宽度相近，金属氧化物半导体对紫外线有很好的吸收作用，金属氧化物半导体在紫外线的照射下，价带电子等易吸收能量跃迁至导带，导致金属氧化物半导体的阈值电压偏移，从而影响金属氧化物半导体器件，比如具有金属氧化物半导体的阵列基板的稳定性。
发明内容
本申请实施例提供了一种阵列基板和阵列基板的制造方法，可以提高阵列基板的稳定性。
本申请实施例提供了一种阵列基板，包括：
基板；
设置于所述基板上的栅极层，所述栅极层包括若干栅极；
覆盖所述基板和所述栅极层的绝缘层；
位于绝缘层上的半导体层；以及
设置于所述半导体层上和所述绝缘层上的源漏极层；
其中，在所述绝缘层和源漏极层的接触面设置有若干微结构区域，每一栅极位于两相邻的微结构区域之间，所述微结构区域在所述基板的正投影与所述栅极错开设置。
在本申请实施例提供的阵列基板中，每一微结构区域包括若干第一凹槽和若干第一凸起，所述第一凹槽位于所述绝缘层朝向所述源漏极层的一面，所述第一凸起位于所述源漏极层朝向所述绝缘层的一面，所述第一凸起完全填充所述第一凹槽。
在本申请实施例提供的阵列基板中，所述绝缘层的厚度在 之间。
在本申请实施例提供的阵列基板中，所述第一凹槽的深度在 之间。
在本申请实施例提供的阵列基板中，所述第一凹槽的宽度在 之间。
在本申请实施例提供的阵列基板中，所述阵列基板还包括钝化层；
所述钝化层覆盖所述半导体层、源漏极层和绝缘层；
所述钝化层上设置有一通孔，所述通孔用于暴露部分源漏极层。
在本申请实施例提供的阵列基板中，所述阵列基板还包括阳极层；
所述阳极层设置于所述钝化层之上，并通过所述通孔与所述源漏极层相连。
在本申请实施例提供的阵列基板中，所述半导体层包括若干半导体结构，每一半导体结构位于所述栅极之上，所述阵列基板还包括遮挡层；
所述遮挡层包括若干遮挡结构，每一遮挡结构位于所述半导体结构之上。
在本申请实施例提供的阵列基板中，所述钝化层包括若干第二凹槽，所述遮挡结构包括第二凸起；
所述第二凹槽位于所述钝化层朝向遮挡层的一面，每一第二凹槽位于每一半导体结构之上；
所述第二凸起位于所述遮挡层朝向钝化层的一面；
所述第二凸起完全填充所述第二凹槽。
本申请实施例还提供了一种阵列基板的制造方法，包括：
提供一基板，在所述基板上依次沉积栅极层和绝缘层，其中，所述栅极层包括若干栅极；
在所述绝缘层背向所述基板的一面设置若干第一凹槽，所述若干第一凹槽分布在所述栅极的两侧，所述第一凹槽在所述基板的正投影与所述栅极在所述正投影错开设置；
在所述绝缘层上沉积半导体层；
在所述半导体层和所述绝缘层上沉积源漏极层，所述源漏极层完全填充所述第一凹槽。
本申请实施例提供了一种阵列基板和阵列基板的制造方法，其中该阵列基板包括基板；设置于所述基板上的栅极层，所述栅极层包括若干栅极；覆盖所述基板和所述栅极层的绝缘层；位于绝缘层上的半导体层；以及设置于所述半导体层上和所述绝缘层上的源漏极层；其中，在所述绝缘层和源漏极层的接触面设置有若干微结构区域，每一栅极位于两相邻的微结构区域之间，所述微结构区域在所述基板的正投影与所述栅极错开设置。本方案通过在绝缘层和源漏极层的接触面设置若干微结构区域，可以避免当有背光照射到源漏极层时，经过源漏极层和栅极层的上表面的反射而照射到半导体层的背面，导致半导体层的阈值电压发生漂移，影响阵列基板的稳定性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的阵列基板的中间产物的第一结构示意图。
图2是本申请实施例提供的阵列基板的中间产物的第二结构示意图。
图3是本申请实施例提供的阵列基板的中间产物的第三结构示意图。
图4是本申请实施例提供的阵列基板的结构示意图。
图5是本申请实施例提供的阵列基板的制造方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供了一种阵列基板和阵列基板的制造方法，以下分别进行详细说明。
请参阅图1，图1是本申请实施例提供的阵列基板的结构示意图。本申请实施例提供的阵列基板可以包括：基板10、栅极层20、绝缘层30、半导体层40和源漏极层50。
其中，基板10的材料玻璃、石英或蓝宝石等，需要说明的是，基板10的材料包括但不限于以之上材料，其还可以包括其他材料，在此不再一一列举。
其中，栅极层20设置于基板10之上。在一些实施例中，可以通过物理气相沉积技术，比如金属溅射在基板10上沉积一金属层，然后再对该金属层进行光刻处理形成栅极层20。可以理解的是，栅极层20可以包括若干栅极21。
其中，绝缘层30覆盖基板10和栅极层20。在一些实施例中，可以通过化学气相沉积技术形成覆盖基板10和栅极层20的绝缘层30。其中，该绝缘层30可以为氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、或者氧化硅薄膜与氮化硅薄膜交替层叠设置形成的复合薄膜。其中，该绝缘层30的厚度可以在之间。需要说明的是，该绝缘层30的厚度可以包括和
其中，半导体层40设置在绝缘层30之上，该半导体层40可以包括若干半导体结构41，每一半导体结构41位于栅极层20的每一栅极21之上。在一些实施例中，可以采用物理气相沉积技术在绝缘层30上形成半导体层40。其中，半导体层40的可以包括铟镓锌氧化物(IGZO)、铟锌锡氧化物(IZTO)、铟镓锌锡氧化物(IGZTO)中的一种或多种。
其中，源漏极层50设置在绝缘层30和半导体40之上。在一些实施例中，可以通过物理气相沉积技术在绝缘层30和半导体40之上沉积一金属层，并对该金属层进行蚀刻，暴露部分半导体层40，以形成源漏极层。其中，源漏极层50的可以包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等金属中的一种或多种的合金。
在一些实施例中，为了避免当有背光照射到源漏极层50时，经过源漏极层50和栅极层20的上表面的反射而照射到半导体层40的背面，导致半导体层40的阈值电压发生漂移，影响阵列基板的稳定性。可以在绝缘层30和源漏极层50的接触面设置若干微结构区域42，每一栅极21位于两相邻的微结构区域42之间，该微结构区域42在基板10的正投影与栅极21错开设置。
可以理解的是，该微结构区域42可以有效的避免光线经过源漏极层50的反射照射到栅极21的上表面，从而避免光线经由栅极21的反射照射到半导体层40上。
请结合参阅图1和图2，在一些实施例中，每一微结构区域42可以包括若干第一凹槽31和若干第一凸起51。其中，该第一凹槽31位于绝缘层30朝向源漏极层50的一面；该第一凸起51位于源漏极层50朝向绝缘层30的一面，该第一凸起51完全填充该凹槽。其中，该第一凹槽31的深度可以在之间；该第一凹槽31的宽度可以在之间。需要说明的是，该第一凹槽的深度可以包括和该第一凹槽的宽度可以包括和
在具体实施过程中，可以在通过化学气相沉积技术形成绝缘层30后，通过曝光显影和蚀刻工艺在绝缘层30的上表面，即该绝缘层30朝向源漏极层50的一面形成若干凹槽31；当在半导体层40和绝缘层30上沉积源漏极层50时，源漏极层50的金属会填充该第一凹槽31，形成朝向绝缘层30，且完全填充该第一凹槽31的第一凸起51。
请参阅图4，在一些实施例中，该阵列基板还可以包括钝化层60、阳极层70和遮挡层80。
其中，钝化层60覆盖半导体层40、源漏极层50和绝缘层30。在一些实施例中，该钝化层60可以通过化学气相沉积技术形成。其中，该钝化层60可以为为氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、或者氧化硅薄膜与氮化硅薄膜交替层叠设置形成的复合薄膜。
请参阅3，钝化层60上设置有若干通孔61和若干第二凹槽62。其中，通孔61用于暴露部分源漏极层50，每一第二凹槽62位于钝化层60朝向遮挡层80的一面，且位于半导体层40上的每一半导体结构41之上，该第二凹槽62的宽度可以大于等于源极和漏极之间所暴露的部分半导体层40的宽度。
其中，阳极层70设置于钝化层60之上，该阳极层70可以通过通孔61与源漏极层50相连。
其中，遮挡层80设置于钝化层60之上，该遮挡层80可以包括若干遮挡结构81，每一遮挡结构81位于半导体层40的每一半导体结构41之上。其中，每一遮挡结构81可以包括第二凸起82，该第二凸起82位于遮挡结构81朝向钝化层60的一面，该第二凸起82完全填充第二凹槽62。其中，遮挡层80上的每一遮挡结构81的宽度大于半导体层40上的每一半导体结构41。
可以理解的是，该第二凹槽62和该第二凸起82所构成的结构可以避免紫外线从钝化层60上面射入，经由源漏极层50和遮挡层80的反射而照射到半导体层40的上表面，导致半导体层40的阈值电压发生漂移，影响阵列基板的稳定性。
需要说明的是，阳极层70和遮挡层80位于同一层。
在一些实施例中，若阳极层70和遮挡层80的材料相同，则可以通过同一制程形成阳极层70和遮挡层80；若阳极层70的材料和遮挡层80的材料不相同，则分别制作阳极层70和遮挡层80。
本申请实施例提供的阵列基板通过在绝缘层30和源漏极层50的接触面设置若干微结构区域42，可以避免当有背光照射到源漏极层50时，经过源漏极层50和栅极层20的上表面的反射而照射到半导体层40的背面，导致半导体层40的阈值电压发生漂移，影响阵列基板的稳定性。
请参阅图5，本申请实施例还提供了一种阵列基板的制造方法，该阵列基板的制造方法的具体流程可以如下：
101、提供一基板10，在所述基板10上依次沉积栅极层20和绝缘层30，其中，所述栅极层20包括若干栅极21。
102、在所述绝缘层30背向所述基板10的一面设置若干凹槽31，所述若干凹槽31分布在所述栅极21的两侧，所述凹槽31在所述基板10的正投影与所述栅极21错开设置。
103、在所述绝缘层30上沉积半导体层40。
104、在所述半导体层40和所述绝缘层30上沉积源漏极层50，所述源漏极层50完全填充所述凹槽31。
需要说明的是，本实施例所提供的阵列基板的制造方法所形成阵列基板与上述的阵列基板的结构一致，具体可以参照上述实施例，在此不做赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板和阵列基板的制造方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种阵列基板，其特征在于，包括：
基板；
设置于所述基板上的栅极层，所述栅极层包括若干栅极；
覆盖所述基板和所述栅极层的绝缘层；
位于绝缘层上的半导体层；以及
设置于所述半导体层上和所述绝缘层上的源漏极层；
其中，在所述绝缘层和源漏极层的接触面设置有若干微结构区域，每一栅极位于两相邻的微结构区域之间，所述微结构区域在所述基板的正投影与所述栅极错开设置。
2.如权利要求1所述的阵列基板，其特征在于，每一微结构区域包括若干第一凹槽和若干第一凸起，所述第一凹槽位于所述绝缘层朝向所述源漏极层的一面，所述第一凸起位于所述源漏极层朝向所述绝缘层的一面，所述凸起完全填充所述第一凹槽。
3.如权利要求2所述的阵列基板，其特征在于，所述绝缘层的厚度在之间。
4.如权利要求3所述的阵列基板，其特征在于，所述第一凹槽的深度在之间。
5.如权利要求4所述的阵列基板，其特征在于，所述第一凹槽的宽度在之间。
6.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括钝化层；
所述钝化层覆盖所述半导体层、源漏极层和绝缘层；
所述钝化层上设置有一通孔，所述通孔用于暴露部分源漏极层。
7.如权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括阳极层；
所述阳极层设置于所述钝化层之上，并通过所述通孔与所述源漏极层相连。
8.如权利要求7所述的阵列基板，其特征在于，所述半导体层包括若干半导体结构，每一半导体结构位于所述栅极之上，所述阵列基板还包括遮挡层；
所述遮挡层包括若干遮挡结构，每一遮挡结构位于所述半导体结构之上。
9.如权利要求8所述的阵列基板，其特征在于，所述钝化层包括若干第二凹槽，所述遮挡结构包括第二凸起；
所述第二凹槽位于所述钝化层朝向遮挡层的一面，每一第二凹槽位于每一半导体结构之上；
所述第二凸起位于所述遮挡层朝向钝化层的一面；
所述第二凸起完全填充所述第二凹槽。
10.一种阵列基板的制造方法，其特征在于，包括：
提供一基板，在所述基板上依次沉积栅极层和绝缘层，其中，所述栅极层包括若干栅极；
在所述绝缘层背向所述基板的一面设置若干第一凹槽，所述若干第一凹槽分布在所述栅极的两侧，所述第一凹槽在所述基板的正投影与所述栅极错开设置；
在所述绝缘层上沉积半导体层；
在所述半导体层和所述绝缘层上沉积源漏极层，所述源漏极层完全填充所述第一凹槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910141835.1A CN109873002A (zh) | 2019-02-26 | 2019-02-26 | 阵列基板和阵列基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910141835.1A CN109873002A (zh) | 2019-02-26 | 2019-02-26 | 阵列基板和阵列基板的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109873002A true CN109873002A (zh) | 2019-06-11 |
Family
ID=66919290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910141835.1A Pending CN109873002A (zh) | 2019-02-26 | 2019-02-26 | 阵列基板和阵列基板的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109873002A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112909020A (zh) * | 2021-01-21 | 2021-06-04 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101887897A (zh) * | 2009-05-13 | 2010-11-17 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN104952791A (zh) * | 2015-06-26 | 2015-09-30 | 深圳市华星光电技术有限公司 | Amoled显示器件的制作方法及其结构 |
| CN105826249A (zh) * | 2016-04-11 | 2016-08-03 | 京东方科技集团股份有限公司 | 金属层制作方法、功能基板及其制作方法、以及显示装置 |
-
2019
- 2019-02-26 CN CN201910141835.1A patent/CN109873002A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101887897A (zh) * | 2009-05-13 | 2010-11-17 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN104952791A (zh) * | 2015-06-26 | 2015-09-30 | 深圳市华星光电技术有限公司 | Amoled显示器件的制作方法及其结构 |
| CN105826249A (zh) * | 2016-04-11 | 2016-08-03 | 京东方科技集团股份有限公司 | 金属层制作方法、功能基板及其制作方法、以及显示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112909020A (zh) * | 2021-01-21 | 2021-06-04 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| US11963398B2 (en) | 2021-01-21 | 2024-04-16 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2018149119A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| KR100729043B1 (ko) | 투명 박막 트랜지스터 및 그의 제조방법 | |
| CN103474471B (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| KR102094847B1 (ko) | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 | |
| CN105226015B (zh) | 一种tft阵列基板及其制作方法 | |
| CN105448823A (zh) | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 | |
| CN105428245B (zh) | 像素结构及其制备方法、阵列基板和显示装置 | |
| CN108878449A (zh) | 阵列基板的制作方法、阵列基板及显示装置 | |
| CN107946189A (zh) | 一种薄膜晶体管及其制备方法 | |
| CN110137084A (zh) | 薄膜晶体管及其制备方法、电子装置基板及电子装置 | |
| CN107093611A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| TWI578544B (zh) | 薄膜電晶體及使用該薄膜電晶體之顯示陣列基板 | |
| CN109920856A (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| CN106024608A (zh) | 一种薄膜晶体管及其制作方法、衬底基板及显示装置 | |
| CN105870169A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN105977205B (zh) | 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 | |
| CN110148601A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN103700670B (zh) | 阵列基板及其制作方法、显示装置 | |
| KR102148957B1 (ko) | 표시 기판 및 표시 기판의 제조 방법 | |
| CN109873002A (zh) | 阵列基板和阵列基板的制造方法 | |
| CN106373967A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN104882415A (zh) | Ltps阵列基板及其制造方法 | |
| CN110112072A (zh) | 阵列基板的制造方法和阵列基板 | |
| CN104576515A (zh) | 图案化石墨烯薄膜及阵列基板的制作方法、阵列基板 | |
| KR102043082B1 (ko) | 어레이 기판, 디스플레이 패널 및 이를 갖는 디스플레이 장치, 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190611 |