CN109860043B - 一种阵列基板制备方法 - Google Patents
一种阵列基板制备方法 Download PDFInfo
- Publication number
- CN109860043B CN109860043B CN201811521697.1A CN201811521697A CN109860043B CN 109860043 B CN109860043 B CN 109860043B CN 201811521697 A CN201811521697 A CN 201811521697A CN 109860043 B CN109860043 B CN 109860043B
- Authority
- CN
- China
- Prior art keywords
- metal layer
- metal
- array substrate
- etching rate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 155
- 239000002184 metal Substances 0.000 claims abstract description 155
- 238000005530 etching Methods 0.000 claims abstract description 48
- 239000010949 copper Substances 0.000 claims abstract description 35
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052802 copper Inorganic materials 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 10
- 238000007781 pre-processing Methods 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 230000008859 change Effects 0.000 claims abstract description 4
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000009832 plasma treatment Methods 0.000 claims description 11
- 239000010936 titanium Substances 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 238000002848 electrochemical method Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 239000010410 layer Substances 0.000 abstract description 126
- 230000008569 process Effects 0.000 abstract description 8
- 239000011241 protective layer Substances 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 3
- 230000006872 improvement Effects 0.000 abstract description 3
- 238000004904 shortening Methods 0.000 abstract description 3
- 230000003313 weakening effect Effects 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000004381 surface treatment Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 229910016027 MoTi Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种阵列基板制备方法,所述制备方法包括:S10、提供一衬底,所述衬底表面形成有第一金属层和位于所述第一金属层上的第二金属层,所述第一金属层与所述第二金属层材质不同,且蚀刻速率不同;S20、在所述第二金属层表面形成光阻图案;S30、对所述第二金属层进行预处理以改变其蚀刻速率,使得所述第一金属层与所述第二金属层蚀刻速率相当,避免蚀刻速率不同形成拖尾金属;有益效果:本发明实施例通过工艺改善,一方面通过预处理减慢铜的蚀刻速率;另一方面在形成拖尾后,通过预处理在铜膜表面形成保护层,对拖尾进行二次刻蚀,达到缩短甚至消除拖尾,减弱拖尾产生的技术效果。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板制备方法。
背景技术
目前的阵列基板的制作采用目前常用的Cu barrier(铜阻挡)层,铜是非常容易向其他材料扩散的,在硅和二氧化硅中都有很高的扩散率,这种高扩散率将破坏器件的性能,如果不加隔离,会导致器件中各处都扩散有铜离子,会导致器件有重金属沾污,也会导致钝化层的可靠性下降。因此在长铜之前,要先溅射一层导电的隔离层。铜长好之后,铜和铜连接的地方的隔离层就没办法去掉了,所以就留在了结构中。barrier的目的是为了隔离Cu和其他材料之间的扩散。
Cu barrier层中的MoTi/Ti都存在Tail(拖尾)问题,主要是由Cu和barrier的蚀刻速率差异造成。Tail一方面会影响CD(Critical Dimension,中文简称:临界尺寸)精度、寄生电容及发生短路,另一方面因tail很薄可透光,界面处的折射及反射会造成漏光。
综上所述,现有技术的阵列基板制备方法,由于铜和阻挡层的蚀刻速率差异,导致阻挡层的金属产生拖尾,不仅影响CD精度、寄生电容及发生短路,还造成漏光。故,有必要提供一种新的阵列基板制备方法来改善这一缺陷。
发明内容
本发明实施例提供一种阵列基板制备方法,用于解决现有技术由于铜和阻挡层的蚀刻速率差异,导致阻挡层的金属产生拖尾,不仅影响CD精度、寄生电容及发生短路,还造成漏光的技术问题。
本发明实施例提供一种阵列基板制备方法,所述制备方法包括:
S10、提供一衬底,所述衬底表面形成有第一金属层和位于所述第一金属层上的第二金属层,所述第一金属层与所述第二金属层材质不同,且蚀刻速率不同;
S20、在所述第二金属层表面形成光阻图案;
S30、对所述第二金属层进行预处理以改变其蚀刻速率,使得所述第一金属层与所述第二金属层蚀刻速率相当,避免蚀刻速率不同形成拖尾金属。
根据本发明一优选实施例,在步骤S30中对所述第二金属层进行预处理的方法包括:等离子处理、离子注入、阳极氧化、电化学方法等可进行表面处理的方法。
根据本发明一优选实施例,在步骤S30中对所述第二金属层进行预处理的气体包括可与所述第二金属层的金属反应的气体。
根据本发明一优选实施例,所述第一金属层材料为钼钛/钛。
根据本发明一优选实施例,所述第二金属层为铜。
本发明实施例还提供一种阵列基板制备方法,所述制备方法包括:
S10、提供一衬底,所述衬底表面形成有第一金属层和位于所述第一金属层上的第二金属层,所述第一金属层与所述第二金属层材质不同,且蚀刻速率不同;
S20、在所述第二金属层表面形成光阻图案;
S30、对所述第一金属层和所述第二金属层进行刻蚀,所述第一金属层形成拖尾金属;
S40、对所述第二金属层表面进行预处理以形成保护层;
S50、对所述第一金属层和所述第二金属层进行二次刻蚀,消除所述拖尾金属。
根据本发明一优选实施例,在步骤S40中对所述第二金属层表面进行预处理的方法包括:等离子处理、离子注入、阳极氧化、电化学方法等可进行表面处理的方法。
根据本发明一优选实施例,在步骤S40中对所述第二金属层表面进行预处理的气体包括可与所述第二金属层的金属反应的气体。
根据本发明一优选实施例,所述第一金属层材料为钼钛/钛。
根据本发明一优选实施例,所述第二金属层为铜。
有益效果:本发明实施例提供的一种阵列基板制备方法,通过工艺改善,一方面通过预处理减慢铜的蚀刻速率;另一方面在形成拖尾后,通过预处理在铜膜表面形成保护层,对拖尾进行二次刻蚀,达到缩短甚至消除拖尾,减弱拖尾产生的技术效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明第一优选实施例提供的阵列基板制备方法流程图;
图2为本发明第一优选实施例提供的阵列基板的结构图;
图3为本发明第二优选实施例提供的阵列基板制备方法流程图;
图4为本发明第二优选实施例提供的阵列基板制备方法子步骤图A;
图5为本发明第二优选实施例提供的阵列基板制备方法子步骤图B。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
现有技术的阵列基板制备方法,由于铜和阻挡层的蚀刻速率差异,导致阻挡层的金属产生拖尾,不仅影响CD精度、寄生电容及发生短路,还造成漏光,本实施例能够解决该缺陷。
如图1所示,本发明第一优选实施例提供的阵列基板制备方法流程图,
S101、提供一衬底,所述衬底表面形成有第一金属层和位于所述第一金属层上的第二金属层,所述第一金属层与所述第二金属层材质不同,且蚀刻速率不同;
S102、在所述第二金属层表面形成光阻图案;
S103、对所述第二金属层进行预处理以改变其蚀刻速率,使得所述第一金属层与所述第二金属层蚀刻速率相当,避免蚀刻速率不同形成拖尾金属。
如图2所示,本发明第一优选实施例提供的阵列基板的结构图,从图中可以很直观地看到本发明的各组成部分,以及各组成部分之间的相对位置关系,所述阵列基板包括衬底201、形成于所述衬底201表面的第一金属层202,以及位于所述第一金属层202上的第二金属层203,所述第一金属层202与所述第二金属层203材质不同,且蚀刻速率不同。
在此较佳实施例中,清洗完所述衬底201后镀膜,镀膜完成后涂布光阻204,然后进行曝光显影制程,在所述第二金属层表面形成光阻图案,接着刻蚀制程,由于第一金属层202和第二金属层203的蚀刻速率差异,导致第一金属层202产生了拖尾金属,所述拖尾金属不仅影响CD精度、寄生电容及发生短路,还造成漏光,所以本发明实施例在刻蚀制程前对所述第二金属层203进行预处理,减缓所述第二金属层203的蚀刻速率,以尽量保持与第一金属层202蚀刻速率的一致。
对所述第二金属层203进行预处理的方法包括:等离子处理、离子注入、阳极氧化、电化学方法等可进行表面处理的方法,可使用其中任一种方法对所述第二金属层203进行处理;其中等离子处理、离子注入可能用到预处理气体,对所述第二金属层203进行预处理的气体包括可与所述第二金属层203的金属反应的气体。
优选的,所述第一金属层材料可以为钼钛/钛,也可以为其他材料,如Mo、Nb、Ta、Co等;所述第二金属层可以为铜膜,也可以为其他金属。钼钛/钛金属层的蚀刻速率比铜膜的蚀刻速率慢,以致钼钛/钛金属层产生了拖尾金属,通过对铜膜进行预处理,减缓铜膜的反应速率,以保持和钼钛/钛金属层蚀刻速率一致,对铜膜进行预处理的方法包括等离子处理、离子注入、阳极氧化、电化学方法等可进行表面处理的方法;对铜膜进行预处理的气体包括O2、SF6、NF3、Cl2、CF4等可与铜反应的气体。
如图3所示,本发明第二优选实施例提供的阵列基板制备方法流程图,
S301、提供一衬底,所述衬底表面形成有第一金属层和位于所述第一金属层上的第二金属层,所述第一金属层与所述第二金属层材质不同,且蚀刻速率不同;
S302、在所述第二金属层表面形成光阻图案;
S303、对所述第一金属层和第二金属层进行刻蚀,第一金属层形成拖尾金属;
S304、对所述第二金属层表面进行预处理以形成保护层;
S305、对所述第一金属层和第二金属层进行二次刻蚀,消除所述拖尾金属。
如图4所示,本发明第二优选实施例提供的阵列基板制备方法子步骤图A,在衬底401表面形成了第一金属层402和第二金属层403,涂布光阻404,曝光显影制程结束后留下被光罩所遮挡的部分,然后刻蚀,由于所述第二金属层403的蚀刻速率与所述第一金属层402的蚀刻速率不一致导致第一金属层402产生了拖尾金属405,所述拖尾金属405不仅影响CD精度、寄生电容及发生短路,还造成漏光,所以,本发明实施例为了改善这一缺陷,对所述第二金属层403的表面处进行预处理,在第二金属层表面形成保护层406。
其中,对所述第二金属层403的表面进行预处理的方法包括:等离子处理、离子注入、阳极氧化、电化学方法等可进行表面处理的方法,可使用其中任一种方法对所述第二金属层403表面进行处理;其中等离子处理、离子注入可能用到预处理气体,对所述第二金属层表面进行预处理的气体包括可与所述第二金属层403的金属反应的气体。
如图5所示,本发明第二优选实施例提供的阵列基板制备方法子步骤图B,在衬底501表面形成了第一金属层502和第二金属层503,涂布光阻504,曝光显影制程结束后留下被光罩所遮挡的部分,然后刻蚀,由于所述第二金属层503的蚀刻速率与所述第一金属层502的蚀刻速率不一致导致第一金属层502产生了拖尾金属505,所述拖尾金属505不仅影响CD精度、寄生电容及发生短路,还造成漏光,所以,本发明实施例为了改善这一缺陷,对所述第二金属层503的表面进行预处理,在第一金属层表面形成保护层506。
在此较佳实施例中,然后对所述第一金属层502和第二金属层503进行二次刻蚀,以此缩短甚至消除拖尾金属505。
相应的,对所述第二金属层503的表面进行预处理的方法包括:等离子处理、离子注入、阳极氧化、电化学方法等可进行表面处理的方法,可使用其中任一种方法对所述第二金属层表面进行处理;其中等离子处理、离子注入可能用到预处理气体,对所述第二金属层表面进行预处理的气体包括可与所述第二金属层503的金属反应的气体。
优选的,所述第一金属层材料可以为钼钛/钛,也可以为其他阻材料,如Mo、Nb、Ta、Co等;所述第二金属层可以为铜,也可以为其他金属。钼钛/钛金属层的蚀刻速率比铜膜的蚀刻速率慢,以致钼钛/钛金属层产生了拖尾,通过对铜膜进行预处理,减缓铜膜的反应速率,以保持和钼钛/钛金属层蚀刻速率一致,对铜膜进行预处理的方法包括等离子处理、离子注入、阳极氧化、电化学方法等可进行表面处理的方法;对铜膜进行预处理的气体包括O2、SF6、NF3、Cl2、CF4等可与铜反应的气体。
优选的,本发明在第一实施例效果不佳(即仍存在小拖尾,但不影响产品品质)的情况下,也可以结合第二实施例进行改善。
综上所述,本发明实施例提供的一种阵列基板制备方法,通过工艺改善,一方面通过预处理减慢铜的蚀刻速率;另一方面在形成拖尾后,通过预处理在铜膜表面形成保护层,对拖尾进行二次刻蚀,达到缩短甚至消除拖尾,减弱拖尾产生的技术效果,解决了现有技术由于铜和阻挡层的蚀刻速率差异,导致阻挡层的金属产生拖尾,不仅影响CD精度、寄生电容及发生短路,还造成漏光的技术问题。
以上对本发明实施例所提供的一种阵列基板制备方法进行了详细介绍。应理解,本文所述的示例性实施方式应仅被认为是描述性的,用于帮助理解本发明的方法及其核心思想,而并不用于限制本发明。
Claims (5)
1.一种阵列基板制备方法,其特征在于,所述制备方法包括:
S10、提供一衬底,所述衬底表面形成有第一金属层和位于所述第一金属层上的第二金属层,所述第一金属层与所述第二金属层材质不同,且蚀刻速率不同;
S20、在所述第二金属层表面形成光阻图案;
S30、对所述第二金属层进行预处理以改变其蚀刻速率,使得所述第一金属层与所述第二金属层蚀刻速率相当,避免蚀刻速率不同形成拖尾金属。
2.如权利要求1所述的阵列基板制备方法,其特征在于,在步骤S30中对所述第二金属层进行预处理的方法包括:采用等离子处理、离子注入、阳极氧化或电化学方法中的任一种对所述第二金属层的表面进行处理。
3.如权利要求1所述的阵列基板制备方法,其特征在于,在步骤S30中对所述第二金属层进行预处理的气体包括可与所述第二金属层的金属反应的气体。
4.如权利要求1所述的阵列基板制备方法,其特征在于,所述第一金属层材料为钼钛/钛。
5.如权利要求1所述的阵列基板制备方法,其特征在于,所述第二金属层为铜。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811521697.1A CN109860043B (zh) | 2018-12-13 | 2018-12-13 | 一种阵列基板制备方法 |
PCT/CN2019/082167 WO2020118984A1 (zh) | 2018-12-13 | 2019-04-11 | 一种阵列基板制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811521697.1A CN109860043B (zh) | 2018-12-13 | 2018-12-13 | 一种阵列基板制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109860043A CN109860043A (zh) | 2019-06-07 |
CN109860043B true CN109860043B (zh) | 2021-03-16 |
Family
ID=66891083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811521697.1A Active CN109860043B (zh) | 2018-12-13 | 2018-12-13 | 一种阵列基板制备方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN109860043B (zh) |
WO (1) | WO2020118984A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110783266B (zh) * | 2019-11-14 | 2022-11-04 | Tcl华星光电技术有限公司 | 一种改善金属走线底切现象的制备方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH039517A (ja) * | 1989-06-07 | 1991-01-17 | Seiko Epson Corp | 2層薄膜構造 |
US5350484A (en) * | 1992-09-08 | 1994-09-27 | Intel Corporation | Method for the anisotropic etching of metal films in the fabrication of interconnects |
JP2001144297A (ja) * | 1999-11-15 | 2001-05-25 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
CN1510169A (zh) * | 2002-12-12 | 2004-07-07 | Lg.菲利浦Lcd株式会社 | 用于多层铜和钼的蚀刻溶液及使用该蚀刻溶液的蚀刻方法 |
CN1630042A (zh) * | 2003-12-18 | 2005-06-22 | 上海华虹Nec电子有限公司 | 一种金属配线的多步干法刻蚀方法 |
CN101231940A (zh) * | 2006-11-14 | 2008-07-30 | 三菱电机株式会社 | 多层薄膜图案和显示装置的制造方法 |
CN102709329A (zh) * | 2012-06-14 | 2012-10-03 | 深超光电(深圳)有限公司 | 薄膜晶体管及其制造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114464A (ja) * | 1998-09-29 | 2000-04-21 | Denso Corp | 薄膜抵抗体の製造方法 |
CN100508129C (zh) * | 2006-11-01 | 2009-07-01 | 哈尔滨工程大学 | 半导体器件铜电极的图形化方法 |
CN102054751B (zh) * | 2009-11-05 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构及其形成方法 |
KR101682078B1 (ko) * | 2010-07-30 | 2016-12-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
US9093385B2 (en) * | 2013-05-28 | 2015-07-28 | Infineon Technologies Ag | Method for processing a semiconductor workpiece with metallization |
CN106601596A (zh) * | 2016-12-30 | 2017-04-26 | 惠科股份有限公司 | 一种导线制程阵列蚀刻方法 |
CN106887379B (zh) * | 2017-03-01 | 2019-12-31 | 重庆京东方光电科技有限公司 | 一种半透掩膜构图方法及阵列基板、显示装置 |
CN106898578B (zh) * | 2017-03-30 | 2019-08-06 | 合肥鑫晟光电科技有限公司 | 一种显示基板的制备方法、阵列基板及显示装置 |
CN106847690B (zh) * | 2017-04-01 | 2019-12-13 | 深圳市华星光电半导体显示技术有限公司 | 一种多层金属层的蚀刻方法 |
CN107104044A (zh) * | 2017-05-12 | 2017-08-29 | 京东方科技集团股份有限公司 | 一种电极制作方法及阵列基板的制作方法 |
-
2018
- 2018-12-13 CN CN201811521697.1A patent/CN109860043B/zh active Active
-
2019
- 2019-04-11 WO PCT/CN2019/082167 patent/WO2020118984A1/zh active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH039517A (ja) * | 1989-06-07 | 1991-01-17 | Seiko Epson Corp | 2層薄膜構造 |
US5350484A (en) * | 1992-09-08 | 1994-09-27 | Intel Corporation | Method for the anisotropic etching of metal films in the fabrication of interconnects |
JP2001144297A (ja) * | 1999-11-15 | 2001-05-25 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
CN1510169A (zh) * | 2002-12-12 | 2004-07-07 | Lg.菲利浦Lcd株式会社 | 用于多层铜和钼的蚀刻溶液及使用该蚀刻溶液的蚀刻方法 |
CN1630042A (zh) * | 2003-12-18 | 2005-06-22 | 上海华虹Nec电子有限公司 | 一种金属配线的多步干法刻蚀方法 |
CN101231940A (zh) * | 2006-11-14 | 2008-07-30 | 三菱电机株式会社 | 多层薄膜图案和显示装置的制造方法 |
CN102709329A (zh) * | 2012-06-14 | 2012-10-03 | 深超光电(深圳)有限公司 | 薄膜晶体管及其制造方法 |
Non-Patent Citations (1)
Title |
---|
GSI多层铜布线化学机械平坦化速率一致性;曹阳等;《微纳电子技术》;20131215(第12期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN109860043A (zh) | 2019-06-07 |
WO2020118984A1 (zh) | 2020-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7615385B2 (en) | Double-masking technique for increasing fabrication yield in superconducting electronics | |
US20180149961A1 (en) | Mask blank, phase shift mask, and method for manufacturing semiconductor device | |
US20150198873A1 (en) | Mask blank and method of manufacturing phase shift mask | |
CN109860043B (zh) | 一种阵列基板制备方法 | |
JP2019082737A (ja) | マスクブランク、マスクブランクの製造方法、転写用マスクの製造方法および半導体デバイスの製造方法 | |
US20060257749A1 (en) | Method for reducing critical dimension | |
KR20110013299A (ko) | 다계조 포토마스크, 포토마스크 블랭크, 다계조 포토마스크의 제조 방법, 및 패턴 전사 방법 | |
US9613813B2 (en) | Method for improving critical dimension variability by implanting argon or silicon ions into a patterned mask | |
US20130034960A1 (en) | Method of fabricating a semiconductor device | |
CN103367192A (zh) | 检测通孔蚀刻不足和通孔缺失缺陷的方法 | |
US20040072438A1 (en) | Method for defining alignment marks in a semiconductor wafer | |
US20200379338A1 (en) | Mask blank, phase shift mask, and method of manufacturing semiconductor device | |
US20200166833A1 (en) | Mask blank, method of manufacturing transfer mask, and method for manufacturing semiconductor device | |
Muramatsu et al. | Defect mitigation of chemo-epitaxy DSA patterns | |
CN102446712B (zh) | 一种增加两次图形曝光工艺窗口的方法 | |
CN112394614A (zh) | 掩膜版、掩膜版缺陷修复方法、掩膜版的使用方法以及半导体结构 | |
KR20180113177A (ko) | 포토마스크 블랭크의 제조 방법 | |
CN112735936B (zh) | 电感耦合等离子体和聚焦离子束刻蚀的微光开关加工方法 | |
US20220004103A1 (en) | Bubble defect reduction | |
CN109037045B (zh) | 一种离子注入方法、半导体器件的制作方法和半导体器件 | |
CN107785253B (zh) | 利用侧边溅射的线边缘粗糙表面改进 | |
JPH05121312A (ja) | パタン形成法 | |
KR101186697B1 (ko) | 반도체에 도금 패턴을 형성하는 방법 및 이에 의해 제조된 반도체 | |
US8962403B2 (en) | Manufacturing method for switch and array substrate using etching solution comprising amine | |
TW202326280A (zh) | 光罩基底、相移光罩及半導體裝置之製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |