CN109819191A - 一种mipi c-phy信号发生器及其信号发生方法 - Google Patents
一种mipi c-phy信号发生器及其信号发生方法 Download PDFInfo
- Publication number
- CN109819191A CN109819191A CN201910043126.XA CN201910043126A CN109819191A CN 109819191 A CN109819191 A CN 109819191A CN 201910043126 A CN201910043126 A CN 201910043126A CN 109819191 A CN109819191 A CN 109819191A
- Authority
- CN
- China
- Prior art keywords
- phy
- rgb
- image data
- mipic
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
本发明属于显示技术领域，公开了一种MIPI C‑PHY信号发生器及其信号发生方法，信号发生器包括FPGA芯片、MIPI C‑PHY桥接芯片，FPGA芯片包括内嵌处理器Nios II、网络数据控制器、DDR读写控制器、图像数据转RGB模块、RGB转MCU数据处理模块；通过FPGA芯片的内嵌处理器Nios II进行控制，将图像数据转换为RGB接口信号或MCU接口信号后输出，通过MIPI C‑PHY桥接芯片将RGB接口信号或MCU接口信号转换为MIPI C‑PHY接口信号。本发明可支持MIPI C‑PHY接口显示模组的全部显示模式。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种MIPI C-PHY信号发生器及其信号发生方法。
背景技术
MIPI D-PHY大量应用于处理器与显示屏、摄像头连接的部分。随着摄像头、显示屏的像素和帧频的增加，之前的MIPI D-PHY的数据传输速度已经无法满足目前需要，现今最新MIPI C-PHY标准已经推出。
相比MIPI D-PHY，MIPI C-PHY支持更高的分辨率和刷新频率，LCD、OLED模组厂家把MIPI C-PHY作为下一代产品提上了研发日程，有些厂家样品已经出来了，这也加速了MIPI C-PHY接口显示模组检测设备需求。
发明内容
本申请的目的是提供一种MIPI C-PHY信号发生器及其信号发生方法。
本申请实施例提供一种MIPI C-PHY信号发生器，包括：FPGA芯片、MIPI C-PHY桥接芯片；
所述FPGA芯片包括内嵌处理器Nios II、网络数据控制器、DDR读写控制器、图像数据转RGB模块、RGB转MCU数据处理模块；
所述内嵌处理器Nios II分别与所述网络数据控制器、所述图像数据转RGB模块、所述RGB转MCU数据处理模块连接；所述网络数据控制器、所述DDR读写控制器、所述图像数据转RGB模块、所述RGB转MCU数据处理模块依次连接；所述RGB转MCU数据处理模块与所述MIPI C-PHY桥接芯片连接。
优选的，所述FPGA芯片还包括：SPI模块；所述内嵌处理器Nios II与所述SPI模块连接，所述SPI模块与所述MIPI C-PHY桥接芯片连接。
优选的，所述图像数据转RGB模块包含：时序生成模块、图像数据转换模块；所述时序生成模块与所述图像数据转换模块连接。
优选的，所述的MIPI C-PHY信号发生器还包括存储器DDR3；所述存储器DDR3与所述FPGA芯片中的DDR读写控制器连接。
优选的，所述的MIPI C-PHY信号发生器还包括PC端；所述PC端与所述FPGA芯片中的网络数据控制器连接。
另一方面，本申请实施例提供一种MIPI C-PHY信号发生器的信号发生方法，通过FPGA芯片的内嵌处理器Nios II进行控制，将图像数据转换为RGB接口信号或MCU接口信号后输出；通过MIPI C-PHY桥接芯片将来自所述FPGA芯片的所述RGB接口信号或所述MCU接口信号转换为MIPI C-PHY接口信号。
优选的，通过所述FPGA芯片的网络数据控制器与PC端通信；通过所述FPGA芯片的所述内嵌处理器Nios II控制DDR读写控制器将所述PC端发来的图像数据存储至存储器DDR3中；
点屏时，通过所述PC端将开电命令发送至所述内嵌处理器Nios II，所述内嵌处理器Nios II控制所述DDR读写控制器读取所述图像数据；所述内嵌处理器Nios II对图像数据转RGB模块进行配置，将所述图像数据转换成RGB接口信号；所述内嵌处理器Nios II对RGB转MCU数据处理模块进行配置，在Command模式下，将所述RGB接口信号转换为MCU接口信号，在Video模式下，转发所述RGB接口信号；所述内嵌处理器Nios II将所述RGB接口信号或所述MCU接口信号输出至所述MIPI C-PHY桥接芯片；所述MIPI C-PHY桥接芯片将所述RGB接口信号或者所述MCU接口信号转换为MIPI C-PHY接口信号。
优选的，在Video模式下，所述内嵌处理器Nios II控制SPI模块输出SPI信号至所述MIPI C-PHY桥接芯片。
优选的，所述图像数据转RGB模块包含时序生成模块和图像数据转换模块；所述时序生成模块根据所述内嵌处理器Nios II下发的时序参数生成RGB接口时序；所述图像数据转换模块根据所述时序生成模块生成的时序，将从所述DDR读写控制器中读出的所述图像数据分解成RGB图像数据，并输出RGB接口信号。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
在本申请实施例中，提供的一种MIPI C-PHY信号发生器采用FPGA芯片的内嵌处理器Nios II做控制，采用MIPI C-PHY桥接芯片做信号转换。FPGA芯片包括网络数据控制器、DDR读写控制器、图像数据转RGB模块、RGB转MCU数据处理模块，通过FPGA芯片中的上述模块将图像数据最终输出为MIPI C-PHY桥接芯片可识别的RGB接口信号或者MCU接口信号，然后由MIPI C-PHY桥接芯片将RGB接口信号或者MCU接口信号转换为MIPI C-PHY接口信号，供具有MIPI C-PHY接口的显示模组显示。本发明支持MIPI C-PHY接口显示模组的全部显示模式，可支持OTP/MTP/Gamma功能，MIPI C-PHY桥接芯片输出的MIPI C-PHY接口信号可支持最高6Lane，每lane最高支持2.85Gbps，可最大支持图像分辨率24bit 4096*2160@60Hz。
附图说明
为了更清楚地说明本实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一个实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种MIPI C-PHY信号发生器的框架示意图。
具体实施方式
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
本发明提出的一种MIPI C-PHY信号发生器，采用FPGA芯片的内嵌处理器Nios II做控制，MIPI C-PHY桥接芯片做信号转换。FPGA芯片包括网络数据控制器、DDR读写控制器、图像数据转RGB模块、RGB转MCU数据处理模块、SPI模块，最终输出为MIPI C-PHY桥接芯片可识别的RGB接口信号或者MCU接口信号，由MIPI C-PHY桥接芯片转为MIPI C-PHY接口信号，供具有MIPI C-PHY接口的显示模组显示。
基于FPGA芯片实现MIPI C-PHY接口的信号发生器的***框图如图1所示。PC端通过以太网(Eth)通信接口与网络数据控制器(即图1中的Net Data Controller)通信，然后由FPGA芯片的内嵌处理器Nios II控制DDR读写控制器(即图1中的DDR Read WriteController)将PC端发送的图片、模组初始化代码initial code、时序timing等数据存储在存储器DDR(即图1中的DDR3)中。
点屏时，PC端将开电命令发给FPGA芯片的内嵌处理器Nios II，内嵌处理器NiosII通过内部总线控制DDR读写控制器读取图片、模组初始化代码initial code、时序timing等数据，并对图像数据转RGB模块(即图1中的Data Conversation模块)配置，完成图像数据转换成RGB信号；然后配置RGB转MCU数据处理模块(即图1中的RGB to MCU)，内嵌处理器Nios II根据Video、Command的不同模式设置来配置是否启动RGB转MCU，因此在Command模式下完成RGB图像接口转MCU接口信号，在Video模式下则转发RGB接口信号；根据不同模式，内嵌处理器Nios II控制RGB接口信号或MCU接口信号输出至MIPI C-PHY桥接芯片，MIPI C-PHY桥接芯片将RGB接口信号或MCU接口信号转为MIPI C-PHY接口信号。此外，由于Video模式的需要，内嵌处理器Nios II还需要控制SPI模块给MIPI C-PHY桥接芯片输出SPI信号。
1、存储器DDR3
DDR3用于存储模组点屏所需的模组初始化代码initial code、时序timing、图片等数据。
2、DDR读写控制器DDR Read Write Controller
DDR读写控制器是一个逻辑实现的多端口DMA控制器，它能根据读写长度动态调整读写DDR的突发长度，以达到最大的DDR带宽。在内嵌处理器Nios II的控制下，DDR读写控制器可以将PC端通过以太网发来的数据直接写入DDR，也可以将数据从DDR读出后送给内嵌处理器Nios II或者图像数据转RGB模块。
3、内嵌处理器Nios II
图形信号发生器中的Nios II为FPGA内嵌处理器，它的主要作用如下：
1)与PC端通信
图形信号发生器通过以太网等通信口与PC端通信，实现图片、初始化代码initialcode、时序timing等数据的下载及控制命令的收发。
2)控制DDR读写控制器
Nios II可以控制DDR读写控制器将PC端下发的图片、初始化代码initial code、时序timing等数据写入DDR读写控制器后存储到DDR中。
Nios II也可以通过DDR读写控制器读取DDR中的初始化代码initial code、时序timing等数据。
3)配置图像数据转RGB模块Data Conversation
DDR读出的图像数据需要Nios II配置相关参数才可以转换成RGB接口信号，参数包括：时序timing、图像移动、RGB替换数据等参数。
4)配置RGB转MCU数据处理模块RGB to MCU
MCU接口信号包括命令和图像数据信号，其中命令信号是来源于Nios II，Nios II处理和桥接芯片的交互命令。包括初始化代码initial code下发、Pgamma调节、RGB和MCU信号输出选择等功能。
5)配置SPI模块SPI Controller
Video模式需要SPI来处理和桥接芯片的交互命令，在读写SPI接口的模组之前，需要对SPI模块进行配置，包括SPI总线的工作频率、工作模式、bit数等。Nios II根据模组的这些参数通过Avalon总线实现对SPI模块的配置，输出SPI信号。
6)点屏切图
模组初始化完成后，Nios II可以根据每幅图的大小及地址，控制DDR读写控制器从DDR中读图，实现模组的点图及切图。
4、图像数据转RGB模块Data Conversation
图像数据转RGB模块主要将DDR读出的数据转换成MIPI C-PHY桥接芯片需要的RGB接口数据。图像数据转RGB模块包含时序生成模块和图像数据转换模块。
1)时序生成模块
时序生成模块根据Nios II下发的时序Timing参数生成RGB接口时序。
2)图像数据转换模块
图像数据转换根据时序生成模块生成的时序将DDR读出的图像数据分解成RGB图像数据，输出RGB接口信号。
5、RGB转MCU数据处理模块RGB To MCU
RGB转MCU数据处理模块主要将RGB接口信号转换成COMMAND模式下需要的MCU接口信号，此外还将Nios II的控制信息转换成MCU接口信号。RGB转MCU数据处理模块在Command模式下将RGB接口信号转换为MCU接口信号，在video模式下转发RGB接口信号。
本发明实施例提供的一种MIPI C-PHY信号发生器及其信号发生方法至少包括如下技术效果：
1、通过RGB转MCU数据处理模块能根据需要输出RGB接口信号或者MCU接口信号，支持MIPI C-PHY接口显示模组所需的两种显示模式，结合压缩和非压缩模式，本发明支持MIPI C-PHY接口显示模组的全部四种显示模式：Video的压缩和非压缩模式、Command的压缩和非压缩模式。
2、Nios II和PC通信交互、流程控制，可支持OTP/MTP/Gamma功能。
3、FPGA对图像数据高速处理，桥接芯片输出的MIPI C-PHY接口信号可支持最高6Lane，每lane最高支持2.85Gbps，可最大支持图像分辨率24bit4096*2160@60Hz。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (9)
1.一种MIPIC-PHY信号发生器，其特征在于，包括：FPGA芯片、MIPIC-PHY桥接芯片；
所述FPGA芯片包括内嵌处理器NiosII、网络数据控制器、DDR读写控制器、图像数据转RGB模块、RGB转MCU数据处理模块；
所述内嵌处理器NiosII分别与所述网络数据控制器、所述图像数据转RGB模块、所述RGB转MCU数据处理模块连接；所述网络数据控制器、所述DDR读写控制器、所述图像数据转RGB模块、所述RGB转MCU数据处理模块依次连接；所述RGB转MCU数据处理模块与所述MIPIC-PHY桥接芯片连接。
2.根据权利要求1所述的MIPIC-PHY信号发生器，其特征在于，所述FPGA芯片还包括：SPI模块；所述内嵌处理器NiosII与所述SPI模块连接，所述SPI模块与所述MIPIC-PHY桥接芯片连接。
3.根据权利要求1所述的MIPIC-PHY信号发生器，其特征在于，所述图像数据转RGB模块包含：时序生成模块、图像数据转换模块；所述时序生成模块与所述图像数据转换模块连接。
4.根据权利要求1所述的MIPIC-PHY信号发生器，其特征在于，还包括存储器DDR3；所述存储器DDR3与所述FPGA芯片中的DDR读写控制器连接。
5.根据权利要求1所述的MIPIC-PHY信号发生器，其特征在于，还包括PC端；所述PC端与所述FPGA芯片中的网络数据控制器连接。
6.一种如权利要求1所述的MIPIC-PHY信号发生器的信号发生方法，其特征在于，通过FPGA芯片的内嵌处理器NiosII进行控制，将图像数据转换为RGB接口信号或MCU接口信号后输出；通过MIPIC-PHY桥接芯片将来自所述FPGA芯片的所述RGB接口信号或所述MCU接口信号转换为MIPIC-PHY接口信号。
7.根据权利要求6所述的MIPIC-PHY信号发生器的信号发生方法，通过所述FPGA芯片的网络数据控制器与PC端通信；通过所述FPGA芯片的所述内嵌处理器NiosII控制DDR读写控制器将所述PC端发来的图像数据存储至存储器DDR3中；
点屏时，通过所述PC端将开电命令发送至所述内嵌处理器NiosII，所述内嵌处理器NiosII控制所述DDR读写控制器读取所述图像数据；所述内嵌处理器NiosII对图像数据转RGB模块进行配置，将所述图像数据转换成RGB接口信号；所述内嵌处理器NiosII对RGB转MCU数据处理模块进行配置，在Command模式下，将所述RGB接口信号转换为MCU接口信号，在Video模式下，转发所述RGB接口信号；所述内嵌处理器NiosII将所述RGB接口信号或所述MCU接口信号输出至所述MIPIC-PHY桥接芯片；所述MIPIC-PHY桥接芯片将所述RGB接口信号或者所述MCU接口信号转换为MIPIC-PHY接口信号。
8.根据权利要求7所述的MIPIC-PHY信号发生器的信号发生方法，其特征在于，在Video模式下，所述内嵌处理器NiosII控制SPI模块输出SPI信号至所述MIPIC-PHY桥接芯片。
9.根据权利要求7所述的MIPIC-PHY信号发生器的信号发生方法，其特征在于，其特征在于，所述图像数据转RGB模块包含时序生成模块和图像数据转换模块；所述时序生成模块根据所述内嵌处理器NiosII下发的时序参数生成RGB接口时序；所述图像数据转换模块根据所述时序生成模块生成的时序，将从所述DDR读写控制器中读出的所述图像数据分解成RGB图像数据，并输出RGB接口信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910043126.XA CN109819191B (zh) | 2019-01-17 | 2019-01-17 | 一种mipi c-phy信号发生器及其信号发生方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910043126.XA CN109819191B (zh) | 2019-01-17 | 2019-01-17 | 一种mipi c-phy信号发生器及其信号发生方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109819191A true CN109819191A (zh) | 2019-05-28 |
| CN109819191B CN109819191B (zh) | 2021-05-04 |
Family
ID=66603440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910043126.XA Active CN109819191B (zh) | 2019-01-17 | 2019-01-17 | 一种mipi c-phy信号发生器及其信号发生方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109819191B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104202552A (zh) * | 2014-08-21 | 2014-12-10 | 武汉精测电子技术股份有限公司 | 通过桥接芯片实现两种模式mipi信号的方法和装置 |
| CN104360511A (zh) * | 2014-11-25 | 2015-02-18 | 武汉精测电子技术股份有限公司 | 实现两种模式的mipi模组测试方法和测试*** |
| KR20150062030A (ko) * | 2013-11-28 | 2015-06-05 | 주식회사 실리콘핸즈 | LP(Low-power)모드에서 동작하는 MIPI용 D-PHY 회로 |
| CN106409202A (zh) * | 2015-07-27 | 2017-02-15 | 辛纳普蒂克斯日本合同会社 | 半导体装置、半导体器件模块、显示面板驱动器以及显示模块 |
| CN108228127A (zh) * | 2018-01-09 | 2018-06-29 | 武汉精测电子集团股份有限公司 | 用于产生spi接口图形信号的装置及图形信号发生器 |
| CN108320706A (zh) * | 2018-04-24 | 2018-07-24 | 武汉华星光电半导体显示技术有限公司 | 驱动装置、驱动方法及显示*** |
| CN208189191U (zh) * | 2018-03-30 | 2018-12-04 | 苏州佳智彩光电科技有限公司 | 一种支持多种协议显示接口的oled显示屏信号发生器 |
-
2019
- 2019-01-17 CN CN201910043126.XA patent/CN109819191B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150062030A (ko) * | 2013-11-28 | 2015-06-05 | 주식회사 실리콘핸즈 | LP(Low-power)모드에서 동작하는 MIPI용 D-PHY 회로 |
| CN104202552A (zh) * | 2014-08-21 | 2014-12-10 | 武汉精测电子技术股份有限公司 | 通过桥接芯片实现两种模式mipi信号的方法和装置 |
| CN104360511A (zh) * | 2014-11-25 | 2015-02-18 | 武汉精测电子技术股份有限公司 | 实现两种模式的mipi模组测试方法和测试*** |
| CN106409202A (zh) * | 2015-07-27 | 2017-02-15 | 辛纳普蒂克斯日本合同会社 | 半导体装置、半导体器件模块、显示面板驱动器以及显示模块 |
| CN108228127A (zh) * | 2018-01-09 | 2018-06-29 | 武汉精测电子集团股份有限公司 | 用于产生spi接口图形信号的装置及图形信号发生器 |
| CN208189191U (zh) * | 2018-03-30 | 2018-12-04 | 苏州佳智彩光电科技有限公司 | 一种支持多种协议显示接口的oled显示屏信号发生器 |
| CN108320706A (zh) * | 2018-04-24 | 2018-07-24 | 武汉华星光电半导体显示技术有限公司 | 驱动装置、驱动方法及显示*** |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109819191B (zh) | 2021-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110569204B (zh) | 基于fpga和ddr3 sdram的可配置图像数据缓存*** | |
| CN105141877B (zh) | 一种基于可编程器件的信号转换装置 | |
| CN102945291A (zh) | 基于pci-e的高速图像采集存储卡 | |
| CN106126141B (zh) | 一种基于Android终端根据不同接口自动调整分辨率的***及方法 | |
| CN103903651B (zh) | 双线串行端口内建自测电路及其通讯方法 | |
| CN109743515A (zh) | 一种基于软核平台的异步视频融合叠加***及方法 | |
| CN105049781A (zh) | 基于fpga的图像处理*** | |
| CN109714621A (zh) | 一种时序可配置的多路动态视频模拟方法及其处理*** | |
| CN102521190A (zh) | 一种应用于实时数据处理的多级总线*** | |
| WO2024074012A1 (zh) | 视频传输控制方法、装置、设备及非易失性可读存储介质 | |
| CN110087037A (zh) | 一种集成摄像头的EtherCAT主站和工作方法 | |
| CN201788657U (zh) | 基于NiosⅡ软核CPU的LCD控制器 | |
| CN207397669U (zh) | 一种液晶屏测试控制电路 | |
| CN106980587B (zh) | 一种通用输入输出时序处理器及时序输入输出控制方法 | |
| CN108228127A (zh) | 用于产生spi接口图形信号的装置及图形信号发生器 | |
| CN114302087B (zh) | 一种mipi数据传输模式转换方法、装置及电子设备 | |
| CN111510363A (zh) | 基于modbus协议的从站转换装置及其控制方法 | |
| CN104394371A (zh) | 一种适合大量连续图像采集和快速存储的*** | |
| CN208225041U (zh) | Bmc模块显示*** | |
| CN109819191A (zh) | 一种mipi c-phy信号发生器及其信号发生方法 | |
| CN108255448A (zh) | 显示装置的控制器及其处理方法、存储介质、处理器 | |
| CN115101025B (zh) | 一种支持虚拟帧缓冲的lcd控制电路及其控制方法 | |
| CN109739610A (zh) | 截屏控制方法、装置、电子设备及计算机可读存储介质 | |
| Ni et al. | The realization of LED display system based on the embedded | |
| CN206212146U (zh) | 一种数字图像采集装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |