CN206212146U - 一种数字图像采集装置 - Google Patents

Abstract

本实用新型公开了一种数字图像采集装置，包括主控制器、CPLD、图像采集卡、USB接口电路、电源电路和存储器；CPLD为复杂可编程逻辑器件；CPLD、图像采集卡、USB接口电路和存储器均与主控制器连接；存储器和图像采集卡还与CPLD相连；USB接口电路的控制信号端与CPLD相连；电源电路为主控制器以及CPLD供电；主控制器采用TMS320C6211型DSP；图像采集卡采用VC302采集卡；VC302采集卡具有标准的8位并行总线；CPLD采用IspLSI2064VE芯片。该数字图像采集装置结构紧凑，集成度高，易于实施。

Description

一种数字图像采集装置

技术领域

本实用新型涉及一种数字图像采集装置。

背景技术

随着计算机技术、电子技术、和通信技术的发展，数字图像采集、处理技术在计算机和便携式***中的应用越来越广泛。例如在可视电话、数码相机、数字电视、图像监控、照相手机、视频会议等场合都得到了更深的应用。数字化图像使得图像信号可以高质量地传输，并便于图像的检索、分析、处理和存储。但是数字图像的表示需要大量的数据，由于存储空间和网络带宽的限制，对图像进行存储，处理和传输之前先要对图像进行压缩。即使采用多种方法对图像数据进行了压缩，其数据量仍然巨大，对传输介质、传输方法和存储介质的也会要求较高。因此图像压缩编码技术的研究得意义特别显著，也正是由于图像压缩编码及传输技术的不断发展、更新，推动了现代多媒体技术应用的迅速发展。

现有的图像采集电路，存在的主要问题在于，电路复杂，可靠性低和设计复杂等问题；因此，有必要设计一种灵敏度更高的安全监控装置。

实用新型内容

本实用新型所要解决的技术问题是提供一种数字图像采集装置，该数字图像采集装置结构紧凑，集成度高，易于实施。

实用新型的技术解决方案如下：

一种数字图像采集装置，包括主控制器、CPLD、图像采集卡、USB接口电路、电源电路和存储器；CPLD为复杂可编程逻辑器件；

CPLD、图像采集卡、USB接口电路和存储器均与主控制器连接；存储器和图像采集卡还与CPLD相连；USB接口电路的控制信号端与CPLD相连；

电源电路为主控制器以及CPLD供电；

USB接口电路用于主控制器与作为采集平台的上位机通信；

主控制器采用TMS320C6211型DSP；

图像采集卡采用VC302采集卡；VC302采集卡具有标准的8位并行总线；

CPLD采用IspLSI2064VE芯片。

电源电路包括3.3V电源电路和1.8V电源电路；3.3V电源电路采用LM1117-3.3器件；1.8V电源电路采用GS5808器件。

USB接口电路采用PDIUSBD12芯片。

存储器包括一片HY57v561620T型SDRAM芯片和MX29LV400B型闪存(Flash)芯片。

DSP和CPLD均为成熟的硬件模块，不涉及任何软件和方法。

有益效果：

本实用新型的数字图像采集装置，具有以下特点：

1.集成度高，结构紧凑

集成了DSP、图像采集卡、SDRAM、FLASH存储器、USB接口电路等，充分利用总线和CPLD实现接口通信，接口紧凑，布线简易，易于实施。

2.采用模块化设计，功能完善

采用SDRAM、FLASH存储器实现了存储空间的扩展，采用CPLD实现接口电路的整合，采用图像采集卡作为图像采集模块，各功能电路均模块化，可靠性高，且易于设计。CPLD内部为门电路模块，可靠性高，响应速度快。

总之，这种数字图像采集装置，结构简洁，布线简易，采用模块化设计，功能完善，可靠性高。

附图说明

图1为数字图像采集装置总体电原理框图；

图2为DSP与CPLD连接示意图；

图3为VC302与DSP、CPLD连接示意图；

图4为RAM与DSP、CPLD接线图；

图5为FLASH与DSP、CPLD接线图；

图6为USB接口电路原理图；

图7为3.3V电源电路原理图；

图8为1.8V电源电路原理图。

具体实施方式

以下将结合附图和具体实施例对本实用新型做进一步详细说明：

实施例1：如图1～8，一种数字图像采集装置，包括主控制器、CPLD、图像采集卡、USB接口电路、电源电路和存储器；CPLD为复杂可编程逻辑器件；

CPLD、图像采集卡、USB接口电路和存储器均与主控制器连接；存储器和图像采集卡还与CPLD相连；USB接口电路的控制信号端与CPLD相连；

电源电路为主控制器以及CPLD供电；

USB接口电路用于主控制器与作为采集平台的上位机通信；

主控制器采用TMS320C6211型DSP；

图像采集卡采用VC302采集卡；VC302采集卡具有标准的8位并行总线；

CPLD采用IspLSI2064VE芯片。

电源电路包括3.3V电源电路和1.8V电源电路；3.3V电源电路采用LM1117-3.3器件；1.8V电源电路采用GS5808器件。

USB接口电路采用PDIUSBD12芯片。

存储器包括一片HY57v561620T型SDRAM芯片和MX29LV400B型闪存(Flash)芯片。

下面分别叙述各部分功能和工作原理：

1.DSP

由于在本***中各种***接口电路多，***的时序控制较为复杂，而且由于DSP的通用I/O口少，需要扩展I/O口。所以***采用了可编程逻辑器件Lattice公司的IspLsi2064VE的贴片芯片，该芯片具有84个用户可分配的I/O引脚，可与5V、3.3V，逻辑电平相兼容。其组合传输延迟最小为5.5ns，输入寄存器建立时间非常短，而且具有可编程的速度/功耗控制。运用VHDL语言编程进行I/O电路的扩展以及产生对***电路控制的时序，电路如图2所示。

将DSP的输出控制信号CE[0∶3]，/AOE，/AWE，/ARE(外部片选信号，输出时能，写选通信号，读选通信号)作为CPLD的输入信号。CPLD的输出的主要是各个***器件控制信号，包括存储器(程序存储器、数据存储器)、视频图像采集卡的片选，读写信号，320240的片选与显示控制信号等。同时图像采集卡USB2.0与DSP(D0-D7)的数据交换也是通过CPLD(VD0-VD7)进行的，以避免由DSP直接控制产生过多的等待周期。

2.图像采集卡

VC302采集电路由视频解码器、高速FIFO缓存和时序接口以及总线数据电路等组成，VC302采集卡可以采用电源电压为5V和3.3V，可以直接与DSP接口。其数据接口是标准的8位并行总线，对其进行的访问方法与读写随机存储器(SRAM)类似。VC302可支持最高25帧/秒的采集速度，数据总线建立时间仅25ns。采用的是+3.3V的电源，同时支持I/O电压，所有这些特性都适应于与DSP、CPLD直接连接。图3给出了图像采集卡连接示意图。

VC302采集卡，其模拟信号输入可以直接输入PAL制彩色复合视频信号，或者50Hz黑白电视信号。输入彩***信号时，可以使用黑白采集模式。在输入黑白视频信号时，也可以使用彩色采集模式，但输出的仍然是黑白的。采集总共可以进行四种采集方式：320×240黑白/彩色电视信号，640×240彩色信号，640×480的黑白电视信号(黑白为8位，彩色为16位)。本设计选用的是采集320×240点阵的16位彩色和8位黑白图像。

在进行模拟视频信号解码是采用专用的模拟视频信号解码器SAA71113，SAA71113视频解码器是双通道模拟预处理电路、自动钳位和增益控制电路、时钟产生电路、数字多标准解码器、亮度/对比度/饱和度控制电路、彩色空间矩阵的组合，是一款功能完善的视频处理器。SAA71113只需要单一的3.3V电源供电，与C6211的I/O电压一致。SAA7113接收CVBS(复合视频)或S-video模拟视频输入，可以自动将PAL、SECAM、NTSC模式的彩***信号解码为CCIR-601/656兼容的彩色数字分量值，器件功能通过I2C接口控制。这样图像采集过程可以全部在后台完成，基本上不需要CPU的干预，可以节约大量的CPU时间。但是这样设计有一个难点：由模拟视频信号解码得出的数字视频信号数据量非常大，而且由于是实时视频信号，所以数据输出速率也非常高；但是相反，DSP外部存储器接口的读出速率却比较慢。为了解决这个问题，此卡采取的是高速3Mbit FIFO(数据先进先出)，对数据进行暂存以缓解速度上的差异，即采用FIFO来暂存N行图像数据，视频解码器直接向FIFO中写入图像数据。当FIFO中写入了N行图像数据后，由CPLD向DSP发出中断请求；同时，DSP接到中断请求后，启动采集将N行图像数据从FIFO中读入到其外部SDRAM中存放。这样在采集的同时，DSP就可以读取已采集的N行数据，而不必等待一帧图像数据采集完成。这样提高DSP的处理效率。CPLD主要控制解码器向FIFO中写入数据以及DSP从FIFO中读出数据。***可以采集到一帧图像的尺寸为320(点/行)×240(行)，从SA71113输出的是4∶2∶2的YcrCb数据格式，一个像素用2个字节表示，一个字节表示Y，另一个字节为Cb和Cr，那么总的数据量为320×240×2＝150KB。对于亮度信号，每个像素Y占一个字节，一行共320个字节，用320个存储单元存储一行的Y数据，对于色度信号Cb，一行共320点，每两个像素共用一个色度信号Cb，占一个字节，共160个字节，用160个字节单元存放一行的数据，对于色度信号Cr，存储格式与Cb一样。这样一帧图像数据需要的的缓冲区大小为：320×240+160×240×2＝150KB。对此扩展了两片256K×16bit的SDRAM，而且选用了具有3Mbit的FIFO来缓冲数据。

3.存储器

本***选择了是HYNIX公司的HY57v561620T SDRAM芯片来扩展C6211有限的存储空间。以及一片Flash芯片MX29LV400B扩展其程序存储。

C6211内部具有的EMIF是外部存储器其片内其它单元的接口，具有很强的接口能力。其数据总线宽度为32bits，寻址空间为4GB，可以与目前几乎所有类型的存储器直接接口。EMIF处理的外总线请求有片内EDMAExtended Direct Mernory Access控制器和外部共享存储器的设备。对EMIF的控制是通过设置EMIF中的一组存储器映射寄存器完成的，包括配置各个空间上的存储器类型，设置相应的接口时序等。当EMIF与异步器件接口时，整个异步接口信号包括#AOE、#AWE、#ARE、ARDY四个控制信号。在时序控制上，通过在EMIF全局控制寄存器和相应的CEx(x是0～3)空间控制寄存器中进行灵活的参数配置，完成与不同器件的时序接口。

由于C6211DSP是双电源供电，核心电压为1.6V，(根据不同型号芯片而不同，一般是1.5V-2.5V，I/O引脚电源为3.3V。而目前市场上5V的器件多，所以考虑3V和5V(一般***芯片)混合设计问题，如果直接连接的话，将可以使DSP芯片损坏。如果3.3VDSP，CPLD处理器要与5V的***器件接口，需要中间加一个电压转换芯片，常用的电压转换芯片：SN74LVCC3245，SN74LVCC4245等。为了简化电路设计和降低成本，对此，存储器芯片RAM采用HY57v561620T。它是由是HYNIX公司生产的4BANK*1MB*16bit的高速CMOS异步静态RAM，单电源+3.3V供电，访问速度可达10ns，与TTL电平兼容。全静态操作无需时钟和刷新电路。因此它能与DSP直接接口，中间不需要电平转换。RAM与DSP、CPLD连接示意图如图4所示。

HY57v561620T SDRAM的地址A0-A12与DSP C6211的EA2-EA14连接，BA0-BA1与C6211的EA13-EA14连接为选择SDRAM的BANK区信号。数据线D0-D15与C6211的D0-D15连接。/RAS、/CAS分别接DSP的AOE、ARE引脚连接，作为行列选通驱动。DQM[3∶0]与C6211的/BE[3∶0]连接作为字节使能信号。而SDRAM的控制信号线/CE，/WE，LDQM，UDQM均由CPLD产生。

MX29LV400BTC为256×16bit的flash，支持2.7V到3.6V的宽工作电压范围，支持JEDEC单电源Flash存储器标准；只需向其命令寄存器写入标准的微处理器指令，具体编程、擦除操作由内部嵌入的算法实现，并且可以通过查询特定的引脚或数据线监控操作是否完成；可以对任一扇区进行读、写或擦除操作，而不影响其它部分的数据。此芯片也可以直接与DSP、CPLD接口。其连接示意图如图5所示。

4.USB接口电路

PDIUSBD12 USB接口电路如图6。

其中PDIUSBD12的控制信号皆由CPLD产生，包括：CS(片选信号)、RD(读选通信号)、WR(写选通信号)、EOT(DMA传输结束信号)、AO(数据、命令选择信号)。PDIUSBD12片内集成了6M到48M时钟乘法PLL，因此外部只需6MHz晶振即可高速运行，且EMI也随之降低。

5.电源电路设计

电源设计中需要考虑的主要问题是功率和散热问题。C6211为了降低功耗，采用低电压供电方式，而且它有两种电源：+3.3V的I/O电源(DVDD)，+1.8V的内核电源(CVDD)。降低内核电压的主要目的是为了降低功耗。

电流要求：电流的消耗主要取决于器件的激活度，即CPU的激活度。外设消耗的电流主要取决于正在工作的外设及其速度，与CPU相比，外设消耗的电流是比较小的。时钟也要消耗一小部分电流，而且是恒定的，与CPU和外设激活的程度无关。

TMS320C6211的最大工作时钟是167MHz，考虑最大极限条件下：

核电压Vc＝1.8V，测试电流Ic＝45mA，I/O电压Vd＝3.3V，测试电流Id＝30mA.

则所消耗峰值功率：

Pmax＝Vc×Ic+Vd×Id＝1.8V×45mA+3.3V×30mA＝180mW

因而一般的电源均可以满足它的功率要求。

另外，DSP对于两种电压的上电次序是有要求的。理想情况下电源的核电压Vc应先于I/O电压Vd上电，关断时Vc应晚于I/O电压Vd断电。这样要求的原因在于，如果Vc先于Vd上电，只是芯片周边输入输出无效，对于芯片本身没有损害，但如果次序相反，则芯片的缓冲和驱动部分将处于一个未知的状态，容易对芯片造成损害。

其他器件如CPLD、RAM、FLASH以及图像采集卡等都是3.3V器件，所以本***提供总共提供3路直流电压。输入电源为+5V的直流稳定电压，通过3.3电源转换芯片，分别提供给DSP，CPLD，RAM，FLASH，图像采集卡所需要的3.3V，以及C6211的核心电压1.8V。本***采用两片电压转换芯片设计，LM1117-3.3(3.3V电压转换)和GS5808(1.8V电压转换)，其设计电路如图7、图8。

Claims (4)

1.一种数字图像采集装置，其特征在于，包括主控制器、CPLD、图像采集卡、USB接口电路、电源电路和存储器；CPLD为复杂可编程逻辑器件；

CPLD、图像采集卡、USB接口电路和存储器均与主控制器连接；存储器和图像采集卡还与CPLD相连；USB接口电路的控制信号端与CPLD相连；

电源电路为主控制器以及CPLD供电；

主控制器采用TMS320C6211型DSP；

图像采集卡采用VC302采集卡；VC302采集卡具有标准的8位并行总线；

CPLD采用IspLSI2064VE芯片。

2.根据权利要求1所述的数字图像采集装置，其特征在于，电源电路包括3.3V电源电路和1.8V电源电路；3.3V电源电路采用LM1117-3.3器件；1.8V电源电路采用GS5808器件。

3.根据权利要求2所述的所述的数字图像采集装置，其特征在于，USB接口电路采用PDIUSBD12芯片。

4.根据权利要求1-3任一项所述的数字图像采集装置，其特征在于，存储器包括一片HY57v561620T型SDRAM芯片和MX29LV400B型闪存芯片。