CN109817159A - 一种像素驱动电路以及显示装置 - Google Patents

Abstract

本发明实施例提供了一种像素驱动电路以及显示装置，解决了现有技术中高分辨率且大屏幕的显示屏幕的对比度较低的技术问题。本发明实施例提供的像素驱动电路，包括电压存储模块、发光器件以及发光驱动模块，在驱动发光模块驱动发光器件发光的阶段，电压存储模块对驱动发光模块产生的驱动电流进行分流，即，驱动电流对电压存储模块进行充电，充电起始时，发光器件的阳极电压没有达到发光器件的开启电压，发光器件不发光，当电压存储模块被充一定的电量后，发光器件发光；本发明实施例的驱动电路实际上是延长了发光器件不发光的时间，进而降低了零灰阶的平均电流，因此使得显示屏幕在黑画面时的亮度降低，增大了显示屏幕的对比度。

Description

一种像素驱动电路以及显示装置

技术领域

本发明涉及显示技术领域，具体涉及一种像素驱动电路以及显示装置。

背景技术

目前电子产品对于显示屏幕的分辨率越来越高，但是随着显示屏幕的尺寸的增大，导致充电时间减少和负载增加，进而降低了电子产品的显示屏幕的对比度。

发明内容

有鉴于此，本发明实施例提供了一种像素驱动电路以及显示装置，解决了现有技术中高分辨率且大屏幕的显示屏幕的对比度较低的技术问题。

为使本发明的目的、技术手段和优点更加清楚明白，以下结合附图对本发明作进一步详细说明。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

根据本发明的一个方面，本发明实施例提供了一种像素驱动电路，包括：驱动发光模块，所述驱动发光模块的一端接收电源电压；发光器件，与所述驱动发光模块电连接，所述发光器件在所述驱动发光模块的驱动下发光；以及，电压存储模块，所述电压存储模块用于分流所述驱动发光模块驱动所述发光器件发光时产生的驱动电流。

在一实施例中，所述电压存储模块的一端与所述发光器件的阳极电连接，所述电压存储模块的另一端与电源输出端电连接。

在一实施例中，所述像素驱动电路进一步包括：初始化模块，所述初始化模块接收第一扫描信号，所述初始化模块根据所述第一扫描信号控制所述发光器件的阳极是否与初始化电源的输出端连接；其中，所述电压存储模块的一端与所述发光器件的阳极电连接，所述电压存储模块的另一端与所述初始化电源输出端电连接。

在一实施例中，所述电源电压为直流电压。

在一实施例中，所述电压存储模块包括第一电容。

在一实施例中，所述像素驱动电路进一步包括：数据存储模块，用于存储数据信号电压；以及，数据存储控制模块，用于接收第二扫描信号，所述数据存储控制模块根据所述第二扫描信号控制所述数据信号电压是否存入所述数据存储模块。

在一实施例中，所述数据存储控制模块包括至少一个薄膜晶体管。

在一实施例中，所述像素驱动电路进一步包括：串联在电源输出端与所述发光器件的阳极之间的发光控制模块，所述发光控制模块接收发光控制信号，所述发光控制模块根据所述发光控制信号控制所述电源输出端是否与所述发光器件的阳极连接。

在一实施例中，所述像素驱动线路进一步包括：初始化模块、数据存储模块、数据存储控制模块以及发光控制模块，其中：所述驱动发光模块包括驱动晶体管，所述驱动晶体管的源极与所述电源的输出端连接；所述数据存储模块包括第二电容，所述第二电容的一端与电源的输出端连接，所述第二电容的另一端与所述驱动晶体管的栅极连接；所述数据存储控制模块包括第一薄膜晶体管和第二薄膜晶体管，其中所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极接收所述第二扫描信号，所述第一薄膜晶体管的源极接受数据信号电压，所述第一薄膜晶体管的漏极与所述驱动晶体管的源极连接；所述初始化模块包括第三薄膜晶体管与第四薄膜晶体管，其中所述第三薄膜晶体管的栅极以及所述第四薄膜晶体管的栅极均接收所述第一扫描信号，所述第三薄膜晶体管的源极与所述第二电容的一端连接，所述第三薄膜晶体管的漏极接收初始化电压，所述第四薄膜晶体管的源极接收所述初始化电压，所述第四薄膜晶体管的漏极与所述发光器件的阳极连接；所述发光控制模块包括第五薄膜晶体管和第六薄膜晶体管，其中，所述第五薄膜晶体管的栅极以及所述第六薄膜晶体管的栅极均接收发光控制信号，所述第五薄膜晶体管的源极接收电源电压，所述第五薄膜晶体管的漏极与所述驱动晶体管的源极连接，所述第六薄膜晶体管的漏极与所述驱动晶体管的漏极连接，所述第六薄膜晶体管的源极与所述发光器件的阳极连接；所述第一电容的一端与所述发光器件的阳极连接，所述第一电容的一端与电源输出端连接或者与初始化电源输出端连接。

在一实施例中，至少一个所述薄膜晶体管为P型薄膜晶体管。

作为本发明的第二方面，本发明一实施例提供了一种显示装置，包括多个像素以及多个如前述所述的像素驱动电路，其中每个所述像素驱动电路驱动每个所述像素工作。

本发明实施例提供的像素驱动电路，包括电压存储模块、发光器件以及发光驱动模块，在驱动发光模块驱动发光器件发光的阶段，电压存储模块对驱动发光模块产生的驱动电流进行分流，即，驱动电流对电压存储模块进行充电，充电起始时，发光器件的阳极电压没有达到发光器件的开启电压，发光器件不发光，当电压存储模块被充一定的电量后，发光器件发光，因此，相对于没有电压存储模块，驱动发光模块直接驱动发光器件的电路而言，本发明实施例的驱动电路实际上是延长了发光器件不发光的时间，进而降低了零灰阶的平均电流，因此使得显示屏幕在黑画面时的亮度降低，增大了显示屏幕的对比度。

附图说明

图1所示为本发明一实施例提供的一种像素驱动电路的电路图；

图2所示为本发明另一实施例提供的一种像素驱动电路的电路图；

图3所示为本发明另一实施例提供的一种像素驱动电路的电路图；

图4所示为本发明另一实施例提供的一种像素驱动电路的电路图；

图5所示为本发明另一实施例提供的一种像素驱动电路的电路图；

图6所示为本发明一实施例提供的一种像素驱动电路的时序控制图。

具体实施方式

正如背景技术所述，现有技术中高分辨率且大屏幕的显示屏幕的对比度较低，从而影响显示屏幕的显示效果，发明人研究发现，出现这种问题的原因在于显示屏幕的分辨率越来越高，导致像给像素充电的时间减少，从而使得显示屏幕在发光过程中的平均电流增大，进而降低了显示屏幕的对比。

基于此，本发明提供了一种像素驱动电路，应用于驱动分辨率高且大屏幕的显示屏幕发光，通过延长了显示屏幕中的发光器件不发光的时间(即显示屏幕显示黑画面的时间)，进而降低了零灰阶的平均电流，因此使得显示屏幕在黑画面时的亮度降低，增大了显示屏幕的对比度。

具体的，本发明提供的像素驱动电路，包括：驱动发光模块，所述驱动发光模块的一端接收电源电压；发光器件，与所述驱动发光模块电连接，所述发光器件在所述驱动发光模块的驱动下发光；以及，电压存储模块，所述电压存储模块用于分流所述驱动发光模块驱动所述发光器件发光时产生的驱动电流。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1至图5用于示出本发明实施例提供的一种像素驱动电路的电路图。本发明实施例提供的像素驱动电路，如图1至图5所示，包括：驱动发光模块，驱动发光模块的一端接收电源电压；发光器件OLED，与驱动发光模块电连接，发光器件OLED在驱动发光模块的驱动下发光；以及，电压存储模块，电压存储模块用于分流驱动发光模块驱动发光器件OLED发光时产生的电流。在驱动发光模块驱动发光器件OLED发光的阶段，电压存储模块对驱动发光模块产生的驱动电流进行分流，因为每个发光器件OLED都有开启需要的跨压(即阳极电压与阴极电压的压差)，因此当驱动晶体管产生的驱动电流被电压存储模块分流时(即驱动电流对电压存储模块进行充电)，发光器件OLED的阳极电压还没有达到发光器件OLED的开启电压(例如OLED跨压小于2V)，因此发光器件OLED不发光，当驱动电流对电压存储模块进行充电一定的电量时，即电压存储模块的N1端电压等于发光器件OLED的开启电压(例如电压存储模块被充电到2V，即电压存储模的N1端的电压为2V)，发光器件OLED的阳极电压和电压存储模块的N1端的电压相等，正好达到发光器件OLED的开启电压，发光器件开始发光。因此，相对于没有电压存储模块，驱动发光模块直接驱动发光器件的电路而言，本发明实施例的驱动电路实际上是延长了发光器件不发光的时间，进而降低了零灰阶的平均电流，因此使得显示屏幕在黑画面时的亮度降低，增大了显示屏幕的对比度。

应当理解，发光器件指的是能够向外发出可见光的器件，可以是如上述所述的有机发光二极管(简称：OLED)，也可以是发光二极管(简称：LED)等，本发明实施例对发光器件的具体种类不作限定。

至于电压存储模块分流驱动发光模块驱动所述发光器件发光时产生的驱动电流的分流方式，可以如图1所示，即，电压存储模块一端与电源电压Vdd输出端电连接，一端与发光器件OLED的阳极电连接，如图1所示，该像素驱动电路包括：驱动发光模块、发光器件OLED、数据存储模块以及数据存储控制模块。其中驱动发光模块分别与电源电压输出端、数据存储模块以及发光器件电连接，数据存储模块分别与数据存储控制模块、数据信号线以及驱动发光模块电连接，数据存储控制模块与数据存储模块电连接且接收第二扫描信号Scan2；数据存储控制模块在第二扫描信号的作用下控制来自数据信号线的数据信号电压Vdata是否被传输至数据存储模块；电压存储模块的一端与电源电压Vdd输出端连接，另一端与发光器件OLED的阳极连接。驱动发光模块在接收电源电压Vdd以及数据信号电压Vdata，并将电源电压Vdd以及数据信号电压Vdata的电压差转变为驱动电流，并将驱动电流分别传输至发光器件OLED以及电压存储模块中。本发明实施例提供的像素驱动电路，当驱动发光模块将电源电压Vdd以及数据信号电压Vdata的电压差转变为驱动电流后，驱动电流被电压存储模块进行分流，在电压存储模块对驱动晶体管产生的驱动电流进行分流时，当发光器件OLED的阳极电压还没有达到发光器件OLED的开启电压时，发光器件OLED不发光，当驱动电流对电压存储模块进行充电一定的电量时，即电压存储模块的N1端电压等于发光器件OLED的开启电压(例如电压存储模块被充电到2V，即电压存储模的N1端的电压为2V)，发光器件开始发光。因此，相对于没有电压存储模块，驱动发光模块直接驱动发光器件的电路而言，本发明实施例的驱动电路实际上是延长了发光器件不发光的时间，进而降低了零灰阶的平均电流，因此使得显示屏幕在黑画面时的亮度降低，增大了显示屏幕的对比度。

在本发明一优选实施例中，数据存储模块包括至少一个第二电容C2。

在本发明一优选实施例中，发光驱动模块包括至少一个驱动晶体管，在一更优选实施例中，发光驱动模块包括一个驱动晶体管M7，如图4和图5所示。

在一实施例中，电压存储模块包括第一电容C1，如图4和图5所示，当驱动发光模块产生驱动电流并驱动发光器件OLED发光时，驱动电流也会被传输至第一电容C1中，当第一电容C1被充一定的电量时，即第一电容C1的N1端的电压等于发光器件OLED的开启电压，由于发光器件OLED的阳极电压与第一电容C1的N1端的电压相等，，因此发光器件开始发光。

在本发明一优选实施例中，数据存储控制模块包括至少一个薄膜晶体管，在一更优选实施例中，数据存储控制模块包括第一薄膜晶体管M1和第二薄膜晶体管M2，如图4和图5所示，其中，其中第一薄膜晶体管M1的栅极以及第二薄膜晶体管M2的栅极均接收第二扫描信号Scan2，第一薄膜晶体管M1的源极与数据信号线电连接，第一薄膜晶体管M1的漏极与第二薄膜晶体管M2的源极连接且与第二电容C2的一端连接，第二薄膜晶体管M2的漏极与驱动发光模块的一端连接，第一薄膜晶体管M1和第二薄膜晶体管M2用于在第二扫描信号Scan2的控制下将来自数据信号线的数据信号电压Vdata是否传输至第二电容C2的一端。

在本发明另一实施例中，像素驱动电路进一步包括初始化模块，其中初始化模块分别与第一扫描信号控制线、初始化电压Vref输出端以及发光器件OLED电连接，初始化模块在来自第一扫描信号控制线的第一扫描信号Scan1的作用下控制初始化电压Vref是否被传输至发光器件OLED的阳极，以实现对发光器件OLED的阳极电压进行重置，即对发光器件OLED的阳极电压初始化。在该像素驱动电路中，电压存储模块分流驱动发光模块驱动所述发光器件发光时产生的电流的分流方式可以通过以下方式实现：将电压存储模块分别与初始化电压Vref输出端以及发光器件OLED的阳极电连接，如图2所示。

在一进一步的实施例中，初始化模块还与数据存储模块连接，用于对数据存储模块进行初始化，如图5所示，初始化模块包括第三薄膜晶体管M3以及第四薄膜晶体管M4，其中第三薄膜晶体管M3的栅极以及第四薄膜晶体管M4的栅极均接收第一扫描信号Scan1，第三薄膜晶体管M3的源极与数据存储模块连接，第三薄膜晶体管M3的漏极与第四薄膜晶体管M4的源极连接，第四薄膜晶体管M4的漏极与发光器件OLED的阳极连接，第三薄膜晶体管M3的漏极以及第四薄膜晶体管M4的源极均与初始化电压Vref的输出端连接，用于接收初始化电压Vref。当第三薄膜晶体管M3以及第四薄膜晶体管M4在第一扫描信号Scan1的作用下导通时，第三薄膜晶体管M3的导通使得初始化电压Vref被传输至数据存储模块的一端，以实现对数据存储模块的电压的重置，即对数据存储模块进行初始化；第四薄膜晶体管M4的导通使得初始化电压Vref被传输至发光器件OLED的阳极，以实现发光器件OLED的阳极电压的重置，即对发光器件OLED的阳极的初始化。

应当理解，电压存储模块分流驱动发光模块驱动所述发光器件发光时产生的电流，电压存储模块与像素驱动电路中其他模块的连接方式可以如上述所述的情况，但是本发明实施例对此并不做限定，只要电压存储模块的一端与发光器件的阳极连接，另一端与能够提供电压的输出端连接即可实现分流驱动发光模块驱动发光器件时产生的电流，因此，本发明实施例对电压存储模块与像素驱动电路中其他模块的连接方式不作限定。

在一实施例中，像素驱动电路还包括：发光器件和串联在电源输出端与发光器件的阳极之间的发光控制模块，其中发光器件的阳极与发光驱动模块连接。如图3所示，发光控制模块接收发光控制信号EM，发光控制模块根据发光控制信号EM控制电源输出端是否与发光器件的阳极连接。

在一实施例中，发光控制模块包括至少一个薄膜晶体管。在一优选实施例中，发光控制模块包括第五薄膜晶体管M5和第六薄膜晶体管M6，如图4和图5所示，第五薄膜晶体管M5的栅极以及第六薄膜晶体管M6的栅极均接收发光控制信号EM，第五薄膜晶体管M5以及第六薄膜晶体管M6在发光控制信号EM控制下导通或者截止；其中，第五薄膜晶体管M5的漏极与数据存储模块连接，第五薄膜晶体管M5的源极与驱动晶体管M7的源极连接；第六薄膜晶体管M6的源极与发光器件OLED的阳极连接，第六薄膜晶体管M6的漏极与驱动晶体管M7的漏极连接。当第五薄膜晶体管M5与第六薄膜晶体管M6导通时，第五薄膜晶体管M5的导通能够使得电源电压Vdd输送到驱动晶体管M7的源极使得驱动晶体管M7的栅极和源极之间形成压差Vdata-Vdd。第六薄膜晶体管M6的导通，能够使得驱动晶体管M7的漏极与发光器件的阳极连接，使得驱动晶体管M7形成的电流能够传输至发光器件OLED中，使得发光器件发光。

应当理解的是，电压存储模块分流驱动发光模块驱动所述发光器件发光时产生的驱动电流的分流方式，可以根据具体的电路结构来选择，例如可以如上述所述的，电压存储模块的一端与发光器件OLED的阳极连接，电压存储模块的另一端与电源电压输出端或者初始化电压输出端连接，还可以和第一扫描信号输出端、第二扫描信号输出端以及发光控制信号输出端连接，本发明实施例对于电压存储模块分流驱动发光模块驱动所述发光器件发光时产生的驱动电流的分流方式不作限定。

但是由于第一扫描信号、第二扫描信号以及发光控制信号为交流信号，在发光器件发光时，会发生低灰阶时的mura风险。因此，电压存储模块的一端与发光器件的阳极连接，电压存储模块的另一端与电源电压输出端(输出的是直流信号)或者初始化电压输出端(输出的是直流信号)连接，在发光器件发光时，不会产生错误，进而不会降低低灰阶时的mura风险。

为了使得更好的理解上述像素驱动电路，下面接合更为具体的实施例对上述所述像素电路的工作过程进行详细的说明。

图4是本发明一实施例提供的一种像素驱动电路的电路图，图6所示为本发明一实施例提供的像素电路的驱动信号时序图，如图4所示，一种像素驱动电路包括：数据存储模块、数据存储控制模块、初始化模块、发光控制模块、发光驱动模块、电压存储模块以及发光器件OLED；其中发光驱动模块包括一个驱动晶体管M7，数据存储模块包括一个第二电容C2，电压存储模块包括一个第一电容C1，数据存储控制模块包括第一薄膜晶体管M1以及第二薄膜晶体管M2，初始化模块包括第三薄膜晶体管M3以及第四薄膜晶体管M4，发光控制模块包括第五薄膜晶体管M5以及第六薄膜晶体管M6；其中第一薄膜晶体管M1的栅极以及第二薄膜晶体管M2的栅极均与用于提供接收第二扫描信号Scan2的第二扫描信号线连接，第一薄膜晶体管M1的源极与数据信号电压Vdata输出端连接，第一薄膜晶体管M1的漏极与驱动晶体管M7的源极连接，第二薄膜晶体管M2的源极分别与第二电容C2的一端以及驱动晶体管M7的栅极连接，第二薄膜晶体管M2的漏极与驱动晶体管M7的漏极连接，第二电容C2的另一端与电源电压Vdd输出端连接，第五薄膜晶体管M5的栅极以及第六薄膜晶体管M6的栅极均与用于提供发光控制信号EM的发光控制信号线连接，第五薄膜晶体管M5的漏极与电源电压Vdd输出端连接，第五薄膜晶体管M5的源极与驱动晶体管M7的源极连接，第六薄膜晶体管M6的漏极与驱动晶体管M7的漏极连接，第六驱动晶体管M6的源极与发光器件OLED的阳极连接，第三薄膜晶体管M3的栅极以及第四薄膜晶体管M4的栅极均与用于提供第一扫描信号Scan1的第一扫描信号线连接，第三薄膜晶体管M3的源极与第二电容C2的一端连接，第三薄膜晶体管M3的漏极与第四薄膜晶体管M4的源极连接，第四薄膜晶体管M4的漏极及与发光器件OLED的阳极连接，第一电容C1的一端与电源电压Vdd输出端连接，第一电容C1的另一端与发光器件OLED的阳极连接。

结合图6所示，图4所述的像素驱动电路的工作过程如下：

(1)初始化阶段T1：

施加具有第一电压幅值的第一扫描信号Scan1至第三薄膜晶体管M3的栅极以及第四薄膜晶体管M4的栅极，具有第一电压幅值的第一扫描信号Scan1使得第三薄膜晶体管M3以及第四薄膜晶体管M4导通；施加具有第二电压幅值的第二扫描信号Scan2至第一薄膜晶体管M1的栅极以及第二薄膜晶体管M2的栅极，具有第二电压幅值的第二扫描信号Scan2使得第一薄膜晶体管M1以及第二薄膜晶体管M2截止；施加具有第二电压幅值的发光控制信号EM至第五薄膜晶体管M5的栅极以及第六薄膜晶体管M6的栅极，具有第二电压幅值的发光控制信号EM使得第五薄膜晶体管M5以及第六薄膜晶体管M6截止。

由于第四薄膜晶体管M4导通，发光器件OLED的阳极电压为Vref，将发光器件的阳极电位初始化，保证OLED反转形成黑态；第三薄膜晶体管M3导通使得第二电容C2的Q1端的电压为Vref，清除第二电容C2的Q1端存储的电位；驱动晶体管M7的栅极电压为Vref。

(2)数据写入阶段T2：

施加具有第一电压幅值的第二扫描信号Scan2至第一薄膜晶体管M1的栅极以及第二薄膜晶体管M2的栅极，具有第一电压幅值的第二扫描信号Scan2使得第一薄膜晶体管M1以及第二薄膜晶体管M2导通；施加具有第二电压幅值的第一扫描信号Scan1至第三薄膜晶体管M3的栅极以及第四薄膜晶体管M4的栅极，具有第二电压幅值的第一扫描信号Scan1使得第三薄膜晶体管M3以及第四薄膜晶体管M4截止；施加具有第二电压幅值的发光控制信号EM至第五薄膜晶体管M5的栅极以及第六薄膜晶体管M6的栅极，具有第二电压幅值的发光控制信号EM使得第五薄膜晶体管M5以及第六薄膜晶体管M6截止。

由于第一薄膜晶体管M1的导通，像素电路中连接点1的电压等于Vdata；由于驱动晶体管M7的栅极电压为第一电压幅值，即驱动晶体管M7也是导通的，因此，像素电路中连接点3的电压也等于Vdata；由于第二薄膜晶体管M2的导通且像素电路中连接点3的电压等于Vdata，第二电容C2的Q1端的电压也等于Vdata。

(3)显示器件发光阶段T3：

施加具有第一电压幅值的发光控制信号EM至第五薄膜晶体管M5的栅极以及第六薄膜晶体管M6的栅极，具有第一电压幅值的发光控制信号EM使得第五薄膜晶体管M5以及第六薄膜晶体管M6导通；施加具有第二电压幅值的第二扫描信号Scan2至第一薄膜晶体管M1的栅极以及第二薄膜晶体管M2的栅极，具有第二电压幅值的第二扫描信号Scan2使得第一薄膜晶体管M1以及第二薄膜晶体管M2截止；施加具有第二电压幅值的第一扫描信号Scan1至第三薄膜晶体管M3的栅极以及第四薄膜晶体管M4的栅极，具有第二电压幅值的第一扫描信号Scan1使得第三薄膜晶体管M3以及第四薄膜晶体管M4截止；

由于第五薄膜晶体管M5的导通，使得驱动晶体管M7的源极电压等于电源电压Vdd，驱动晶体管M7的栅极电压与源极电压的压差等于Vdd-V data，从而产生驱动电流；由于第六薄膜晶体管M6的导通，使得驱动晶体管M7产生的电流能够传输至第一电容C1以及发光器件OLED的阳极。

当第六薄膜晶体管M6导通时，驱动晶体管M7产生的驱动电流分别传输至第一电容C1以及OLED的阳极，当OLED的阳极电压还没有达到OLED的开启电压时，OLED不发光，当驱动电流对第一电容C1进行充电一定的电量时，即第一电容C1的N1端的电压等于OLED的开启电压，OLED的阳极电压正好达到OLED的开启电压，OLED开始发光。因此，相对于没有第一电容C1，驱动晶体管直接驱动发光器件的电路而言，本发明实施例的驱动电路实际上是延长了发光器件不发光的时间，进而降低了零灰阶的平均电流，因此使得显示屏幕在黑画面时的亮度降低，增大了显示屏幕的对比度。

应当理解，第二电容C1还可以设置在发光器件OLED阳极与初始化电压输出端之间，即第一电容C1的两端分别与发光器件OLED的阳极以及初始化电压输出端连接，如图5所示。

应当理解，本发明上述实施例提供的薄膜晶体管，例如驱动晶体管M7、第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5以及第六薄膜晶体管M6均为PMOS管，第一电压幅值为低电平的电压值、第二电压幅值为高电平的电压值。同理，本领域技术人员还可以将像素电路中的多个晶体管部分为PMOS管，部分为NMOS管，施加在相应晶体管上的电压幅值随着晶体光的种类而改变，例如在同一个像素电路中，若第一薄膜晶体管M1、第二薄膜晶体管M2均为PMOS管，则施加在第一薄膜晶体管M1的栅极、第二薄膜晶体管M2的栅极的第二扫描信号Scan2的第一电压幅值则为低电平的电压值；若第三薄膜晶体管M3以及第四薄膜晶体管M4均为NMOS管，则施加在第三薄膜晶体管M3的栅极以及第四薄膜晶体管M4的栅极的第一扫描信号Scan1的第一电压幅值则为高电平的电压值。因此本发明对上述像素驱动电路中的晶体管的种类以及施加在相应晶体管上的信号电压幅值不做限定。

本发明实施例还提供了一种显示装置，包括如前述所述的像素驱动电路。

本发明实施例还提供了一种显示装置，包括多个像素以及多个像素驱动电路，每个像素驱动电路对应驱动一个像素工作，其中像素驱动电路的结构如前述所述。本发明实施例提供的显示装置，通过在像素驱动电路中设置了一个用于和发光器件分流的电压存储模块，当驱动电路中的驱动模块产生驱动电流时，驱动电流对电压存储模块进行充电，即，驱动电流对电压存储模块进行充电，充电起始时，发光器件的阳极电压没有达到发光器件的开启电压，发光器件不发光，当电压存储模块被充一定的电量后，发光器件发光，因此，本发明实施例的显示装置实际上是延长了发光器件不发光的时间，进而降低了零灰阶的平均电流，因此使得显示屏幕在黑画面时的亮度降低，增大了显示屏幕的对比度。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种像素驱动电路，其特征在于，包括：

驱动发光模块，所述驱动发光模块的一端接收电源电压；

发光器件，与所述驱动发光模块电连接，所述发光器件在所述驱动发光模块的驱动下发光；以及，

电压存储模块，所述电压存储模块用于分流所述驱动发光模块驱动所述发光器件发光时产生的驱动电流。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述电压存储模块的一端与所述发光器件的阳极电连接，所述电压存储模块的另一端与电源输出端电连接。

3.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路进一步包括：

初始化模块，所述初始化模块接收第一扫描信号，所述初始化模块根据所述第一扫描信号控制所述发光器件的阳极是否与初始化电源的输出端连接；

其中，所述电压存储模块的一端与所述发光器件的阳极电连接，所述电压存储模块的另一端与所述初始化电源输出端电连接。

4.根据权利要求1-3任一项所述的像素驱动电路，其特征在于，所述电压存储模块包括第一电容。

5.根据权利要求4所述的像素驱动电路，其特征在于，所述像素驱动电路进一步包括：数据存储模块，用于存储数据信号电压；以及，

数据存储控制模块，用于接收第二扫描信号，所述数据存储控制模块根据所述第二扫描信号控制所述数据信号电压是否存入所述数据存储模块。

6.根据权利要求5所述的像素驱动电路，其特征在于，所述数据存储控制模块包括至少一个薄膜晶体管。

7.根据权利要求4所述的像素驱动电路，其特征在于，所述像素驱动电路进一步包括：

串联在电源输出端与所述发光器件的阳极之间的发光控制模块，所述发光控制模块接收发光控制信号，所述发光控制模块根据所述发光控制信号控制所述电源输出端是否与所述发光器件的阳极连接。

8.根据权利要求1所述的像素驱动电路，其特征在于，进一步包括：

初始化模块、数据存储模块、数据存储控制模块以及发光控制模块，其中：

所述驱动发光模块包括驱动晶体管，所述驱动晶体管的源极与所述电源的输出端连接；

所述数据存储模块包括第二电容，所述第二电容的一端与电源的输出端连接，所述第二电容的另一端与所述驱动晶体管的栅极连接；

所述数据存储控制模块包括第一薄膜晶体管和第二薄膜晶体管，其中所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极接收所述第二扫描信号，所述第一薄膜晶体管的源极接受数据信号电压，所述第一薄膜晶体管的漏极与所述驱动晶体管的源极连接；

所述初始化模块包括第三薄膜晶体管与第四薄膜晶体管，其中所述第三薄膜晶体管的栅极以及所述第四薄膜晶体管的栅极均接收所述第一扫描信号，所述第三薄膜晶体管的源极与所述第二电容的一端连接，所述第三薄膜晶体管的漏极接收初始化电压，所述第四薄膜晶体管的源极接收所述初始化电压，所述第四薄膜晶体管的漏极与所述发光器件的阳极连接；

所述发光控制模块包括第五薄膜晶体管和第六薄膜晶体管，其中，所述第五薄膜晶体管的栅极以及所述第六薄膜晶体管的栅极均接收发光控制信号，所述第五薄膜晶体管的源极接收电源电压，所述第五薄膜晶体管的漏极与所述驱动晶体管的源极连接，所述第六薄膜晶体管的漏极与所述驱动晶体管的漏极连接，所述第六薄膜晶体管的源极与所述发光器件的阳极连接；

所述第一电容的一端与所述发光器件的阳极连接，所述第一电容的一端与电源输出端连接或者与初始化电源输出端连接。

9.根据权利要求8所述的像素驱动电路，其特征在于，至少一个所述薄膜晶体管为P型薄膜晶体管。

10.一种显示装置，其特征在于，包括：

多个像素；以及，

多个如权利要求1-9任一项所述的像素驱动电路，其中，每个所述像素驱动电路驱动每个所述像素工作。