CN109801848A - 显示面板、阵列基板、过孔结构及其制备方法 - Google Patents
显示面板、阵列基板、过孔结构及其制备方法 Download PDFInfo
- Publication number
- CN109801848A CN109801848A CN201910049723.3A CN201910049723A CN109801848A CN 109801848 A CN109801848 A CN 109801848A CN 201910049723 A CN201910049723 A CN 201910049723A CN 109801848 A CN109801848 A CN 109801848A
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- recessed portion
- insulating layer
- via structure
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本公开提供一种显示面板、阵列基板、过孔结构及其制备方法。该过孔结构的制备方法包括:提供一设有第一导电层的衬底以及覆盖所述第一导电层和所述衬底的绝缘层;在所述绝缘层对应于所述第一导电层的区域形成凹陷部,所述凹陷部的底部覆盖所述第一导电层;使形成有所述凹陷部的所述绝缘层在预设温度下加热预设时长;去除经过加热的所述绝缘层的所述凹陷部的底部,以得到暴露所述第一导电层的过孔。本公开能够避免过孔的侧壁的坡度变大,提高产品良率。
Description
技术领域
本公开涉及显示技术领域,尤其涉及一种显示面板、阵列基板、过孔结构及其制备方法。
背景技术
在显示面板的制作过程中,位于绝缘层两侧的导电层之间需要通过过孔进行连接。
现有技术中,常常使覆盖第一导电层的绝缘层形成延伸至该第一导电层的通孔,再经加热处理形成过孔,并在过孔的内表面沉积第二导电层,以使第二导电层与第一导电层连接。然而,该通孔的侧壁在加热过程中会背向收缩,使通孔的侧壁的坡度在加热过程中变大,进而使制备的过孔的侧壁的坡度过大,从而使沉积于过孔内表面的第二导电层容易断裂,降低了产品良率。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种显示面板、阵列基板、过孔结构及其制备方法,能够避免过孔的侧壁的坡度变大,提高产品良率。
根据本公开的一个方面,提供一种过孔结构的制备方法,包括:
提供一设有第一导电层的衬底以及覆盖所述第一导电层和所述衬底的绝缘层;
在所述绝缘层对应于所述第一导电层的区域形成凹陷部,所述凹陷部的底部覆盖所述第一导电层;
使形成有所述凹陷部的所述绝缘层在预设温度下加热预设时长;
去除经过加热的所述绝缘层的所述凹陷部的底部,以得到暴露所述第一导电层的过孔。
在本公开的一种示例性实施例中,所述绝缘层的材料为感光树脂,在所述绝缘层对应于所述第一导电层的区域形成凹陷部包括:
对所述绝缘层进行曝光并显影,以在所述绝缘层对应于所述第一导电层的区域形成凹陷部,所述凹陷部的底部覆盖所述第一导电层。
在本公开的一种示例性实施例中,对所述绝缘层进行曝光并显影包括:
对所述绝缘层进行半曝光并显影,以得到覆盖所述第一导电层的半保留区和覆盖所述衬底的至少部分区域的保留区,所述半保留区为凹陷部,所述凹陷部的底部覆盖所述第一导电层。
在本公开的一种示例性实施例中,在所述绝缘层对应于所述第一导电层的区域形成凹陷部包括:
刻蚀所述绝缘层对应于所述第一导电层的区域,以形成凹陷部,所述凹陷部的底部覆盖所述第一导电层。
在本公开的一种示例性实施例中,所述预设温度为230-250℃,所述预设时长为20-60min。
在本公开的一种示例性实施例中,所述过孔结构的制备方法还包括:
形成覆盖所述绝缘层的第二导电层,且所述第二导电层沿所述过孔的内壁延伸至所述过孔内并覆盖所述第一导电层。
在本公开的一种示例性实施例中,所述凹陷部沿远离所述第一导电层的方向扩张。
根据本公开的一个方面,提供一种过孔结构,所述过孔结构由上述任一项所述的方法制备而成。
根据本公开的一个方面,提供一种阵列基板,包括上述的过孔结构。
根据本公开的一个方面,提供一种显示面板,其特征在于,包括上述的阵列基板。
本公开的显示面板、阵列基板、过孔结构及其制备方法,使形成有凹陷部的绝缘层在在预设温度下加热预设时长,并去除凹陷部的底部,使第一导电层暴露,进而形成过孔结构。由于凹陷部的底部覆盖第一导电层,从而使绝缘层呈连续膜层,进而使凹陷部的侧壁在加热过程中难以背向收缩,避免凹陷部的坡度变大,进而避免了过孔的侧壁的坡度变大,提高了产品良率。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
通过参照附图来详细描述其示例性实施例,本公开的上述和其它特征及优点将变得更加明显。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为相关技术中未形成有第二导电层的过孔结构的示意图;
图2为相关技术中过孔结构的示意图;
图3为本公开实施方式的过孔结构的制备方法的流程图;
图4为本公开实施方式的过孔结构的绝缘层与第一导电层的示意图;
图5为本公开实施方式的过孔结构的制备方法中步骤S110完成后的示意图;
图6为本公开实施方式的过孔结构的制备方法中步骤S130完成后的示意图;
图7为本公开实施方式的过孔结构的制备方法中步骤S140完成后的示意图。
图中:1、衬底;2、第一导电层;3、绝缘层;4、第二导电层;5、通孔;6、凹陷部;7、过孔。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的范例;相反,提供这些实施例使得本公开将全面和完整,并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中,提供许多具体细节从而给出对本公开的实施方式的充分理解。然而,本领域技术人员将意识到,可以实践本公开的技术方案而没有所述特定细节中的一个或更多,或者可以采用其它的方法、材料、装置等。在其它情况下,不详细示出或描述公知技术方案以避免模糊本公开的各方面。图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。
用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等;用语“包括”、“具有”以及“设有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
相关技术,如图1和图2所示,为了使两个导电层相互连接,常常使覆盖第一导电层2的绝缘层3形成延伸至该第一导电层2的通孔5,再经加热处理形成过孔,并在过孔的内表面沉积第二导电层4。然而,该通孔5的侧壁的坡度角A在加热过程中会变大,进而使制备的过孔的侧壁的坡度角过大,从而使沉积于过孔内表面的第二导电层4容易断裂,降低了产品良率。
为了解决上述问题,本公开实施方式提供一种过孔结构的制备方法。如图3所示,该过孔结构的制备方法可以包括步骤S100至步骤S130,其中
步骤S100、提供一设有第一导电层的衬底以及覆盖第一导电层和衬底的绝缘层。
步骤S110、在绝缘层对应于第一导电层的区域形成凹陷部,凹陷部的底部覆盖第一导电层。
步骤S120、使形成有凹陷部的绝缘层在预设温度下加热预设时长。
步骤S130、去除经过加热的绝缘层的凹陷部的底部,以得到暴露第一导电层的过孔。
本公开实施方式的过孔结构的制备方法,使形成有凹陷部的绝缘层在预设温度下加热预设时长,并去除凹陷部的底部,使第一导电层暴露,进而形成过孔。由于凹陷部的底部覆盖第一导电层,从而使绝缘层呈连续膜层,进而使凹陷部的侧壁在加热过程中难以背向收缩,避免凹陷部的坡度变大,进而避免了过孔的侧壁的坡度变大,提高了产品良率。
下面对本公开实施方式的过孔结构的制备方法的各步骤进行详细说明:
在步骤S100,提供一设有第一导电层的衬底以及覆盖第一导电层和衬底的绝缘层。
如图4所示,该第一导电层2可以设于一衬底1上。该衬底1的材料可以为玻璃,当然,也可以为氮化硅或氧化硅,但不以此为限。该第一导电层2的材料可以为铜,但不限于此,也可以为钼等其它金属。该绝缘层3覆盖该第一导电层2和衬底1。该绝缘层3可以为光刻胶层,即该绝缘层3的材料可以为感光树脂。在本公开其它实施方式中,该绝缘层3的材料还可以为其它有机材料,在此不再一一列举。
在步骤S110中,在绝缘层对应于第一导电层的区域形成凹陷部,凹陷部的底部覆盖第一导电层。
如图5所示,通过使凹陷部6的底部覆盖第一导电层2,从而使覆盖于第一导电层2的绝缘层3为连续膜层,进而使围绕该凹陷部6的绝缘层3在加热过程中难以背向凹陷部6收缩。其中,呈连续膜层的绝缘层3在加热过程中受到朝向凹陷部6的应力,以使绝缘层3向凹陷部6收缩,从而可以降低凹陷部6的坡度。此外,该凹陷部6沿着远离第一导电层2的方向扩张,即该凹陷部6呈扩口结构。进一步地,该凹陷部6的内表面可以呈曲面。
如图5所示,在一实施方式中,该绝缘层3为光刻胶层,本公开通过对绝缘层3进行曝光并显影,以在绝缘层3对应于第一导电层2的区域形成凹陷部6。本公开可以通过控制显影的时间,使凹陷部6的底部可以覆盖第一导电层2。该光刻胶层可以为正性光刻胶层,当然,也可以为负性光刻胶层。该曝光可以采用具有半透光区域的掩模板,以对绝缘层3进行半曝光并显影,以得到覆盖第一导电层2的半保留区和覆盖衬底1的至少部分区域的保留区。其中,该半保留区为凹陷部6,该凹陷部6的底部覆盖第一导电层2。
如图5所示,在本公开其它实施方式中,本公开通过刻蚀绝缘层3对应于第一导电层2的区域,以形成凹陷部6,该凹陷部6的底部覆盖第一导电层2。其中,本公开可以通过光刻工艺对绝缘层3进行刻蚀,但本公开在此不做特殊限定。
在步骤S120中,使形成有凹陷部的绝缘层在预设温度下加热预设时长。
如图5所示,通过加热该绝缘层3,可以促使绝缘层3软化,进而使绝缘层3在朝向凹陷部6的应力的作用下向凹陷部6移动,以降低凹陷部6的坡度。其中,该应力可以为表面张力。此外,通过加热该绝缘层3,可以提高绝缘层3与衬底1之间的附着力,避免由于绝缘层3与衬底1剥离所导致的不良缺陷。此外,在绝缘层3为光刻胶层时,对绝缘层3进行加热也可以去除显影过程中残留于凹陷部6的液体,以避免该液体对别的膜层造成影响。举例而言,本公开可以通过硬烤工艺对绝缘层3进行加热。该硬烤工艺所选取的温度可以为230-250℃,例如230℃、235℃、240℃、243℃、250℃等。该硬烤工艺所选取的时间可以为20-60min,例如20min、30min、44min、52min、60min等。
在步骤S130中,去除经过加热的绝缘层的凹陷部的底部,以得到暴露第一导电层的过孔。
如图6所示,与图1中的坡度角A相比,该过孔7的坡度角B较小。其中,本公开可以通过对绝缘层3进行灰化处理,并通过控制灰化的时间,以去除凹陷部6的底部,且保留绝缘层3位于凹陷部6以外的部分。具体地,采用至少两种气体,在预设灰化功率和预设气体压力下,对绝缘层3灰化预设时长,以去除凹陷部6的底部。该气体可以包括氧气和六氟化硫,当然,也可以包括其它气体。该预设灰化功率可以为18-30kW,例如18kW、20kW、26kW、30kW等。该预设气体压力可以为30-100mTorr,例如30mTorr、50mTorr、60mTorr、80mTorr、90mTorr、100mTorr等。该灰化的预设时长可以为40-60s,例如40s、45s、48s、50s、53s、60s等。在本公开其它实施方式中,还可以通过其它方法去除凹陷部6的底部,在此不再详述。
本公开实施方式的过孔结构的制备方法还可以包括:
步骤S140、形成覆盖绝缘层的第二导电层,且第二导电层沿过孔的内壁延伸至过孔内并覆盖第一导电层。
如图6所示,该第二导电层4的材料可以为透明导电氧化物材料。该透明导电氧化物材料可以为铟锡氧化物,但不限于此,还可以为铟锌氧化物等。在本公开其它实施方式中,该第二导电层4的材料还可以为铜、钼、铝等金属材料,在此不再详述。此外,该第二导电层4可以通过气相沉积形成,当然,也可以通过其它方式形成。
本公开实施方式还提供一种过孔结构。该过孔结构由上述任一实施方式所述的过孔结构的制备方法制备而成。本公开实施方式的过孔结构的效果可参考上述实施方式中过孔结构的制备方法的效果,在此不再赘述。
本公开实施方式还提供一种阵列基板。该阵列基板包括上述实施方式所述的过孔结构。其中,该阵列基板可以具有薄膜晶体管。该薄膜晶体管的源极或漏极可以为过孔结构中的第一导电层。本公开实施方式的阵列基板所具有的过孔结构与上述实施方式中的过孔结构相同,因此,具有相同的有益效果,在此不再赘述。
本公开实施方式还提供一种显示面板。该显示面板包括上述实施方式所述的阵列基板。此外,该显示面板可以为液晶显示面板,但本公开在此不做特殊限定。本公开实施方式的显示面板所具有的阵列基板与上述实施方式中的阵列基板相同,因此,具有相同的有益效果,在此不再赘述。
此外,尽管在附图中以特定顺序描述了本公开中方法的各个步骤,但是,这并非要求或者暗示必须按照该特定顺序来执行这些步骤,或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的,可以省略某些步骤,将多个步骤合并为一个步骤执行,以及/或者将一个步骤分解为多个步骤执行等。
本领域技术人员在考虑说明书及实践后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由所附的权利要求指出。
Claims (10)
1.一种过孔结构的制备方法,其特征在于,包括:
提供一设有第一导电层的衬底以及覆盖所述第一导电层和所述衬底的绝缘层;
在所述绝缘层对应于所述第一导电层的区域形成凹陷部,所述凹陷部的底部覆盖所述第一导电层;
使形成有所述凹陷部的所述绝缘层在预设温度下加热预设时长;
去除经过加热的所述绝缘层的所述凹陷部的底部,以得到暴露所述第一导电层的过孔。
2.根据权利要求1所述的过孔结构的制备方法,其特征在于,所述绝缘层的材料为感光树脂,在所述绝缘层对应于所述第一导电层的区域形成凹陷部包括:
对所述绝缘层进行曝光并显影,以在所述绝缘层对应于所述第一导电层的区域形成凹陷部,所述凹陷部的底部覆盖所述第一导电层。
3.根据权利要求2所述的过孔结构的制备方法,其特征在于,对所述绝缘层进行曝光并显影包括:
对所述绝缘层进行半曝光并显影,以得到覆盖所述第一导电层的半保留区和覆盖所述衬底的至少部分区域的保留区,所述半保留区为凹陷部,所述凹陷部的底部覆盖所述第一导电层。
4.根据权利要求1所述的过孔结构的制备方法,其特征在于,在所述绝缘层对应于所述第一导电层的区域形成凹陷部包括:
刻蚀所述绝缘层对应于所述第一导电层的区域,以形成凹陷部,所述凹陷部的底部覆盖所述第一导电层。
5.根据权利要求1所述的过孔结构的制备方法,其特征在于,所述预设温度为230-250℃,所述预设时长为20-60min。
6.根据权利要求1所述的过孔结构的制备方法,其特征在于,所述过孔结构的制备方法还包括:
形成覆盖所述绝缘层的第二导电层,且所述第二导电层沿所述过孔的内壁延伸至所述过孔内并覆盖所述第一导电层。
7.根据权利要求1所述的过孔结构的制备方法,其特征在于,所述凹陷部沿远离所述第一导电层的方向扩张。
8.一种过孔结构,其特征在于,所述过孔结构由权利要求1-7任一项所述的方法制备而成。
9.一种阵列基板,其特征在于,包括权利要求8所述的过孔结构。
10.一种显示面板,其特征在于,包括权利要求9所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910049723.3A CN109801848A (zh) | 2019-01-18 | 2019-01-18 | 显示面板、阵列基板、过孔结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910049723.3A CN109801848A (zh) | 2019-01-18 | 2019-01-18 | 显示面板、阵列基板、过孔结构及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109801848A true CN109801848A (zh) | 2019-05-24 |
Family
ID=66559693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910049723.3A Pending CN109801848A (zh) | 2019-01-18 | 2019-01-18 | 显示面板、阵列基板、过孔结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109801848A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112259500A (zh) * | 2020-10-21 | 2021-01-22 | 京东方科技集团股份有限公司 | 一种显示面板及其制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102651370A (zh) * | 2012-01-04 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种tft阵列基板、制造方法及显示装置 |
US20170005117A1 (en) * | 2015-06-30 | 2017-01-05 | Boe Technology Group Co., Ltd. | Array substrate, display device having the same, and fabricating method thereof |
CN106684097A (zh) * | 2017-01-03 | 2017-05-17 | 京东方科技集团股份有限公司 | 一种基板及其制作方法、显示面板 |
CN107507807A (zh) * | 2017-08-25 | 2017-12-22 | 京东方科技集团股份有限公司 | 基板及其制备方法、显示面板 |
CN109003944A (zh) * | 2018-07-27 | 2018-12-14 | 京东方科技集团股份有限公司 | 一种基板的制作方法及基板、显示装置 |
CN109166884A (zh) * | 2018-08-10 | 2019-01-08 | 云谷(固安)科技有限公司 | 显示面板及具有其的显示装置 |
-
2019
- 2019-01-18 CN CN201910049723.3A patent/CN109801848A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102651370A (zh) * | 2012-01-04 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种tft阵列基板、制造方法及显示装置 |
US20170005117A1 (en) * | 2015-06-30 | 2017-01-05 | Boe Technology Group Co., Ltd. | Array substrate, display device having the same, and fabricating method thereof |
CN106684097A (zh) * | 2017-01-03 | 2017-05-17 | 京东方科技集团股份有限公司 | 一种基板及其制作方法、显示面板 |
CN107507807A (zh) * | 2017-08-25 | 2017-12-22 | 京东方科技集团股份有限公司 | 基板及其制备方法、显示面板 |
CN109003944A (zh) * | 2018-07-27 | 2018-12-14 | 京东方科技集团股份有限公司 | 一种基板的制作方法及基板、显示装置 |
CN109166884A (zh) * | 2018-08-10 | 2019-01-08 | 云谷(固安)科技有限公司 | 显示面板及具有其的显示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112259500A (zh) * | 2020-10-21 | 2021-01-22 | 京东方科技集团股份有限公司 | 一种显示面板及其制备方法 |
CN112259500B (zh) * | 2020-10-21 | 2024-01-30 | 京东方科技集团股份有限公司 | 一种显示面板及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5588740B2 (ja) | Tft−lcdアレイ基板およびその製造方法 | |
CN106653774B (zh) | 阵列基板及其制造方法、掩膜版、显示装置 | |
US7226865B2 (en) | Process for forming pattern and method for producing liquid crystal display apparatus | |
JP4994014B2 (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
WO2017011931A1 (zh) | 利用光刻胶沉积金属构形的方法 | |
WO2014005404A1 (zh) | 薄膜晶体管的制造方法及阵列基板的制造方法 | |
CN109509707A (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
JP2002334830A (ja) | パターン形成方法及びそれを用いた表示装置の製造方法 | |
CN109585304A (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
WO2014121562A1 (zh) | Tn型阵列基板及其制作方法、显示装置 | |
WO2015096312A1 (zh) | 阵列基板及其制作方法和显示装置 | |
US12040188B2 (en) | Photoresist structure, patterned deposition layer, semiconductor chip and manufacturing method thereof | |
CN105957867A (zh) | 阵列基板母板及其制作方法、显示装置 | |
WO2019179128A1 (zh) | 阵列基板的制造方法、阵列基板、显示面板和显示装置 | |
CN109801848A (zh) | 显示面板、阵列基板、过孔结构及其制备方法 | |
CN107104044A (zh) | 一种电极制作方法及阵列基板的制作方法 | |
WO2013159520A1 (zh) | 薄膜晶体管阵列基板及其制造方法和液晶显示器 | |
WO2015067069A1 (zh) | 阵列基板的制作方法及通孔的制作方法 | |
TWI396916B (zh) | 薄膜電晶體陣列基板之製作方法 | |
TW200810125A (en) | Fabrication method of active device array substrate | |
US20090200558A1 (en) | Method and apparatus of fabricating liquid crystal display device | |
WO2018126688A1 (zh) | 阵列基板的制作方法、阵列基板及显示装置 | |
WO2018171610A1 (zh) | 显示面板及其制造方法和显示装置 | |
CN105633014B (zh) | 具有套设在基层第一过孔上的第二过孔的层结构制备方法 | |
TW200917485A (en) | Method for manufacturing pixel structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190524 |