CN109782161A - 反熔丝fpga的调试电路板及其调试方法 - Google Patents

Abstract

本发明公开了一种反熔丝FPGA的调试电路板及其调试方法，其中，该反熔丝FPGA的调试电路板，包括：反熔丝FPGA应用扩展板，其上焊接有多个双排插针；反熔丝FPGA扩展板，其底面焊接有与多个双排插针对应的多个双排插座，且顶面焊接有反熔丝扩展座，反熔丝扩展座用于搁置待调试反熔丝FPGA。本发明通过双排插针和双排插座实现反熔丝FPGA应用扩展板与反熔丝FPGA扩展板两者之间的调试前连接和调试后分离，因此，既无需解焊反熔丝FPGA扩展板，也无需使用板间连接器，从而既提升了调试速率以及调试后反熔丝FPGA应用扩展板的质量，也致使调试后反熔丝FPGA应用扩展板的体积更加小型化，以满足空间载荷研制越来越小型化的发展趋势。

Description

反熔丝FPGA的调试电路板及其调试方法

技术领域

本发明涉及集成电路技术领域，尤其涉及一种反熔丝FPGA的调试电路板及其调试方法。

背景技术

在空间载荷的研制过程中，为保证设计电路的可靠性，防止空间辐射效应对执行任务造成影响，在某些关键载荷的控制电路中，常采用反熔丝FPGA(Field-ProgrammableGate Array)作为可编程逻辑器件，实现所需的组合逻辑和时序逻辑。

反熔丝FPGA为CQFP封装，引脚在芯片的四周，常采用在电路上焊接反熔丝FPGA使用型号相对应的反熔丝扩展座的方式，将烧写的不同版本的反熔丝FPGA放入反熔丝扩展座进行测试。当程序确认最终版本后，将焊接的反熔丝扩展座进行解焊，再将烧写成功最终版本的反熔丝FPGA进行落焊处理。

但是，由于在FPGA焊盘上焊接FPGA扩展座，后期需要进行解焊拆除处理，具有损伤FPGA焊盘的可能性。为了解决该技术问题，现有的方式为：将与反熔丝FPGA所有相关的IO控制信号单独引出，在FPGA焊盘外寻找空间布局板间连接器，再通过板间连接器连接反熔丝扩展板，在反熔丝扩展板上焊接反熔丝扩展座，这样最终调试完成后只需解焊板间连接器，不会损伤FPGA焊盘。

但是，随着空间载荷研制越来越小型化的发展趋势，航天电路在设计时的密度越来越高，在FPGA焊盘上扩展板间连接器已经不能满足小型化需求。

发明内容

本发明的目的在于提供一种反熔丝FPGA的调试电路板及其调试方法，以解决直接解焊反熔丝扩展座，损伤反熔丝FPGA应用扩展板，以及空间载荷研制小型化需求不能满足的技术问题。

为了解决上述问题，本发明提供了一种反熔丝FPGA的调试电路板，其包括：

反熔丝FPGA应用扩展板，其上焊接有多个双排插针；

反熔丝FPGA扩展板，其底面焊接有与多个双排插针对应的多个双排插座，且顶面焊接有反熔丝扩展座，反熔丝扩展座用于搁置待调试反熔丝FPGA。

作为本发明的进一步改进，多个双排插针按照预设排列设置于反熔丝FPGA应用扩展板的预设矩形区域内；多个双排插座按照预设排列设置于反熔丝FPGA扩展板的预设矩形区域内。

作为本发明的进一步改进，多个双排插针的个数为8个，8个双排插针按照“米”字型排列设置于反熔丝FPGA应用扩展板的预设矩形区域内；多个双排插座的个数为8个，8个双排插座按照“米”字型排列设置于反熔丝FPGA扩展板的预设矩形区域内。

作为本发明的进一步改进，每一个双排插针的相邻插针之间的间距为1.20-1.30mm；每一个双排插座的相邻插座之间的间距为1.20-1.30mm。

为了解决上述问题，本发明还提供了一种反熔丝FPGA的调试方法，其包括如下步骤：

将反熔丝FPGA应用扩展板的双排插针***反熔丝FPGA扩展板的双排插座；

将不同版本的待调试反熔丝FPGA依次搁置于反熔丝FPGA扩展板的反熔丝扩展座内，并对每一个版本的待调试反熔丝FPGA进行测试；

确认最终版本的反熔丝FPGA，并将反熔丝FPGA应用扩展板的双排插针从反熔丝FPGA扩展板的双排插座中拔出；

将最终版本的反熔丝FPGA焊接至反熔丝FPGA应用扩展板上。

作为本发明的进一步改进，将反熔丝FPGA应用扩展板的双排插针***反熔丝FPGA扩展板的双排插座，步骤之前，还包括：

于反熔丝FPGA应用扩展板上焊接多个双排插针；

于反熔丝FPGA扩展板的底面焊接与多个双排插针匹配的多个双排插座，且于反熔丝FPGA扩展板的顶面焊接一个反熔丝扩展座。

作为本发明的进一步改进，多个双排插针按照预设排列设置于反熔丝FPGA应用扩展板的预设矩形区域内；多个双排插座按照预设排列设置于反熔丝FPGA扩展板的预设矩形区域内。

作为本发明的进一步改进，多个双排插针的个数为8个，8个双排插针按照“米”字型排列设置于反熔丝FPGA应用扩展板的预设矩形区域内；多个双排插座的个数为8个，8个双排插座按照“米”字型排列设置于反熔丝FPGA扩展板的预设矩形区域内。

作为本发明的进一步改进，每一个双排插针的相邻插针之间的间距为1.20-1.30mm；每一个双排插座的相邻插座之间的间距为1.20-1.30mm。

作为本发明的进一步改进，将最终版本的反熔丝FPGA焊接至反熔丝FPGA应用扩展板上，步骤之前，还包括：

在绝缘防护条件下，解焊反熔丝FPGA应用扩展板上的双排插针。

与现有技术相比，本发明通过双排插针和双排插座实现反熔丝FPGA应用扩展板与反熔丝FPGA扩展板两者之间的调试前连接和调试后分离，因此，既无需解焊反熔丝FPGA扩展板，也无需使用板间连接器，从而既提升了调试速率以及调试后反熔丝FPGA应用扩展板的质量，也致使调试后反熔丝FPGA应用扩展板的体积更加小型化，以满足空间载荷研制越来越小型化的发展趋势。

附图说明

图1为本发明反熔丝FPGA的调试电路板一个实施例的调试整体结构示意图；

图2为本发明反熔丝FPGA的调试电路板中反熔丝FPGA应用扩展板一个实施例的电路原理示意图；

图3为本发明反熔丝FPGA的调试电路板中反熔丝FPGA扩展板一个实施例的电路原理示意图；

图4为本发明反熔丝FPGA的调试方法第一个实施例的流程示意图；

图5为本发明反熔丝FPGA的调试方法第二个实施例的流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对实施例中的技术方案进行清楚、完整地描述，附图中类似的组件标号代表类似的组件。显然，以下将描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1展示了本发明反熔丝FPGA的调试电路板的一个实施例。在本实施例中，如图1所示，该反熔丝FPGA的调试电路板包括反熔丝FPGA应用扩展板1和反熔丝FPGA扩展板2。

其中，反熔丝FPGA应用扩展板1上焊接有多个双排插针10。反熔丝FPGA扩展板2底面焊接有与多个双排插针10对应的多个双排插座(图中未示出)，且顶面焊接有反熔丝扩展座20，反熔丝扩展座20用于搁置待调试反熔丝FPGA21。

需要说明的是，本实施例中的待调试反熔丝FPGA 21可以为ACLEL公司的反熔丝A54SX72A-PQ208。

本实施例通过双排插针和双排插座实现反熔丝FPGA应用扩展板与反熔丝FPGA扩展板两者之间的调试前连接和调试后分离，因此，既无需解焊反熔丝FPGA扩展板，也无需使用板间连接器，从而既提升了调试速率以及调试后反熔丝FPGA应用扩展板的质量，也致使调试后反熔丝FPGA应用扩展板的体积更加小型化，以满足空间载荷研制越来越小型化的发展趋势。

在上述实施例的基础上，其他实施例中，参见图2，多个双排插针10按照预设排列设置于反熔丝FPGA应用扩展板1的预设矩形区100内；参见图3，多个双排插座按照预设排列设置于反熔丝FPGA扩展板2的预设矩形区域200内。

进一步地，每一个双排插针10的相邻插针之间的间距为1.20-1.30mm，优选地，每一个双排插针10的相邻插针之间的间距为1.27mm；每一个双排插座的相邻插座之间的间距为1.20-1.30mm，每一个双排插座的相邻插座之间的间距为1.27mm。

需要说明的是，本实施例中，根据应用所需反熔丝FPGA的扩展IO数确定添加双排插针的个数。不同个数的双排插针采用不同的排列方式，为了更加详细说明本发明的技术方案，以6个双排插针和8个双排插针为例对本案进行示例性说明。

1、若多个双排插针10的个数为6个，6个双排插针10按照“*”字型排列设置于反熔丝FPGA应用扩展板1的预设矩形区域100内；多个双排插座的个数为8个，8个双排插座按照“*”字型排列设置于反熔丝FPGA扩展板2的预设矩形区域200内。

2、多个双排插针10的个数为8个，8个双排插针10按照“米”字型排列设置于反熔丝FPGA应用扩展板1的预设矩形区域内；多个双排插座的个数为8个，8个双排插座按照“米”字型排列设置于反熔丝FPGA扩展板2的预设矩形区域内。

需要说明的是，若是反熔丝FPGA应用扩展板1，反熔丝FPGA应用扩展板1布线时，双排插针外其他的电子元器件连接信号的布线，应注意避开预设矩形区域100，该预设矩形区域100用于完成双排插针布线。

进一步地，双排插针分配的网络标号会存在严重的交叉情况，因此需对双排插针的网络标号进行调整；根据反熔丝FPGA应用扩展板1布线情况，根据反熔丝FPGA应用扩展板1的IO信号确定双排插针的连接管脚号，再更改图2中对应连接器的接点后，对网表进行更新。调整网表后，双排插针间信号的交叉情况得到解决，此时可完成反熔丝FPGA应用扩展板1的双排插针的布线。

若是反熔丝FPGA扩展板2，反熔丝FPGA扩展板2布线时，双排插座外其他的电子元器件连接信号的布线，应注意避开预设矩形区域200，该预设矩形区域200用于完成双排插座布线。

进一步地，由于反熔丝FPGA扩展板2与反熔丝FPGA应用扩展板1信号对应一致，不再需要调整网表，且信号不会交叉，信号布线情况与反熔丝FPGA应用扩展板1类似，在此不再赘述。

图4展示了本发明反熔丝FPGA的调试方法的一个实施例。在本实施例中，如图4所示，该反熔丝FPGA的调试方法包括如下步骤：

S1，将反熔丝FPGA应用扩展板的双排插针***反熔丝FPGA扩展板的双排插座。

在本实施例的基础上，其他实施例中，参见图5，该步骤S1之前，还包括：

S10，于反熔丝FPGA应用扩展板上焊接多个双排插针。

在本实施例中，多个双排插针按照预设排列设置于反熔丝FPGA应用扩展板的预设矩形区域内。

需要说明的是，本实施例中，根据应用所需反熔丝FPGA的扩展IO数确定添加双排插针的个数。不同个数的双排插针采用不同的排列方式。本实施例的最佳示例为：多个双排插针的个数为8个，8个双排插针按照“米”字型排列设置于反熔丝FPGA应用扩展板的预设矩形区域内。

进一步地，每一个双排插针的相邻插针之间的间距为1.20-1.30mm；优选地，每一个双排插针的相邻插针之间的间距为1.27mm。

S11，于反熔丝FPGA扩展板的底面焊接与多个双排插针匹配的多个双排插座，且于反熔丝FPGA扩展板的顶面焊接一个反熔丝扩展座。

在本实施例中，多个双排插座按照预设排列设置于反熔丝FPGA扩展板的预设矩形区域内。

需要说明的是，本实施例中，根据应用所需反熔丝FPGA的扩展IO数确定添加双排插座的个数。不同个数的双排插座采用不同的排列方式。本实施例的最佳示例为：多个双排插座的个数为8个，8个双排插座按照“米”字型排列设置于反熔丝FPGA扩展板的预设矩形区域内。

进一步地，每一个双排插座的相邻插座之间的间距为1.20-1.30mm，优选地，每一个双排插座的相邻插座之间的间距为1.27mm。

S2，将不同版本的待调试反熔丝FPGA依次搁置于反熔丝FPGA扩展板的反熔丝扩展座内，并对每一个版本的待调试反熔丝FPGA进行测试。

S3，确认最终版本的反熔丝FPGA，并将反熔丝FPGA应用扩展板的双排插针从反熔丝FPGA扩展板的双排插座中拔出。

S4，将最终版本的反熔丝FPGA焊接至反熔丝FPGA应用扩展板上。

在本实施例的基础上，其他实施例中，参见图4，步骤S4之前，还包括：

步骤S30，在绝缘防护条件下，解焊反熔丝FPGA应用扩展板上的双排插针。

本实施例在绝缘防护条件下，解焊双排插针，不会损伤反熔丝FPGA应用扩展板。

应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

以上对发明的具体实施方式进行了详细说明，但其只作为范例，本发明并不限制与以上描述的具体实施方式。对于本领域的技术人员而言，任何对该发明进行的等同修改或替代也都在本发明的范畴之中，因此，在不脱离本发明的精神和原则范围下所作的均等变换和修改、改进等，都应涵盖在本发明的范围内。

Claims (10)

1.一种反熔丝FPGA的调试电路板，其特征在于，其包括：

反熔丝FPGA应用扩展板，其上焊接有多个双排插针；

反熔丝FPGA扩展板，其底面焊接有与所述多个双排插针对应的多个双排插座，且顶面焊接有反熔丝扩展座，所述反熔丝扩展座用于搁置待调试反熔丝FPGA。

2.根据权利要求1所述的反熔丝FPGA的调试电路板，其特征在于，所述多个双排插针按照预设排列设置于所述反熔丝FPGA应用扩展板的预设矩形区域内；所述多个双排插座按照所述预设排列设置于所述反熔丝FPGA扩展板的预设矩形区域内。

3.根据权利要求2所述的反熔丝FPGA的调试电路板，其特征在于，所述多个双排插针的个数为8个，8个双排插针按照“米”字型排列设置于所述反熔丝FPGA应用扩展板的预设矩形区域内；所述多个双排插座的个数为8个，8个双排插座按照“米”字型排列设置于所述反熔丝FPGA扩展板的预设矩形区域内。

4.根据权利要求1所述的反熔丝FPGA的调试电路板，其特征在于，每一个双排插针的相邻插针之间的间距为1.20-1.30mm；每一个双排插座的相邻插座之间的间距为1.20-1.30mm。

5.一种反熔丝FPGA的调试方法，其特征在于，其包括如下步骤：

将反熔丝FPGA应用扩展板的双排插针***反熔丝FPGA扩展板的双排插座；

将不同版本的待调试反熔丝FPGA依次搁置于所述反熔丝FPGA扩展板的反熔丝扩展座内，并对每一个版本的待调试反熔丝FPGA进行测试；

确认最终版本的反熔丝FPGA，并将所述反熔丝FPGA应用扩展板的双排插针从所述反熔丝FPGA扩展板的双排插座中拔出；

将所述最终版本的反熔丝FPGA焊接至所述反熔丝FPGA应用扩展板上。

6.根据权利要求5所述的反熔丝FPGA的调试方法，其特征在于，所述将反熔丝FPGA应用扩展板的双排插针***反熔丝FPGA扩展板的双排插座，步骤之前，还包括：

于所述反熔丝FPGA应用扩展板上焊接多个双排插针；

于所述反熔丝FPGA扩展板的底面焊接与所述多个双排插针匹配的多个双排插座，且于所述反熔丝FPGA扩展板的顶面焊接一个所述反熔丝扩展座。

7.根据权利要求6所述的反熔丝FPGA的调试方法，其特征在于，所述多个双排插针按照预设排列设置于所述反熔丝FPGA应用扩展板的预设矩形区域内；所述多个双排插座按照所述预设排列设置于所述反熔丝FPGA扩展板的预设矩形区域内。

8.根据权利要求7所述的反熔丝FPGA的调试方法，其特征在于，所述多个双排插针的个数为8个，8个双排插针按照“米”字型排列设置于所述反熔丝FPGA应用扩展板的预设矩形区域内；所述多个双排插座的个数为8个，8个双排插座按照“米”字型排列设置于所述反熔丝FPGA扩展板的预设矩形区域内。

9.根据权利要求5所述的反熔丝FPGA的调试方法，其特征在于，每一个双排插针的相邻插针之间的间距为1.20-1.30mm；每一个双排插座的相邻插座之间的间距为1.20-1.30mm。

10.根据权利要求5所述的反熔丝FPGA的调试方法，其特征在于，所述将所述最终版本的反熔丝FPGA焊接至所述反熔丝FPGA应用扩展板上，步骤之前，还包括：

在绝缘防护条件下，解焊所述反熔丝FPGA应用扩展板上的双排插针。