CN109768064A - 包括磁性随机存取存储器的半导体装置 - Google Patents

包括磁性随机存取存储器的半导体装置 Download PDF

Info

Publication number
CN109768064A
CN109768064A CN201810523369.9A CN201810523369A CN109768064A CN 109768064 A CN109768064 A CN 109768064A CN 201810523369 A CN201810523369 A CN 201810523369A CN 109768064 A CN109768064 A CN 109768064A
Authority
CN
China
Prior art keywords
magnetic
layer
tunnel junction
membrane stack
magnetic tunnel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810523369.9A
Other languages
English (en)
Inventor
曾皇文
吴正洲
张哲睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109768064A publication Critical patent/CN109768064A/zh
Pending legal-status Critical Current

Links

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61K—PREPARATIONS FOR MEDICAL, DENTAL OR TOILETRY PURPOSES
    • A61K8/00—Cosmetics or similar toiletry preparations
    • A61K8/18—Cosmetics or similar toiletry preparations characterised by the composition
    • A61K8/30—Cosmetics or similar toiletry preparations characterised by the composition containing organic compounds
    • A61K8/55—Phosphorus compounds
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61K—PREPARATIONS FOR MEDICAL, DENTAL OR TOILETRY PURPOSES
    • A61K8/00—Cosmetics or similar toiletry preparations
    • A61K8/18—Cosmetics or similar toiletry preparations characterised by the composition
    • A61K8/72—Cosmetics or similar toiletry preparations characterised by the composition containing organic macromolecular compounds
    • A61K8/73—Polysaccharides
    • A61K8/731—Cellulose; Quaternized cellulose derivatives
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61K—PREPARATIONS FOR MEDICAL, DENTAL OR TOILETRY PURPOSES
    • A61K8/00—Cosmetics or similar toiletry preparations
    • A61K8/18—Cosmetics or similar toiletry preparations characterised by the composition
    • A61K8/72—Cosmetics or similar toiletry preparations characterised by the composition containing organic macromolecular compounds
    • A61K8/84—Cosmetics or similar toiletry preparations characterised by the composition containing organic macromolecular compounds obtained by reactions otherwise than those involving only carbon-carbon unsaturated bonds
    • A61K8/86—Polyethers
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61Q—SPECIFIC USE OF COSMETICS OR SIMILAR TOILETRY PREPARATIONS
    • A61Q11/00—Preparations for care of the teeth, of the oral cavity or of dentures; Dentifrices, e.g. toothpastes; Mouth rinses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61K—PREPARATIONS FOR MEDICAL, DENTAL OR TOILETRY PURPOSES
    • A61K8/00—Cosmetics or similar toiletry preparations
    • A61K8/18—Cosmetics or similar toiletry preparations characterised by the composition
    • A61K8/30—Cosmetics or similar toiletry preparations characterised by the composition containing organic compounds
    • A61K8/33—Cosmetics or similar toiletry preparations characterised by the composition containing organic compounds containing oxygen
    • A61K8/34—Alcohols
    • A61K8/345—Alcohols containing more than one hydroxy group
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Veterinary Medicine (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Animal Behavior & Ethology (AREA)
  • Birds (AREA)
  • Epidemiology (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Oral & Maxillofacial Surgery (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Emergency Medicine (AREA)
  • Cosmetics (AREA)

Abstract

一种包括磁性随机存取存储器的半导体装置。磁性随机存取存储器包括多个磁性随机存取存储器单元。多个磁性随机存取存储器单元包括第一类型磁性随机存取存储器单元及第二类型磁性随机存取存储器单元。每个磁性随机存取存储器单元中包括磁性隧道结层，磁性隧道结层包括被钉扎磁性层、隧穿势垒层及自由磁性层。第一类型与第二类型磁性随机存取存储器单元的磁性隧道结膜堆叠的尺寸不同。在一或多个以上及以下实施例中，第一类型与第二类型磁性随机存取存储器单元的磁性隧道结膜堆叠的宽度不同。

Description

包括磁性随机存取存储器的半导体装置
[相关申请]
本申请主张在2017年11月10日提出申请的美国临时申请第62/584,574号的优先权，所述美国临时申请的全部内容并入本申请供参考。
技术领域
本公开实施例涉及一种磁性随机存取存储器(MRAM)装置，且更具体来说涉及一种与半导体装置一起形成的基于磁性隧道结单元的磁性随机存取存储器装置。
背景技术
磁性随机存取存储器(magnetic random access memory，MRAM)提供与易失性静态随机存取存储器(volatile static random access memory，SRAM)相当的效能以及与易失性动态随机存取存储器(volatile dynamic random access memory，DRAM)相当的密度且具有更低的功耗。与非易失性存储器(non-volatile memory，NVM)闪存存储器相比，磁性随机存取存储器的存取时间快，且随时间的推移所遭受的退化最小，而闪存存储器仅可被有限次的重写。磁性随机存取存储器单元是由磁性隧道结(magnetic tunnelingjunction，MTJ)来形成的，所述磁性隧道结包括两个被薄的绝缘势垒分隔的铁磁层，且通过使这两个铁磁层之间的电子隧穿过绝缘势垒来操作。
发明内容
本公开提供一种包括磁性随机存取存储器(MRAM)的半导体装置。所述磁性随机存取存储器包括多个磁性随机存取存储器单元。多个磁性随机存取存储器单元包括第一类型磁性随机存取存储器单元及第二类型磁性随机存取存储器单元。每一所述多个磁性随机存取存储器单元包括磁性隧道结(MTJ)层。磁性隧道结层包括被钉扎磁性层、隧穿势垒层及自由磁性层。第一类型磁性随机存取存储器单元的磁性隧道结膜堆叠的尺寸不同于第二类型磁性随机存取存储器单元的磁性隧道结膜堆叠的尺寸。
附图说明
图1A是根据本公开的实施例的磁性隧道结磁性随机存取存储器单元的示意图。
图1B是根据本公开的实施例的磁性隧道结膜堆叠的示意性剖视图。
图2A、图2B及图2C示出根据本公开的实施例的磁性隧道结膜堆叠的磁性层的示意性剖视图。
图3A及图3B示出磁性隧道结膜堆叠的操作。图3C及图3D示出磁性隧道结膜堆叠的操作。
图4A示出磁性隧道结磁性随机存取存储器的示意性电路图。
图4B示出磁性隧道结磁性随机存取存储器的存储器单元的示意性透视图。
图4C示出磁性隧道结磁性随机存取存储器的存储器单元布局。
图5A示出根据本公开的实施例的半导体装置的剖视图。
图5B示出根据本公开的实施例的磁性隧道结单元区域的剖视图。
图5C示出根据本公开的另一实施例的磁性隧道结单元区域的剖视图。
图5D示出根据本公开的另一实施例的磁性隧道结单元区域的剖视图。
图6示出根据本公开的另一实施例的半导体装置的剖视图。
图7示出根据本公开的另一实施例的半导体装置的剖视图。
图8A、图8B、图8C、图8D、图8E、图8F及图8G示出根据本公开的实施例的磁性随机存取存储器装置的顺序性制造工艺的各个阶段。
图9A、图9B、图9C、图9D、图9E、图9F、图9G、图9H及图9I示出根据本公开的另一实施例的磁性随机存取存储器装置的顺序性制造工艺的各个阶段。
图10示出根据本公开的实施例的半导体装置的布局。
[符号的说明]
10：被钉扎磁性层
15、135：隧穿势垒层
20、140：自由磁性层
30：电流源
50：磁性隧道结磁性随机存取存储器阵列
100、255、255-1、255-2、255-3、255-4、255-5、255-6、255-7、255-8、MC11、MC12、MC21、MC22、MC23：磁性隧道结膜堆叠
101：磁性隧道结功能层
110：第一电极层
115：晶种层
120：第一被钉扎磁性层
125：反铁磁层
130：第二被钉扎磁性层
145：顶盖层
150：扩散势垒层
155：第二电极层
200、300：衬底
210、410、510：第一层间介电层
215：下部金属配线
220：第一刻蚀停止层
225：侧壁间隔件层
230、415、515：第二层间介电层
235：第二刻蚀停止层
240、440、540：第三层间介电层
245、445：上部电极
250：底电极
310：层间介电层
420、520：第一接触插塞
425、525：第一金属配线
430、530、557、577：附加层间介电层或刻蚀停止层
432、442：接触孔
435：下部电极
450、550：第四层间介电层
455、555：第二金属配线
535：第一下部电极
545：第一上部电极
559：第二下部电极
560：第五层间介电层
565：第二上部电极
570：第六层间介电层
575：第三金属配线
579：第三下部电极
580：第七层间介电层
582：接触插塞
585：第三上部电极
590：第八层间介电层
595：第四金属配线
900：半导体装置
905：核心处理器
910：第一磁性随机存取存储器
920：第二磁性随机存取存储器
930：第三磁性随机存取存储器
1201、1202、1301、1302、1304、1401、1403：层
1303、1402：层/间隔件层
AR：有源区
BL、BLn、BLn+1、BLn+2：位线
DL1：第一装置层
DL2：第二装置层
DL3：第三装置层
G：栅极
H1、H2、H3：厚度
M1、M2、M3：金属层
Mc：磁性隧道结单元
MC1：第一磁性隧道结单元/磁性隧道结单元
MC2：第二磁性隧道结单元/磁性隧道结单元
MC3：第三磁性隧道结单元/磁性隧道结单元
MC4：第四磁性隧道结单元
MC5：第五磁性隧道结单元
MC6：第六磁性隧道结单元/磁性隧道结单元
MC7：第七磁性隧道结单元
MC8：第八磁性隧道结单元
MC9：第九磁性隧道结单元
MTJ：磁性隧道结单元
Mx：下部金属层/金属层/下电极
My：上部金属层/金属层
SL：源极线
SLn、SLn+1、SLn+2：固定电位线
SW：开关装置
Tr：晶体管
V1、V2：单元电压
W0、W1、W2、W3、W4、W5、W6：宽度
WL、WL1、WLm：字线
WL1：第一配线层/配线层
WL2：第二配线层/配线层
WL3：第三配线层/配线层
WL4：第四配线层/配线层
X：方向
Z：垂直方向
具体实施方式
应理解，以下公开内容提供用于实施本发明的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实施例或实例以简化本公开内容。当然，这些仅为实例而并非旨在进行限制。举例来说，元件的尺寸并非仅限于所公开的范围或所公开的值，而是可取决于装置的工艺条件及/或所期望的性质。此外，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、从而使得所述第一特征与所述第二特征可不直接接触的实施例。为简明及清晰起见，各种特征可按照不同的比例任意绘制。在附图中，可省略一些层/特征以进行简化。
此外，为易于说明，本文中可能使用例如“位于…之下(beneath)”、“位于…下方(below)”、“下部的(lower)”、“位于…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的定向外还囊括装置在使用或操作中的不同定向。装置可被另外定向(旋转90度或处于其他定向)且本文中所用的空间相对性描述语可同样相应地进行说明。另外，用语“由…制成(made of)”可意指“包括(comprising)”或“由…组成(consistingof)”。此外，在以下制作工艺中，可能在上述操作中/之间存在一个或多个附加操作，且各操作的次序可进行改变。在本公开中，短语“A、B及C中的一者”意指“A、B及/或C”(A、B、C、A及B、A及C、B及C或者A、B及C)，且除非另外阐述，否则并非意指A中的一个元素、B中的一个元素及C中的一个元素。
图1A是根据本公开的实施例的磁性隧道结磁性随机存取存储器单元的示意图，且图1B是磁性隧道结膜堆叠的示意性剖视图。磁性隧道结膜堆叠100设置在半导体装置的下部金属层(或称为底电极)Mx与上部金属层My之间。金属层Mx及My用于将半导体装置中的一个元件连接到另一元件，金属层Mx及My形成在衬底上方的不同水平高度处。此外，下部金属层Mx耦合到开关装置SW，开关装置SW可由金属氧化物半导体场效应晶体管来形成，其包括但不限于平面的金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor FieldEffect Transistor，MOS FET)、鳍型场效应晶体管、全环栅(gate-all-around，GAA)场效应晶体管或任何其他开关装置。开关装置的控制端子(例如，场效应晶体管的栅极端子)耦合到字线。上部金属层My耦合到位线。在一些实施例中，开关装置SW设置在上部金属层My与位线之间。
图1B所示的磁性隧道结膜堆叠100包括耦合到下部金属层Mx的第一电极层110及耦合到上部金属层My的第二电极层155。在第一电极层110与第二电极层155之间设置有磁性隧道结功能层101。
磁性隧道结功能层101包括第二被钉扎磁性层(pinned magnetic layer)130、自由磁性层140及隧穿势垒层(tunneling barrier layer)135。隧穿势垒层135是由非磁性材料制成且设置在第二被钉扎磁性层130与自由磁性层140之间。自由磁性层140及第二被钉扎磁性层130分别包含可被磁性定向的一种或多种铁磁材料。第二被钉扎磁性层130被配置成使得磁性定向是固定的且将不会对典型的磁场作出响应。在一些实施例中，自由磁性层140的厚度处于约0.8nm到约1.5nm的范围内。在一些实施例中，第二被钉扎磁性层130的厚度处于约0.8nm到约2.0nm的范围内。
隧穿势垒层135包括相对薄的氧化物层，所述相对薄的氧化物层能够在低电位下将自由磁性层140与第二被钉扎磁性层130电隔离，且能够在较高电位下通过电子隧穿来传导电流。在一些实施例中，隧穿势垒层135是由厚度处于约0.5nm到约1.2nm范围内的氧化镁(MgO)制成。
磁性隧道结功能层101还包括反铁磁层125，如图1B所示。反铁磁层125用于固定第二被钉扎磁性层130的磁性定向。反铁磁层125包含钌(Ru)或任何其他合适的反铁磁材料。在一些实施例中，反铁磁层125的厚度处于约0.4nm到约1.0nm的范围内。
如图1B所示，磁性隧道结功能层101还包括第一被钉扎磁性层120及第二被钉扎磁性层130。第一被钉扎磁性层120及第二被钉扎磁性层130均包含一种或多种磁性材料。第一电极层110形成在由例如Cu、Al、W、Co、Ni及/或其合金制成的下部金属层Mx上，且由例如Cu、Al、W、Co、Ni及/或其合金制成的上部金属层My形成在第二电极层155上。
第二被钉扎磁性层130包括多层磁性材料层。在一些实施例中，如图2A所示，第二被钉扎磁性层130包括四个层1301、1302、1303及1304，其中层1304接触隧穿势垒层135且层1301接触反铁磁层125。在一些实施例中，层1301(最底层)包括由钴(Co)及铂(Pt)形成的多层结构。在一些实施例中，钴层的厚度处于约0.3nm到约0.6nm的范围内，且铂层的厚度处于约0.2nm到约0.5nm的范围内。钴层的厚度可相同于或大于铂层的厚度。在一些实施例中，钴层与铂层交替地堆叠，以使得层1301的总厚度处于约2.0nm到5.0nm的范围内。层1302包括厚度处于约0.4nm到约0.6nm范围内的钴层。在某些实施例中，层1301是钴层，且层1032是如上所述的由钴层与铂层形成的多层。在本公开中，“元素”层一般意味着“元素”的含量多于99％。
层1303是间隔件层。在一些实施例中，间隔件层1303的厚度处于约0.2nm到约0.5nm的范围内。层1304是钴铁硼(CoFeB)层、钴/钯(CoPd)层及/或钴铁(CoFe)层。在一些实施例中，层1304的厚度处于约0.8nm到约1.5nm的范围内。
第一被钉扎磁性层120包括多个磁性材料层。在一些实施例中，如图2B所示，第一被钉扎磁性层120包括两个层1201及1202，其中层1202接触反铁磁层125。在一些实施例中，层1201包括由钴(Co)及铂(Pt)形成的多层结构。在一些实施例中，钴层的厚度处于约0.3nm到约0.6nm的范围内，且铂层的厚度处于约0.2nm到约0.5nm的范围内。钴层的厚度可相同于或大于铂层的厚度。在一些实施例中，钴层与铂层交替地堆叠，以使得层1201的总厚度处于约5.0nm到约10.0nm的范围内。层1202包括厚度处于约0.4nm到约0.6nm范围内的钴层。
在一些实施例中，自由磁性层140包括厚度处于约1.0nm到约2.0nm范围内的钴铁硼(CoFeB)层、钴/钯(CoPd)层及/或钴铁(CoFe)层。在其他实施例中，自由磁性层140包括多个磁性材料层。在一些实施例中，如图2C所示，自由磁性层140包括三个层1401、1402及1403，其中层1401接触隧穿势垒层135。在一些实施例中，层1401及1403是厚度处于约1.0nm到约2.0nm范围内的钴铁硼(CoFeB)层、钴/钯(CoPd)层及/或钴铁(CoFe)层。层1402是间隔件层。在一些实施例中，间隔件层1402的厚度处于约0.2nm到约0.6nm的范围内。
如图1B所示，磁性隧道结功能层101还包括形成在第一电极层110上的晶种层115、形成在自由磁性层140上的顶盖层145、形成在顶盖层145上的扩散势垒层150。在一些实施例中，顶盖层145是由例如氧化镁或氧化铝等介电材料制成，且具有处于约0.5nm到约1.5nm范围内的厚度。第一电极层110是由例如金属(例如，Ta、Mo、Co、Pt、Ni)等导电材料制成，以减小第一被钉扎磁性层120的电阻，尤其是对于编程而言。第二电极层155也是由例如金属等导电材料制成以减小读取期间的电阻率。
被钉扎磁性层、自由磁性层及反铁磁层也可通过以下方式来形成：物理气相沉积(physical vapor deposition，PVD)、分子束外延(molecular beam epitaxy，MBE)、脉冲式激光沉积(pulsed laser deposition，PLD)、原子层沉积(atomic layer deposition，ALD)、电子束(electron beam，e-beam)外延、化学气相沉积(chemical vapor deposition，CVD)或还包括低压化学气相沉积(low pressure CVD，LPCVD)、超真空化学气相沉积(ultrahigh vacuum CVD，UHVCVD)、减压的化学气相沉积(reduced pressure CVD，RPCVD)等衍生化学气相沉积工艺或其任何组合或任何其他合适的膜沉积方法。隧穿势垒层及扩散势垒层也可通过化学气相沉积、物理气相沉积或原子层沉积或任何其他合适的膜沉积方法来形成。
图3A到图3D示出磁性隧道结单元的存储器操作。如图3A到图3D所示，磁性隧道结单元包括被钉扎磁性层10、隧穿势垒层15及自由磁性层20。被钉扎磁性层10对应于图1B所示的第二被钉扎磁性层130或第一被钉扎磁性层120、反铁磁层125及第二被钉扎磁性层130的组合。隧穿势垒层15对应于图1B所示隧穿势垒层135，且自由磁性层20对应于图1B所示自由磁性层140。在图3A到图3D中，其余的层被省略。电流源30串联耦合到磁性隧道结结构。
在图3A中，被钉扎磁性层10与自由磁性层20是在相反的方向上被磁性定向。在一些实施例中，被钉扎磁性层10的自旋方向(spin direction)及自由磁性层20的自旋方向平行于膜堆叠方向(垂直于膜的表面)。在图3B中，被钉扎磁性层10与自由磁性层20是在相同的方向上被磁性定向。在其他实施例中，被钉扎磁性层10的自旋方向及自由磁性层20的自旋方向垂直于膜堆叠方向(平行于膜的表面)，如图3C及图3D所示。在图3C中，被钉扎磁性层10与自由磁性层20是在相反的方向上被磁性定向，而在图3D中，被钉扎磁性层10与自由磁性层20是在相同的方向上被磁性定向。
如果电流源30施加相同的电流值IC流过磁性隧道结单元，则发现在图3A(或图3C)的情况下的单元电压V1大于在图3B(或图3D)的情况下的单元电压V2，这是因为图3A(或图3C)所示的相反定向的磁性隧道结单元的电阻大于图3B(或图3D)所示的相同定向的磁性隧道结单元的电阻。可基于单元定向及所得电阻将二进制逻辑数据(“0”及“1”)存储在磁性隧道结单元中以及获取(retrieve)二进制逻辑数据。此外，由于所存储的数据不需要存储能量源，因此所述单元是非易失性的。
图4A示出磁性隧道结磁性随机存取存储器阵列50的示意性电路图。每一存储器单元包括磁性隧道结单元Mc及晶体管Tr。晶体管Tr例如是金属氧化物半导体场效应晶体管。晶体管Tr的栅极耦合到字线WL1、…、WLm中的一者且晶体管Tr的漏极(或源极)耦合到磁性隧道结单元Mc的一端，并且磁性隧道结单元的另一端耦合到位线BLn、BLn+1及BLn+2中的一者。此外，在一些实施例中，邻近磁性隧道结单元设置用于进行编程的信号线(图中未示出)。
通过对存储器单元的字线进行断言(assert)、对所述单元的位线施加读取电流并接着测量所述位线上的电压来读取所述单元。举例来说，为了读取目标磁性隧道结单元的状态，对字线进行断言以接通晶体管Tr。目标磁性隧道结单元的自由磁性层因此通过晶体管Tr耦合到固定电位线SLn、SLn+1及SLn+2中的一者，例如接地(ground)。接下来，在位线上施加读取电流。由于只有给定读取晶体管Tr被接通，因此读取电流通过目标磁性隧道结单元流向地(ground)。然后对位线的电压进行测量以确定目标磁性隧道结单元的状态(“0”或“1”)。在一些实施例中，如图4A所示，每一磁性隧道结单元具有一个读取晶体管Tr。因此，此种类型的磁性随机存取存储器架构被称为1T1R。在其他实施例中，将两个晶体管指派给一个磁性隧道结单元，从而形成2T1R***。也可利用其他单元阵列配置。
图4B示出磁性隧道结磁性随机存取存储器的存储器单元的示意性透视图，且图4C示出磁性隧道结磁性随机存取存储器的存储器单元布局。
如图4B及图4C所示，磁性隧道结单元MTJ设置在开关装置SW(例如，金属氧化物半导体场效应晶体管)上方。金属氧化物半导体场效应晶体管的栅极G是字线WL或耦合到由金属层形成的字线。磁性隧道结单元的底电极Mx耦合到形成在有源区AR中的金属氧化物半导体场效应晶体管的漏极，且形成在有源区AR中的金属氧化物半导体场效应晶体管的源极耦合到源极线SL。磁性隧道结单元的上部电极耦合到位线BL。在一些实施例中，源极线SL可由金属层M1及M2形成，且位线BL可由金属层M3形成。在某些实施例中，一条或多条金属配线是单个装置层，而在其他实施例中，一条或多条金属配线是两个装置层或更多个装置层。
磁性隧道结磁性随机存取存储器的电特性及/或物理性质取决于磁性隧道结膜堆叠的尺寸或体积。举例来说，磁性隧道结磁性随机存取存储器的读取/写入速度受磁性隧道结膜堆叠的尺寸或体积影响。一般来说，当磁性隧道结的尺寸或体积更小时，读取/写入速度变得更快。相反，当磁性隧道结的尺寸或体积更大时，磁性隧道结膜堆叠在磁性随机存取存储器的制造工艺中更具耐热工艺性(较大的热预算(thermal budget))。在本公开中，一个磁性随机存取存储器装置包括具有不同的磁性隧道结尺寸或体积的多个磁性隧道结磁性随机存取存储器单元。
图5A示出磁性隧道结磁性随机存取存储器的剖视图。图5B示出根据本公开的实施例的磁性隧道结单元的放大剖视图，图5C示出根据本公开的另一实施例的磁性隧道结单元区域的剖视图，且图5D示出根据本公开的另一实施例的磁性隧道结单元区域的剖视图。在以下实施例中可利用与参照图1A到图4C所述的以上实施例相同或相似的材料、配置、尺寸及/或工艺，且可省略其详细说明。
如图5A所示，磁性隧道结磁性随机存取存储器包括具有不同的磁性隧道结膜堆叠尺寸的三种类型的磁性隧道结单元MC1、MC2及MC3。磁性隧道结单元设置在衬底200之上。在一些实施例中，衬底200是由以下制成：合适的元素半导体，例如硅、金刚石或锗；合适的合金或化合物半导体，例如IV族化合物半导体(硅锗(SiGe)、碳化硅(SiC)、碳化硅锗(SiGeC)、GeSn、SiSn、SiGeSn)、III-V族化合物半导体(例如，砷化镓(GaAs)、砷化铟镓(InGaAs)、砷化铟(InAs)、磷化铟(InP)、锑化铟(InSb)、磷化镓砷(GaAsP)或磷化镓铟(GaInP))等。此外，衬底200可包括可被应变以增强效能的外延层(epitaxial layer，epi layer)，且/或可包括绝缘体上硅(silicon-on-insulator，SOI)结构。
在衬底200上设置有各种电子装置(图中未示出)，例如晶体管(例如，金属氧化物半导体场效应晶体管)。金属氧化物半导体场效应晶体管可包括平面的金属氧化物半导体场效应晶体管、鳍型场效应晶体管及/或全环栅场效应晶体管。在衬底200之上设置有第一层间介电(interlayer dielectric，ILD)层210，以覆盖电子装置。第一层间介电层210可被称为金属间介电(inter-metal dielectric，IMD)层。第一层间介电层210包括一个或多个介电层，例如氧化硅、氮化硅、氮氧化硅、氟掺杂硅酸盐玻璃(fluorine-doped silicateglass，FSG)、例如碳掺杂氧化物等低介电常数介电质、例如多孔碳掺杂二氧化硅等极低介电常数介电质、例如聚酰亚胺等聚合物、这些的组合或类似物。在一些实施例中，第一层间介电层210是通过例如化学气相沉积、可流动化学气相沉积(flowable CVD，FCVD)或旋涂玻璃工艺等工艺形成，但也可利用任何可接受的工艺。随后，执行平坦化工艺，例如化学机械研磨(chemical mechanical polishing，CMP)及/或回蚀工艺或类似工艺。
此外，通过例如镶嵌工艺来形成下部金属配线215。下部金属配线215包括一层或多层导电材料(例如Cu、Cu合金、Al或任何其他合适的导电材料)层。
如图5A所示，磁性隧道结单元MC1、MC2及MC3中的每一者设置在下部金属配线215之上。在本公开中，磁性隧道结单元MC1、MC2及MC3的磁性隧道结膜堆叠的尺寸彼此不同。在一些实施例中，磁性隧道结单元MC1、MC2及MC3的磁性隧道结膜堆叠的宽度彼此不同。在某些实施例中，磁性隧道结单元MC1、MC2及MC3的磁性隧道结膜堆叠的厚度是相同的。尽管图5A示出三个不同的磁性隧道结单元，但不同尺寸的磁性隧道结单元的类型的数目并非仅限于三种。不同尺寸的磁性隧道结单元的类型的数目可为两种或多于三种。
在一些实施例中，第二磁性隧道结单元MC2的磁性隧道结膜堆叠255-2的宽度W2是第一磁性隧道结单元MC1的磁性隧道结膜堆叠255-1的宽度W1的X倍或多于X倍，其中X大于1(1.0)。在某些实施例中，X是1.1或大于1.1，且在其他实施例中，X是1.2或大于1.2。
在一些实施例中，第二磁性隧道结单元MC2的磁性隧道结膜堆叠255-2的宽度W2是第一磁性隧道结单元MC1的磁性隧道结膜堆叠255-1的宽度W1的两倍或多于两倍。在其他实施例中，第二磁性隧道结单元MC2的磁性隧道结膜堆叠255-2的宽度W2是第一磁性隧道结单元MC1的磁性隧道结膜堆叠255-1的宽度W1的三倍或多于三倍。在某些实施例中，第二磁性隧道结单元MC2的磁性隧道结膜堆叠255-2的宽度W2是第一磁性隧道结单元MC1的磁性隧道结膜堆叠255-1的宽度W1的五倍或多于五倍。磁性隧道结单元的宽度是沿栅极(字线)延伸的X方向测量，且被定义为在磁性隧道结膜堆叠的底部及底电极处的宽度。
在一些实施例中，第二磁性隧道结单元MC2的磁性隧道结膜堆叠255-2的宽度W2是第一磁性隧道结单元MC1的磁性隧道结膜堆叠255-1的宽度W1的五十倍或少于五十倍、三十倍或少于三十倍或者二十倍或少于二十倍。
相似地，在一些实施例中，第三磁性隧道结单元MC3的磁性隧道结膜堆叠255-3的宽度W3是第二磁性隧道结单元MC2的磁性隧道结膜堆叠255-2的宽度W2的Y倍或多于Y倍，其中Y大于1(1.0)。在某些实施例中，Y是1.1或大于1.1，且在其他实施例中，Y是1.2或大于1.2。在一些实施例中，第三磁性隧道结单元MC3的磁性隧道结膜堆叠255-3的宽度W3是第二磁性隧道结单元MC2的磁性隧道结膜堆叠255-2的宽度W2的两倍或多于两倍、三倍或多于三倍或者五倍或多于五倍，且第三磁性隧道结单元MC3的磁性隧道结膜堆叠255-3的宽度W3是第二磁性隧道结单元MC2的磁性隧道结膜堆叠255-2的宽度W2的五十倍或少于五十倍、三十倍或少于三十倍或者二十倍或少于二十倍。
在一些实施例中，第一磁性隧道结单元MC1的磁性隧道结膜堆叠255-1的宽度W1处于约10nm到约50nm的范围内，第二磁性隧道结单元MC2的磁性隧道结膜堆叠255-2的宽度W2处于约100nm到约500nm的范围内，且第三磁性隧道结单元MC3的磁性隧道结膜堆叠255-3的宽度W3处于约1000nm到约5000nm的范围内。
在其他实施例中，磁性隧道结膜堆叠的宽度差处于约10nm到约100nm的范围内。
在一些实施例中，多个第一磁性隧道结单元MC1构成包括驱动电路的第一磁性随机存取存储器，多个第二磁性隧道结单元MC2构成包括驱动电路的第二磁性随机存取存储器，且多个第三磁性隧道结单元MC3构成包括驱动电路的第三磁性随机存取存储器。
如图5B所示，磁性隧道结单元中的每一者及其周围的结构除尺寸(宽度)以外具有实质上相同的结构。在第一层间介电层210上形成有第一刻蚀停止层220。在一些实施例中，第一刻蚀停止层220包含与第一层间介电层210的材料不同的材料，且在一些实施例中包含碳化硅、氮化硅、氧化铝或任何其他合适的材料。
在一些实施例中，形成底电极250以接触下部金属配线215且嵌置在第一刻蚀停止层220中。底电极250相似于图1A所示第一电极层110，且是由例如TiN、Ta、Mo、Co、Pt、Ni及/或其合金制成。
如图5A及图5B所示，在底电极250上形成有磁性隧道结膜堆叠255。磁性隧道结膜堆叠255对应于图1B所示磁性隧道结功能层101。磁性隧道结单元的宽度W0是在底电极250与磁性隧道结膜堆叠255的最底层(第一被钉扎磁性层120)之间的界面处测量的。如果使用晶种层115，则磁性隧道结单元的宽度W0是在底电极250与晶种层115之间的界面处测量。
在一些实施例中，在磁性隧道结膜堆叠255的相对的侧壁上形成有侧壁间隔件层225。侧壁间隔件层225包含一层或多层绝缘材料(例如氧化硅、氮化硅、SiON、SiCN或任何其他合适的材料)层。
此外，形成第二层间介电层230，且执行平坦化操作以暴露出磁性隧道结膜堆叠255的上表面。第二层间介电层230包括一个或多个介电层，例如氧化硅、氮化硅、氮氧化硅、氟掺杂硅酸盐玻璃(FSG)、例如碳掺杂氧化物等低介电常数介电质、例如多孔碳掺杂二氧化硅等极低介电常数介电质、例如聚酰亚胺等聚合物、这些的组合或类似物。
此外，在第二层间介电层230上形成有第二刻蚀停止层235。在一些实施例中，第二刻蚀停止层235包含与第二层间介电层230不同的材料，且在一些实施例中包含碳化硅、氮化硅、氧化铝或任何其他合适的材料。在第二刻蚀停止层235之上形成有第三层间介电层240。第三层间介电层240包括一个或多个介电层，例如氧化硅、氮化硅、氮氧化硅、氟掺杂硅酸盐玻璃(FSG)、例如碳掺杂氧化物等低介电常数介电质、例如多孔碳掺杂二氧化硅等极低介电常数介电质、例如聚酰亚胺等聚合物、这些的组合或类似物。如图5B所示，形成上部电极245以接触磁性隧道结膜堆叠255。上部电极245相似于图1A所示第二电极层155，且是由例如TiN、Ta、Mo、Co、Pt、Ni及/或其合金制成。
在一些实施例中，当上部电极245的尺寸(宽度)如图5B所示相对小时，上部电极245局部地穿入侧壁间隔件层225。当上部电极245的尺寸(宽度)如图5C所示相对大时，上部电极245的底部设置在侧壁间隔件层225之上。在其他实施例中，如图5D所示，上部电极245的尺寸(宽度)小于磁性隧道结膜堆叠255的上表面。此外，在某些实施例中，如图5D所示，底电极250的尺寸(宽度)小于磁性隧道结膜堆叠255的底表面。图5D所示较小的底电极250可适用于图5B及图5C所示结构。在一些实施例中，上部电极245略微穿入到磁性隧道结膜堆叠255中。
此外，在一些实施例中，下部金属配线215充当图1B所示第一电极层110，且在此种情况下，底电极250被省略。
图6示出根据本公开的另一实施例的磁性隧道结磁性随机存取存储器。在以下实施例中可利用与参照图1A到图5B所述的以上实施例相同或相似的材料、配置、尺寸及/或工艺，且可省略其详细说明。在图5A所示以上实施例中，具有不同宽度的三种不同类型的磁性隧道结单元设置在同一装置层中。装置层在此处意指一个金属配线层与在垂直方向Z上设置在所述一个金属配线层上方的下一金属配线层之间的层。在图6所示实施例中，不同类型的磁性隧道结单元设置在相对于衬底具有不同水平高度的不同装置层中。
在一些实施例中，在第三配线层WL3与第四配线层WL4之间的第三装置层DL3中设置有第四磁性隧道结单元MC4，在第三配线层WL3与第二配线层WL2之间的第二装置层DL2中设置有第五磁性隧道结单元MC5，且在第二配线层WL2与第一配线层WL1之间的第一装置层DL1中设置有第六磁性隧道结单元MC6。配线层WL1到WL4按此次序从衬底300进行设置。在图6中，在衬底300之上形成有层间介电层310，且磁性隧道结单元MC6设置在层间介电层310上。然而，在其他实施例中，在层间介电层310与磁性隧道结单元MC6之间设置有一个或多个其他层间介电层。
在一些实施例中，在第一装置层DL1与第二装置层DL2之间及/或在第二装置层DL2与第三装置层DL3之间设置有一个或多个配线层以及一个或多个层间介电层。
第四磁性隧道结单元MC4、第五磁性隧道结单元MC5及第六磁性隧道结单元MC6的磁性隧道结膜堆叠的尺寸可彼此相同或可彼此不同。
在一些实施例中，第四磁性隧道结单元MC4的磁性隧道结膜堆叠255-4的宽度W4小于第五磁性隧道结单元MC5的磁性隧道结膜堆叠255-5的宽度W5，且第五磁性隧道结单元MC5的磁性隧道结膜堆叠255-5的宽度W5小于第六磁性隧道结单元MC6的磁性隧道结膜堆叠255-6的宽度W6。
在一些实施例中，第五磁性隧道结单元MC5的磁性隧道结膜堆叠255-5的宽度W5是第四磁性隧道结单元MC4的磁性隧道结膜堆叠255-4的宽度W4的两倍或多于两倍、三倍或多于三倍或者五倍或多于五倍，且第六磁性隧道结单元MC6的磁性隧道结膜堆叠255-6的宽度W6是第五磁性隧道结单元MC5的磁性隧道结膜堆叠255-5的宽度W5的两倍或多于两倍、三倍或多于三倍或者五倍或多于五倍。在一些实施例中，第五磁性隧道结单元MC5的磁性隧道结膜堆叠255-5的宽度W5是第四磁性隧道结单元MC4的磁性隧道结膜堆叠255-4的宽度W4的五十倍或少于五十倍、三十倍或少于三十倍或者二十倍或少于二十倍，且第六磁性隧道结单元MC6的磁性隧道结膜堆叠255-6的宽度W6是第五磁性隧道结单元MC5的磁性隧道结膜堆叠255-5的宽度W5的五十倍或少于五十倍、三十倍或少于三十倍或者二十倍或少于二十倍。
在一些实施例中，第四磁性隧道结单元MC4的磁性隧道结膜堆叠255-4的宽度W4处于约10nm到约50nm的范围内，第五磁性隧道结单元MC5的磁性隧道结膜堆叠255-5的宽度W5处于约100nm到约500nm的范围内，且第六磁性隧道结单元MC6的磁性隧道结膜堆叠255-6的宽度W6处于约1000nm到约5000nm的范围内。第四磁性隧道结单元、第五磁性隧道结单元及第六磁性隧道结单元的磁性隧道结膜堆叠的厚度可彼此相同或可彼此不同。
在一些实施例中，多个第四磁性隧道结单元MC4构成包括驱动电路的第一磁性随机存取存储器，多个第五磁性隧道结单元MC5构成包括驱动电路的第二磁性随机存取存储器，且多个第六磁性隧道结单元MC6构成包括驱动电路的第三磁性随机存取存储器。
设置在下部装置层中的装置可能经历比设置在上部装置层中的装置更多的热工艺，因此将具有相对较高热预算的尺寸较大的磁性隧道结单元放置在下部装置层中是有益的。
在其他实施例中，具有较小尺寸的磁性隧道结单元设置在下部装置层中。在一些实施例中，相同类型(相同尺寸)的磁性隧道结单元设置在相对于衬底具有不同水平高度的不同装置层中。在某些实施例中，尺寸最小的磁性隧道结单元或尺寸最大的磁性隧道结单元可设置在任何装置层处。
图7示出根据本公开的另一实施例的磁性隧道结磁性随机存取存储器。在以下实施例中可利用与参照图1A到图6所述的以上实施例相同或相似的材料、配置、尺寸及/或工艺，且可省略其详细说明。在图5A及图6所示的以上实施例中，所述三种不同类型的磁性隧道结单元具有不同的宽度。在图7所示实施例中，具有不同的磁性隧道结膜堆叠厚度的不同类型的磁性隧道结单元设置在相对于衬底具有不同水平高度的不同装置层中。
在一些实施例中，在第三配线层WL3与第四配线层WL4之间的第三装置层DL3中设置有第七磁性隧道结单元MC7，在第三配线层WL3与第二配线层WL2之间的第二装置层DL2中设置有第八磁性隧道结单元MC8，且在第二配线层WL2与第一配线层WL1之间的第一装置层DL1中设置有第九磁性隧道结单元MC9。配线层WL1到WL4按照此次序从衬底300进行设置。在一些实施例中，在第一装置层DL1与第二装置层DL2之间及/或在第二装置层DL2与第三装置层DL3之间设置有一个或多个配线层以及一个或多个层间介电层。
在一些实施例中，第七磁性隧道结单元MC7的磁性隧道结膜堆叠的厚度H1小于第八磁性隧道结单元MC8的磁性隧道结膜堆叠的厚度H2，且第八磁性隧道结单元MC8的磁性隧道结膜堆叠的厚度H2小于第九磁性隧道结单元MC9的磁性隧道结膜堆叠的厚度H3。
在一些实施例中，第八磁性隧道结单元MC8的磁性隧道结膜堆叠255-8的厚度H2是第七磁性隧道结单元MC7的磁性隧道结膜堆叠255-7的厚度H1的1.1倍或多于1.1倍、1.2倍或多于1.2倍、两倍或多于两倍、三倍或多于三倍或者五倍或多于五倍，且第九磁性隧道结单元MC9的磁性隧道结膜堆叠255-9的厚度H3是第八磁性隧道结单元MC8的磁性隧道结膜堆叠255-8的厚度H2的1.1倍或多于1.1倍、1.2倍或多于1.2倍、两倍或多于两倍、三倍或多于三倍或者五倍或多于五倍。在一些实施例中，第八磁性隧道结单元MC8的磁性隧道结膜堆叠255-8的厚度H2是第七磁性隧道结单元MC7的磁性隧道结膜堆叠255-7的厚度H1的五十倍或少于五十倍、二十倍或少于二十倍、十倍或少于十倍、五倍或少于五倍或者两倍或少于两倍，且第九磁性隧道结单元MC9的磁性隧道结膜堆叠255-9的厚度H3是第八磁性隧道结单元MC8的磁性隧道结膜堆叠255-8的厚度H2的五十倍或少于五十倍、二十倍或少于二十倍、十倍或少于十倍、五倍或少于五倍或者两倍或少于两倍。
在一些实施例中，第七磁性隧道结单元MC7的磁性隧道结膜堆叠255-7的厚度H1处于约10nm到约50nm的范围内，第八磁性隧道结单元MC8的磁性隧道结膜堆叠255-8的厚度H2处于约100nm到约500nm的范围内，且第九磁性隧道结单元MC9的磁性隧道结膜堆叠255-9的厚度H3处于约1000nm到约5000nm的范围内。第七磁性隧道结单元、第八磁性隧道结单元及第九磁性隧道结单元的磁性隧道结膜堆叠的宽度可彼此相同或彼此不同。
在一些实施例中，多个第七磁性隧道结单元MC7构成包括驱动电路的第一磁性随机存取存储器，多个第八磁性隧道结单元MC8构成包括驱动电路的第二磁性随机存取存储器，且多个第九磁性隧道结单元MC9构成包括驱动电路的第三磁性随机存取存储器。
设置在下部装置层中的装置可能经历比设置在上部装置层中的装置更多的热工艺。因此，将具有相对较高热预算的尺寸较大的磁性隧道结单元放置在下部装置层中是有益的。在其他实施例中，具有较小尺寸的磁性隧道结单元设置在下部装置层中。
图6所示实施例与图7所示实施例可进行组合。换句话说，设置在不同装置层上的磁性隧道结膜堆叠可具有不同的宽度及不同的厚度。
图8A到图8G示出根据本公开的实施例的磁性随机存取存储器装置的顺序性制造工艺的各个阶段。应理解，对于所述方法的额外的实施例而言，可在图8A到图8G所示的工艺之前、期间及之后提供附加操作，且下述操作中的一些操作可被替换或消除。操作/工艺的次序可为可互换的。在以下实施例中可利用与参照图1A到图7所述的以上实施例相同或相似的材料、配置、尺寸及/或工艺，且可省略其详细说明。
如图8A所示，在第一层间介电层410之上形成第二层间介电层415，且在第二层间介电层415中形成第一接触插塞420及第一金属配线425。第一层间介电层及第二层间介电层是由一个或多个介电层形成，所述一个或多个介电层为例如氧化硅、氮化硅、氮氧化硅、氟掺杂硅酸盐玻璃(FSG)、例如碳掺杂氧化物等低介电常数介电质、例如多孔碳掺杂二氧化硅等极低介电常数介电质、例如聚酰亚胺等聚合物、这些的组合或类似物。在一些实施例中，在第一层间介电层410与第二层间介电层415之间形成刻蚀停止层。第一接触插塞420包含一种或多种金属材料，例如Cu、Al、AlCu、W、Co、TiN、Ti、Ta及任何其他合适的导电材料。第一金属配线425对应于图1A所示下部金属层Mx及/或图5B所示下部金属配线215，且包括一个或多个导电材料(例如Cu、Cu合金、Al或任何其他合适的导电材料)层。
此外，如图8B所示，在第二层间介电层及第一金属配线425之上形成附加层间介电层或刻蚀停止层430，且接着在第一金属配线425之上形成接触孔432。
如图8C所示，利用导电材料来填充接触孔432以形成下部电极435。下部电极435对应于图1B所示第一电极层110及/或图5B所示底电极250，且包含导电材料，例如金属(例如，Ta、Mo、Co、Pt、Ni)。当磁性隧道结堆叠的高度小时，利用下部电极435来调整磁性隧道结堆叠的整个高度。在一些实施例中，第一金属配线425充当图1B所示第一电极层110，且在此种情况下，下部电极435被省略。
随后，如图8D所示，在下部电极435之上形成磁性隧道结膜堆叠MC11及磁性隧道结膜堆叠MC12。磁性隧道结膜堆叠MC11具有比磁性隧道结膜堆叠MC12大的宽度。可通过沉积磁性隧道结膜堆叠的多个层且执行一个或多个光刻及刻蚀操作来形成磁性隧道结膜堆叠。磁性隧道结膜堆叠被与图5B所示侧壁间隔件层225相似的侧壁间隔件层覆盖。
然后，如图8E所示，在磁性隧道结膜堆叠之上形成第三层间介电层440，且接着在磁性隧道结膜堆叠MC11及MC12之上形成接触孔442。第三层间介电层440的材料相同或相似于第一层间介电层410及/或第二层间介电层415的材料。
如图8F所示，利用导电材料来填充接触孔442以形成上部电极445。上部电极445对应于图1B所示第二电极层155及/或图5B所示上部电极245，且包含导电材料，例如金属(Ta、Mo、Co、Pt、Ni)。接着如图8G所示，在第三层间介电层440之上形成第四层间介电层450，且在上部电极445上形成第二金属配线455。第四层间介电层450的材料相同或相似于第一层间介电层、第二层间介电层及/或第三层间介电层的材料。第二金属配线455对应于图1A所示上部金属层My及/或图5B所示上部金属配线245，且包含一个或多个导电材料(例如Cu、Cu合金、Al或任何其他合适的导电材料)层。在一些实施例中，第二金属配线455充当图1B所示第二电极层155，且在此种情况下，上部电极445被省略。
图9A到图9I示出根据本公开的实施例的磁性随机存取存储器装置的顺序性制造工艺的各个阶段。应理解，可在图9A到图9I所示工艺之前、期间及之后提供附加操作，且对于所述方法的额外的实施例而言，下述操作中的一些操作可被替换或消除。操作/工艺的次序可为可互换的。在以下实施例中可利用与参照图1A到图8G所述的以上实施例相同或相似的材料、配置、尺寸及/或工艺，且可省略其详细说明。
相似于图8A，如图9A所示，在第一层间介电层510之上形成第二层间介电层515，且在第二层间介电层515中形成第一接触插塞520及第一金属配线525。
此外，相似于图8B，如图9B所示，在第二层间介电层515及第一金属配线525之上形成附加层间介电层或刻蚀停止层530，且接着在第一金属配线525之上形成接触孔，且此外，相似于图8C，利用导电材料来填充所述接触孔以形成第一下部电极535。
随后，相似于图8D，如图9C所示，在第一下部电极535之上形成磁性隧道结膜堆叠MC21。接着，相似于图8E及图8F，如图9D所示，在磁性隧道结膜堆叠MC21之上形成第三层间介电层540，且形成第一上部电极545。
接着，相似于图8G，如图9E所示，在第三层间介电层540之上形成第四层间介电层550，并形成第二金属配线555。
此外，通过参照图9B到图9C说明的相似操作，在第四层间介电层550之上形成附加层间介电层或刻蚀停止层557，且形成第二下部电极559。接着，形成磁性隧道结膜堆叠MC22。如图9F所示，形成第五层间介电层560以覆盖磁性隧道结膜堆叠MC22，且形成第二上部电极565。
接着，相似于图9E，如图9G所示，在第五层间介电层560之上形成第六层间介电层570，且形成第三金属配线575。
此外，如图9H所示，通过参照图9B到图9C以及图9F说明的相似操作，在第六层间介电层570之上形成附加层间介电层或刻蚀停止层577，且形成第三下部电极579。接着，形成磁性隧道结膜堆叠MC23。形成第七层间介电层580以覆盖磁性隧道结膜堆叠MC23，并形成第三上部电极585。在一些实施例中，形成接触插塞582。
接着，相似于图9E及图9G，如图9I所示，在第七层间介电层580之上形成第八层间介电层590，并形成第四金属配线595。
在图9A到图9I中，磁性隧道结膜堆叠MC21、MC22及MC23的尺寸(宽度及厚度中的至少一者)彼此不同。在一些实施例中，磁性隧道结膜堆叠MC21的尺寸大于磁性隧道结膜堆叠MC22的尺寸，磁性隧道结膜堆叠MC22的尺寸小于磁性隧道结膜堆叠MC23的尺寸。在其他实施例中，磁性隧道结膜堆叠MC21的尺寸小于磁性隧道结膜堆叠MC22的尺寸，磁性隧道结膜堆叠MC22的尺寸小于磁性隧道结膜堆叠MC23的尺寸。在某些实施例中，磁性隧道结膜堆叠MC21的尺寸大于磁性隧道结膜堆叠MC22的尺寸，磁性隧道结膜堆叠MC22的尺寸大于磁性隧道结膜堆叠MC23的尺寸。
图10示出根据本公开的实施例的包括磁性随机存取存储器的半导体装置的示意性布局。
在一些实施例中，半导体装置900是包括核心处理器905的***芯片(system-on-chip，SOC)。半导体装置900还包括第一磁性随机存取存储器910、第二磁性随机存取存储器920及第三磁性随机存取存储器930。第一磁性随机存取存储器910包括具有第一尺寸的磁性隧道结单元，第二磁性随机存取存储器920包括具有第二尺寸的磁性隧道结单元，且第三磁性随机存取存储器930包括具有第三尺寸的磁性隧道结单元。应注意，磁性随机存取存储器的数目并非仅限于三个。在一些实施例中，这三个磁性随机存取存储器中的每一者具有其自己的驱动电路及相关周边电路。
在一些实施例中，第一尺寸小于第二尺寸，且第二尺寸小于第三尺寸。如上所述，当磁性隧道结的尺寸或体积变得更小时，读取/写入速度变得更快。在一些实施例中，如图10所示，第一磁性随机存取存储器910的位置比第二磁性随机存取存储器920更靠近核心处理器905，且第二磁性随机存取存储器920的位置比第三磁性随机存取存储器930更靠近核心处理器905。在某些实施例中，第一磁性随机存取存储器910用作核心处理器905的高速缓存存储器。
应理解，不必在本文中论述所有优点，特定优点并非所有实施例或实例所需要的，且其他实施例或实例可提供不同的优点。
举例来说，在本公开中，半导体装置包括具有不同尺寸(宽度及/或厚度)的磁性隧道结单元的不同的磁性随机存取存储器。通过改变磁性隧道结单元的尺寸，可调整磁性随机存取存储器的电特性。因此，半导体装置可因各种磁性随机存取存储器而具有各种功能。
根据本公开的方面，一种半导体装置包括磁性随机存取存储器(MRAM)。所述磁性随机存取存储器包括多个磁性随机存取存储器单元，所述多个磁性随机存取存储器单元包括第一类型磁性随机存取存储器单元及第二类型磁性随机存取存储器单元。每一所述多个磁性随机存取存储器单元包括磁性隧道结(MTJ)层，所述磁性隧道结层包括被钉扎磁性层、隧穿势垒层及自由磁性层。所述第一类型磁性随机存取存储器单元的磁性隧道结膜堆叠的尺寸不同于所述第二类型磁性随机存取存储器单元的磁性隧道结膜堆叠的尺寸。在一个或多个以上及以下实施例中，所述第一类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的宽度不同于所述第二类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的宽度。在一个或多个以上及以下实施例中，所述第一类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的厚度等于所述第二类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的厚度。在一个或多个以上及以下实施例中，所述第二类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的所述宽度为所述第一类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的所述宽度的1.1倍到50倍。在一个或多个以上及以下实施例中，所述第一类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的厚度不同于所述第二类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的厚度。在一个或多个以上及以下实施例中，所述第一类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的宽度等于所述第二类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的宽度。在一个或多个以上及以下实施例中，所述第二类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的所述厚度为所述第一类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的所述厚度的1.1倍到20倍。在一个或多个以上及以下实施例中，所述第一类型磁性随机存取存储器单元与所述第二类型磁性随机存取存储器单元设置在第一配线层与在垂直方向上靠近所述第一配线层的第二配线层之间的同一装置层处。在一个或多个以上及以下实施例中，所述多个磁性随机存取存储器单元还包括第三类型磁性随机存取存储器单元，且所述第三类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的尺寸不同于所述第一类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的所述尺寸及所述第二类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的所述尺寸。在一个或多个以上及以下实施例中，所述第二类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的宽度为所述第一类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的宽度的1.1倍到20倍，且所述第三类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的宽度为所述第二类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的宽度的1.1倍到20倍。在一个或多个以上及以下实施例中，所述第一类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的厚度、所述第二类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的厚度及所述第三类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的厚度彼此相等。在一个或多个以上及以下实施例中，所述第二类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的厚度为所述第一类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的厚度的1.1倍到20倍，且所述第三类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的厚度为所述第二类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的厚度的1.1倍到20倍。在一个或多个以上及以下实施例中，所述第一类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的宽度、所述第二类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的宽度及所述第三类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的宽度彼此相等。在一个或多个以上及以下实施例中，在所述第一类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠及所述第二类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠中的至少一者的相对侧上设置有侧壁间隔件，且在所述磁性隧道结膜堆叠中的所述至少一者及所述侧壁间隔件上设置有上部电极。在一个或多个以上及以下实施例中，在所述第一类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠及所述第二类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠中的至少一者的相对侧上设置有侧壁间隔件，且在所述磁性隧道结膜堆叠中的所述至少一者上设置有上部电极且所述上部电极局部地穿入所述侧壁间隔件中。在一个或多个以上及以下实施例中，在所述第一类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠及所述第二类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠中的至少一者的相对侧上设置有侧壁间隔件，且在所述磁性隧道结膜堆叠中的所述至少一者上设置有上部电极且所述上部电极不接触所述侧壁间隔件。
根据本公开的另一方面，一种半导体装置包括磁性随机存取存储器(MRAM)。所述磁性随机存取存储器包括多个磁性随机存取存储器单元，所述多个磁性随机存取存储器单元包括第一类型磁性随机存取存储器单元及第二类型磁性随机存取存储器单元，且所述第一类型磁性随机存取存储器单元设置在第一装置层处，且所述第二类型磁性随机存取存储器单元设置于在垂直方向上与所述第一装置层不同的第二装置层处。在一个或多个以上及以下实施例中，所述多个磁性随机存取存储器单元中的每一者包括磁性隧道结(MTJ)层，所述磁性隧道结层包括被钉扎磁性层、隧穿势垒层及自由磁性层，且所述第一类型磁性随机存取存储器单元的磁性隧道结膜堆叠的尺寸不同于所述第二类型磁性随机存取存储器单元的磁性隧道结膜堆叠的尺寸。在一个或多个以上及以下实施例中，所述第一类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的尺寸小于所述第二类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的尺寸，且所述第一装置层位于所述第二装置层上方。在一个或多个以上及以下实施例中，所述多个磁性随机存取存储器单元还包括设置在第三装置层处的第三类型磁性随机存取存储器单元，且所述第一类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的尺寸小于所述第二类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的尺寸，所述第二类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的尺寸小于所述第三类型磁性随机存取存储器单元的所述磁性隧道结膜堆叠的尺寸，并且所述第一装置层位于所述第二装置层上方，且所述第二装置层位于所述第三装置层上方。在一个或多个以上及以下实施例中，所述第一装置层设置在第一配线层与在垂直方向上位于第一配线层上方且靠近第一配线层的第二配线层之间，且第二装置层设置在第三配线层与在垂直方向上位于第三配线层上方且靠近第三配线层的第四配线层之间。在一个或多个以上及以下实施例中，第二配线层相同于第三配线层。
根据本公开的另一方面，一种半导体装置包括核心处理器以及第一磁性随机存取存储器(MRAM)及第二磁性随机存取存储器。所述第一磁性随机存取存储器包括多个第一类型磁性随机存取存储器单元，且所述第二磁性随机存取存储器包括多个第二类型磁性随机存取存储器单元。所述多个第一类型磁性随机存取存储器单元及所述多个第二类型磁性随机存取存储器单元中的每一者包括磁性隧道结(MTJ)层，所述磁性隧道结层包括被钉扎磁性层、隧穿势垒层及自由磁性层。所述多个第一类型磁性随机存取存储器单元的磁性隧道结膜堆叠的尺寸小于所述多个第二类型磁性随机存取存储器单元的磁性隧道结膜堆叠的尺寸。所述第一磁性随机存取存储器的位置比所述第二磁性随机存取存储器更靠近所述核心处理器。
以上概述了若干实施例或实例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应知，其可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例或实例相同的目的及/或实现与本文中所介绍的实施例或实例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下对其作出各种改变、代替及变更。

Claims (1)

1.一种包括磁性随机存取存储器的半导体装置，其特征在于，
所述磁性随机存取存储器包括多个磁性随机存取存储器单元，所述多个磁性随机存取存储器单元包括第一类型磁性随机存取存储器单元及第二类型磁性随机存取存储器单元，
每一所述多个磁性随机存取存储器单元中包括磁性隧道结层，所述磁性隧道结层包括被钉扎磁性层、隧穿势垒层及自由磁性层，且
所述第一类型磁性随机存取存储器单元的磁性隧道结膜堆叠的尺寸不同于所述第二类型磁性随机存取存储器单元的磁性隧道结膜堆叠的尺寸。
CN201810523369.9A 2017-11-10 2018-05-28 包括磁性随机存取存储器的半导体装置 Pending CN109768064A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762584574P 2017-11-10 2017-11-10
US62/584,574 2017-11-10
US15/940,425 2018-03-29
US15/940,425 US10784440B2 (en) 2017-11-10 2018-03-29 Magnetic random access memory with various size magnetic tunneling junction film stacks

Publications (1)

Publication Number Publication Date
CN109768064A true CN109768064A (zh) 2019-05-17

Family

ID=66432491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810523369.9A Pending CN109768064A (zh) 2017-11-10 2018-05-28 包括磁性随机存取存储器的半导体装置

Country Status (3)

Country Link
US (4) US10784440B2 (zh)
CN (1) CN109768064A (zh)
TW (1) TW201919262A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784440B2 (en) * 2017-11-10 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory with various size magnetic tunneling junction film stacks
US10797223B2 (en) * 2018-01-29 2020-10-06 Globalfoundries Singapore Pte. Ltd. Integrated circuits with magnetic random access memory (MRAM) devices and methods for fabricating such devices
TWI797357B (zh) * 2019-07-17 2023-04-01 聯華電子股份有限公司 半導體元件及其製作方法
US11410714B2 (en) 2019-09-16 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetoresistive memory device and manufacturing method thereof
KR20210080672A (ko) * 2019-12-20 2021-07-01 삼성디스플레이 주식회사 양자점 조성물의 제조 방법 및 이를 포함하는 발광 소자의 제조 방법
US11316104B2 (en) * 2020-03-13 2022-04-26 International Business Machines Corporation Inverted wide base double magnetic tunnel junction device
US20220302207A1 (en) * 2021-03-18 2022-09-22 International Business Machines Corporation Same level mram stacks having different configurations
US11942126B2 (en) 2021-05-26 2024-03-26 International Business Machines Corporation Selectively biasing magnetoresistive random-access memory cells

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5004597A (en) * 1987-09-14 1991-04-02 The Procter & Gamble Company Oral compositions comprising stannous flouride and stannous gluconate
US4992259A (en) * 1990-01-03 1991-02-12 Johnson & Johnson Consumer Products, Inc. Stable oral composition of zinc
EP0562341B1 (en) 1992-03-26 1999-05-19 Aqualon Company Fluidized polymer suspension (FPS) for continuous coating composition manufacture
US5192529A (en) 1992-06-02 1993-03-09 Chesebrough-Pond's Usa Co., Division Of Conopco, Inc. Low stringing toothpaste
CA2212300A1 (en) 1997-08-04 1999-02-04 Abdellatif Chenite In vitro or in vivo gelfying chitosan and therapeutic uses thereof
US7166881B2 (en) * 2003-10-13 2007-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-sensing level MRAM structures
US20080071077A1 (en) 2006-08-25 2008-03-20 Akzo Nobel N.V. Cosmetic formulations comprising carboxymethyl cellulose
US7692230B2 (en) * 2006-12-06 2010-04-06 Taiwan Semiconductor Manufacturing Co. Ltd. MRAM cell structure
KR100979351B1 (ko) * 2008-07-25 2010-08-31 주식회사 하이닉스반도체 멀티 스택 ｓｔｔ－ｍｒａｍ 장치 및 그 제조 방법
US7940551B2 (en) * 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
JP5697600B2 (ja) * 2008-11-25 2015-04-08 ザ プロクター アンド ギャンブルカンパニー 溶融シリカを有する口腔抗菌ケア組成物
US9178136B2 (en) * 2012-08-16 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same
WO2017219339A1 (en) * 2016-06-24 2017-12-28 Colgate-Palmolive Company Oral care compositions and methods of use
US10431278B2 (en) * 2017-08-14 2019-10-01 Qualcomm Incorporated Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for ambient temperature
US20190066746A1 (en) * 2017-08-28 2019-02-28 Qualcomm Incorporated VARYING ENERGY BARRIERS OF MAGNETIC TUNNEL JUNCTIONS (MTJs) IN DIFFERENT MAGNETO-RESISTIVE RANDOM ACCESS MEMORY (MRAM) ARRAYS IN A SEMICONDUCTOR DIE TO FACILITATE USE OF MRAM FOR DIFFERENT MEMORY APPLICATIONS
US10784440B2 (en) * 2017-11-10 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory with various size magnetic tunneling junction film stacks
US10727401B2 (en) * 2017-11-10 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory
US10541361B2 (en) * 2017-11-30 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
US10347308B1 (en) * 2017-12-29 2019-07-09 Spin Memory, Inc. Systems and methods utilizing parallel configurations of magnetic memory devices
US10210920B1 (en) * 2018-03-27 2019-02-19 Qualcomm Incorporated Magnetic tunnel junction (MTJ) devices with varied breakdown voltages in different memory arrays fabricated in a same semiconductor die to facilitate different memory applications
US10541269B2 (en) * 2018-06-26 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
US20220328759A1 (en) * 2021-04-09 2022-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic random access memory and manufacturing method thereof

Also Published As

Publication number Publication date
US11038098B2 (en) 2021-06-15
US20200306161A1 (en) 2020-10-01
US10784440B2 (en) 2020-09-22
US20210013399A1 (en) 2021-01-14
US11910724B2 (en) 2024-02-20
US20190148625A1 (en) 2019-05-16
US11672181B2 (en) 2023-06-06
TW201919262A (zh) 2019-05-16
US20210313510A1 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
CN109768064A (zh) 包括磁性随机存取存储器的半导体装置
US11075336B2 (en) Magnetic random access memory and manufacturing method thereof
KR102312212B1 (ko) 자기 랜덤 액세스 메모리 및 그 제조 방법
US20210408117A1 (en) Multi-gate selector switches for memory cells and methods of forming the same
US20220336730A1 (en) Magnetic random access memory
US11968844B2 (en) Memory device
US20220310906A1 (en) Memory cell with magnetic access selector apparatus
US10446230B2 (en) Memory device
KR20220098692A (ko) 메모리 디바이스 및 그 제조 방법
US20220310907A1 (en) Magnetic random access memory and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190517