CN109729730B - 写入信息的方法和装置 - Google Patents

写入信息的方法和装置 Download PDF

Info

Publication number
CN109729730B
CN109729730B CN201780035353.7A CN201780035353A CN109729730B CN 109729730 B CN109729730 B CN 109729730B CN 201780035353 A CN201780035353 A CN 201780035353A CN 109729730 B CN109729730 B CN 109729730B
Authority
CN
China
Prior art keywords
nvdimm
command
controller
host
nvm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780035353.7A
Other languages
English (en)
Other versions
CN109729730A (zh
Inventor
弗洛里安·朗诺斯
杨峰
杨伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN109729730A publication Critical patent/CN109729730A/zh
Application granted granted Critical
Publication of CN109729730B publication Critical patent/CN109729730B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请提供了一种写入信息的方法(200)，应用于NVDIMM，该NVDIMM包括NVDIMM控制器和NVM，该方法(200)包括：NVDIMM控制器从主机接收清除命令，清除命令用于命令NVDIMM控制器以第一写模式清除NVM中的数据，第一写模式为至少两种在NVM上写入信息的模式中的一种(S201)；NVDIMM控制器根据所述清除命令在所述NVM中写入信息(S202)。可以减小在对NVDIMM中的持久性数据进行清除操作时的耗电量。

Description

写入信息的方法和装置
技术领域
本申请涉及计算机领域，尤其涉及一种写入信息的方法和装置。
背景技术
非易失性双列直插内存模块(non-volatile dual in-line memory module，NVDIMM)是一种集成了随机访问存储器(random access memory，RAM)和非易失性存储器(non-volatile memory，NVM)的存储器。NVDIMM包括不同的产品，其中，P型NVDIMM(NVDIMM-P)是最近出现的一种NVDIMM。一个典型的NVDIMM-P包括内存总线、控制器、动态随机访问存储器(dynamic random access memory，DRAM)和闪存(flash)。
相对于双列直插内存模块(dual in-line memory module，DIMM)，NVDIMM保存的数据包括持久性数据，因而能够在主机(host)断电时避免数据丢失，提高了主机的可靠性。然而，NVDIMM中保存的持久性数据很容易被窃取，因此，NVDIMM在提高了主机的可靠性的同时也增大了安全风险。此外，对持久性数据的长期读写也会降低闪存的存储性能，例如，长期对闪存的读写使得闪存出现内存泄露(memory leak)现象。为了解决上述问题，需要对NVDIMM中的持久性数据进行清除操作(sanitize operation)，在清除操作前，NVM中的需要保存的数据已经保存到其它存储器中了，其它存储器例如是固态磁盘(solid state disk，SSD)。此时，NVM中存储的信息都属于无用信息，通过清除操作可以清除NVM保存的全部信息，该全部信息包括用户数据和元数据(metadata)，使得NVM的存储状态转变为初始状态，从而解决了上述问题。
然而，现有技术在对NVDIMM中的持久性数据进行清除操作时存在耗电量较大的问题，如何减小清除操作时的电能消耗是当前亟需解决的问题。
发明内容
本申请提供了一种写入信息的方法和装置，可以解决上述问题。
第一方面，提供了一种写入信息的方法，应用于NVDIMM，该NVDIMM包括NVDIMM控制器和NVM，该方法包括：NVDIMM控制器从主机接收清除命令，清除命令用于命令NVDIMM控制器以第一写模式清除NVM中的数据，第一写模式为至少两种在NVM上写入信息的模式中的一种；NVDIMM控制器根据所述清除命令在所述NVM中写入信息。
可选地，清除命令指示NVDIMM控制器写入的信息与NVM在省电写入模式下写入的信息相同。
可选地于，NVDIMM控制器从主机接收清除命令，包括：NVDIMM控制器通过命令总线从主机接收清除命令。
可选地，所述方法还包括：NVDIMM控制器将清除状态设置为可读状态，可读状态表示允许主机跟踪清除命令的执行情况。
可选地，NVDIMM控制器从主机接收清除命令之前，所述方法还包括：NVDIMM控制器从主机接收第一检查命令，第一检查命令用于命令NVDIMM控制器检查缓冲器中是否有未完成的读请求和/或写请求；NVDIMM控制器根据第一检查命令检查缓冲器；NVDIMM控制器向主机发送第一检查结果，第一检查结果用于指示缓冲器中没有未完成的读请求和/或写请求；NVDIMM控制器从主机接收第二检查命令，第二检查命令用于命令NVDIMM控制器检查NVM的控制器中是否有未完成的写请求；NVDIMM控制器根据所述第二检查命令检查所述NVM的控制器；NVDIMM控制器向主机发送第二检查结果，第二检查结果用于指示NVM的控制器中没有未完成的写请求。
可选地，清除命令为DDR5接口下的NVDIMM-P协议中的命令代码，或者，所述清除命令为DDR4接口下的NVDIMM-P协议中的命令代码。
第二方面，提供了一种写入信息的方法，应用于NVDIMM，该NVDIMM包括NVDIMM控制器和NVM，所述方法包括：主机生成清除命令，该清除命令用于命令NVDIMM控制器以第一写模式清除NVM中的数据，第一写模式为至少两种在NVM上写入信息的模式中的一种；主机向所NVDIMM控制器发送清除命令。
可选地，主机生成清除命令，包括：主机根据NVM的类型生成清除命令，其中，清除命令指示NVDIMM控制器写入的信息与NVM在省电写入模式下写入的信息相同。
可选地，主机向NVDIMM控制器发送清除命令，包括：主机通过命令总线向所述NVDIMM控制器发送所述第一命令。
可选地，所述方法还包括：主机向NVDIMM控制器发送跟踪命令，跟踪命令用于跟踪所述清除命令的执行情况。
可选地，所述方法还包括：主机向NVDIMM控制器发送第一检查命令，第一检查命令用于命令NVDIMM控制器检查缓冲器是否有未完成的读请求和/或写请求；主机从NVDIMM控制器接收第一检查结果，第一检查结果用于指示缓冲器中没有未完成的读请求和/或写请求；主机向NVDIMM控制器发送第二检查命令，第二检查命令用于命令NVDIMM控制器检查所述NVM的控制器中是否有未完成的写请求；主机从NVDIMM控制器接收第二检查结果，第二检查结果用于指示NVM的控制器中没有未完成的写请求；
所述主机向NVDIMM控制器发送所述清除命令，包括：主机根据所述第一检查结果和所述第二检查结果向所述NVDIMM控制器发送所述清除命令。
可选地，清除命令为DDR5接口下的NVDIMM-P协议中的命令代码，或者，清除命令为DDR4接口下的NVDIMM-P协议中的命令代码。
第三方面，提供了一种写入信息的装置，该装置可以实现上述第一方面所涉及的方法中NVDIMM控制器所执行的功能，所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个上述功能相应的单元或模块。在一种可能的设计中，该装置为芯片。
第四方面，提供了一种写入信息的装置，该装置可以实现上述第二方面所涉及的方法中主机所执行的功能，所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个上述功能相应的单元或模块。在一种可能的设计中，该装置为芯片。
第五方面，本申请还提供了一种计算机***，所述计算机***包括第三方面所述的写入信息的装置以及第四方面所述的写入信息的装置。
第六方面，本申请还提供了一种计算机程序产品，该计算机程序产品包括：计算机程序代码，当该计算机程序代码被NVDIMM控制器运行时，使得NVDIMM控制器执行上述第一方面的方法。
第七方面，本申请还提供了一种计算机程序产品，该计算机程序产品包括：计算机程序代码，当该计算机程序代码被主机运行时，使得主机执行上述第二方面的方法。
附图说明
图1是一种适用于本申请的NVDIMM的示意性结构图；
图2是本申请提供的一种写入信息的方法的示意图；
图3是本申请提供的一种准备清除操作的方法的示意性流程图；
图4示出了适用于DDR4NVDIMM-P协议的中止清除操作的示意性流程图；
图5示出了适用于DDR5 NVDIMM-P协议的中止清除操作的示意性流程图；
图6示出了本申请提供的一种在DDR4接口或DDR5接口下的清除操作流程图；
图7示出了本申请提供的另一种在DDR4接口下的清除操作流程图；
图8示出了本申请提供的另一种在DDR5接口下的清除操作流程图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行描述。
图1示出了适用于本申请的一种NVDIMM。如图1所示，NVDIMM包括控制器、缓冲器(buffer)、RAM、NVM、通信接口和电源，NVDIMM还可以包括缓存器(cache)，当NVDIMM包括缓存器时，缓存器可以集成在NVDIMM上，也可以集成在控制器上。其中，控制器可以分别与RAM和NVM通信，控制器还可以通过通信接口与处理器或其它模块通信，主机可以通过通信接口读缓冲器中的数据或者在缓冲器中写入数据，电源用于为NVDIMM供电，以便于NVDIMM在主机断电时可以将数据存储在NVM中。通信接口例如是符合***双倍数据速率(doubledata rate 4，DDR4)标准的接口，这种接口简称为DDR4接口；通信接口也可以是符合第五代双倍数据速率(double data rate 5，DDR5)标准的接口，这种接口简称为DDR5接口。相应地，控制器在访问RAM或NVM时也会通过DDR4接口或者DDR5接口读写数据。
RAM的读写速率快，用于存储非持久性数据，NVM的读写速率慢，用于存储持久性数据。当主机断电时，主机向NVDIMM的控制器发送保存(save)信号，指示NVDIMM控制器将RAM中的数据刷新至NVM中，从而可以在异常断电时保护数据。
图1所示的NVDIMM仅是举例说明，适用于本申请的NVDIMM不限于此，例如，缓冲器可以集成在控制器中，控制器可以集成在NVM或RAM中，电源可以是一个独立的器件，而非图1所示的集成于NVDIMM上的器件。需要说明的是，NVM也可以有一个独立的控制器，即，NVM控制器，其中，NVM控制器可以集成在图1所示的NVDIMM控制器中，也可以集成在NVM中，还可以作为独立的器件集成在NVDIMM中。
此外，RAM例如可以是DRAM，也可以是静态随机访问存储器(static randomaccess memory，SRAM)，还可以是其它类型的RAM。NVM例如可以是闪存或X-Point，也可以是其它类型的NVM，电源例如可以是超级电容(supercapacitor)。
下面，以NVDIMM-P为例对本申请提供的写入信息的方法进行详细描述。
图2示出了本申请提供的一种写入信息的方法。方法200包括：
S201，NVDIMM控制器从主机接收清除命令，该清除命令用于命令NVDIMM控制器以第一写模式清除NVM中的数据，第一写模式为至少两种在NVM上写入信息的模式中的一种。
S202，该NVDIMM控制器根据上述清除命令在NVM中写入信息。
S201中，主机可以是中央处理器(central processing unit，CPU)，也可以是专用集成电路(application specific integrated circuit，ASIC)，还可以是其它类型的主机，本申请对此不作限定。
众所周知，NVM通过状态“0”和状态“1”存储数据。不同类型的NVM具有不同的介质，对于一些介质来说，写入“0”比写入“1”消耗的电量多；对于另外一些介质来说，写入“1”比写入“0”消耗的电量多，因此，主机可以根据NVM介质的类型选择合适的写模式。
例如，可以在NVDIMM-P协议中定义两种写模式，分别为第一写模式和第二写模式，第一写模式为全部写入“0”，第二写模式为全部写入“1”，当S201中NVM的介质写入“1”比写入“0”消耗的电量多时，主机可以向NVDIMM控制器发送指示第一写模式的清除命令，从而可以减小NVDIMM在执行清除操作时的电量消耗。
上述实施例简单易实施，然而，由于NVDIMM可能包括两种或两种以上的类型的NVM，因此，作为一种可选的实施方式，方法200中的清除命令指示NVDIMM控制器写入的信息与所述NVM在省电写入模式下写入的信息相同。
例如，NVM由第一模块和第二模块组成，第一模块的介质写入“1”比写入“0”消耗的电量多，第二模块的介质写入“0”比写入“1”消耗的电量多，则S201中的清除命令所指示的第一写模式为：在第一模块中写入“0”，在第二模块中写入“1”。从而减小了NVDIMM在执行清除操作时的电量消耗。
又例如，可以通过DDR4接口下的NVDIMM-P协议中的命令代码或者DDR5接口下的NVDIMM-P协议中的命令代码命令NVDIMM控制器通过8-比特(bit)写模式在NVM中写入“0”和/或“1”，其中，8-bit写模式表示每次在NVM中写入8个比特，相比于一次在NVM中全部写“0”或“1”，8-bit写模式具有更好的灵活性和兼容性，可以适应更多的应用场景，例如，当NVM中的数据部分需要清除部分需要保留时，可以使用8-bit写模式进行清除操作。
若主机不确定NVM的类型，则主机可以指示NVDIMM控制器使用NVM的制造商的写模式在NVM中写入信息，此时，第一写模式即制造商写模式(vendor-specific pattern)。
表1示出了DDR5接口下的NVDIMM-P协议的命令代码，表2示出了DDR4接口下的NVDIMM-P协议的命令代码。其中，DDR5接口下的NVDIMM-P协议也可称为DDR5 NVDIMM-P协议，DDR4接口下的NVDIMM-P协议也可称为DDR4NVDIMM-P协议。
表1
CA0 CA1 CA2 CA3 CA4
RFU#0 H H L L L
RFU#1 H H L L H
RFU#2 H H L H L
RFU#3 H H L H H
RFU#4 H H H L L
表2
Figure GWB0000003065040000071
表1和表2中，“H”表示高电平，“L”表示低电平。在本申请的其它表格中，“H”和“L”的含义与表1和表2中“H”和“L”的含义相同。
此外，表1中的CA表示命令地址位(command address)，RFU表示数据读写指令中的预留位。表2中，ACT_n、RAS_n/A16、CAS_n/A15、WE_n/A14、A17、A12/BC_n、A13和A11分别表示数据读写指令中各个比特位的位置标识，FLUSH表示将NVDIMM的缓存器(cache)和缓冲器中的数据写到NVM中，IOP表示留给NVDIMM控制器一段时间来进行NVDIMM内部操作。表1和表2均表示清除命令可以使用的命令编码。
需要说明的是，表1和表2只显示了清除命令中的部分比特位，S201中的清除命令还可以包括其它信息。
下面，再举几个可能的清除命令的例子。
表3
Figure GWB0000003065040000081
表3中，清除命令即NVDIMM控制器从主机接收的清除命令，其中，ERASE[1：0]表示由比特“1”和“0”的四种状态指示的四种写模式。PATTERN表示写模式的具体内容，例如，表示8-bit“0”或8-bit“1”。
表4示出了ERASE[1：0]的具体含义。
表4
ERASE[1：0] 含义
00 在NVDIMM-P的所有比特位写入“0”
01 在NVDIMM-P的所有比特位写入“1”
10 清除命令指示的8-bit写模式(on 2<sup>nd</sup> clock)
11 NVDIMM-P制造商的8-bit写模式
表4仅是举例说明，ERASE[1：0]的四种状态与四种擦除模式还可以有其它的对应方式。例如，“00”表示在NVDIMM-P的所有比特位写入“1”，“01”表示在NVDIMM的所有比特位写入“0”。表4中，“on 2nd clock”表示在第二个命令总线的时钟周期。
表3分别示DDR4接口下NVDIMM-P协议中可能的清除命令，下面，再举出一个DDR5接口下NVDIMM-P协议中可能的清除命令。
表5
Figure GWB0000003065040000091
表5中ERASE[1：0]的含义如表6所示。表5中的清除命令即NVDIMM控制器从主机接收的清除命令。PATTERN[7：4]和PATTERN[3：0]表示写模式，即，在NVM中写入的信息具体是哪些比特。
表6
ERASE[1：0] 含义
00 在NVDIMM的所有比特位写入“0”
01 在NVDIMM的所有比特位写入“1”
10 清除命令指示的8-bit写模式(on 2<sup>nd</sup> clock)
11 MR48中存储的8-bit写模式
表6仅是举例说明，ERASE[1：0]的四种状态与四种擦除模式还可以有其它的对应方式。例如，“00”表示在NVDIMM的所有比特位写入“1”，“01”表示在NVDIMM的所有比特位写入“0”。MR48表示在NVDIMM控制器中模式寄存器(mode register，MR)48，写模式还可以存储在NVDIMM控制器中的其它MR中。
NVDIMM控制器从主机接收到清除命令后，即可启动内部清除机制，执行清除操作，即，在NVM中写入信息。
上文详细描述了本申请提供的一种写入信息的方法，并给出了一些可能的清除命令，应理解，上述实施例均是举例说明，本申请提供的写入信息的方法不限于此。下面，再给出本申请提供的另一种写入信息的方法。在下述方法中，主机通过写模式寄存器(moderegister，MR)触发NVDIMM控制器执行清除处理操作。
在通过写MR触发NVDIMM控制器执行清除处理操作的方法中，主机首先向MR发送一个命令，该命令将MR中的比特位设置为触发NVDIMM控制器执行清除处理操作，当NVDIMM控制器读到MR中的该比特位时，即可执行清除操作。
主机向MR可以通过命令总线向MR发送上述命令，从而避免了现有技术中通过I2C接口写寄存器导致的主机无法访问其它内存模块的问题。
表7
Figure GWB0000003065040000101
表7中，MRS即主机在DDR4接口下向MR发送的命令。V表示有效(valid)，即，无论信号的电平是高或低，该比特位都是有效的。OPCODE表示操作码。CKE0、CS_n、ACT_n、RAS_n/A16、CAS_n/A15、WE_n/A14、C0_C2、BG0_BG1、BA0_BA1、A17、A12/BC_n、A13、A11、A10/AP、A9、A8、A0_A7表示数据读写指令中各个比特位的位置标识。主机可以通过表7中OPCODE的空闲位指示是否执行清除操作。OPCODE还用于指示写入寄存器的具体值。
表8
Figure GWB0000003065040000102
表8示出的是在DDR5接口下向MR50发送的命令，主机可以使用模式寄存器清除命令(mode register write，MRW)写表8所示的进入清除功能的OP比特位命令NVDIMM控制器进入清除模式。NVDIMM控制器可以通过更新清除状态功能的OP比特位指示当前的清除状态。W表示可写的，R表示只可读的，TBD表示有待定义。
NVDIMM控制器可以通过边缘总线(side bus)或命令总线(command bus)接收清除命令，其中，边缘总线即I2C接口，由软件控制，命令总线由硬件(例如，内存控制器)控制，NVDIMM控制器可以通过命令总线从主机接收第一清除命令，通过命令总线接收第一清除命令不会影响内存控制器对其它内存模块的访问。因此，作为一种可选的实施方式，NVDIMM控制器从主机接收清除命令，包括：
S203，NVDIMM控制器通过命令总线从主机接收第一清除命令。
由于NVDIMM在执行清除操作时可能会出现错误，因此，主机有必要监控NVDIMM的清除操作的过程，即，跟踪清除命令的执行情况，作为一种可选的实施方式，方法200还包括：
S204，NVDIMM控制器将清除状态设置为可读状态，该可读状态表示允许主机跟踪清除命令的执行情况。
下面举出几个跟踪清除命令的执行情况的实施例。
表9
Figure GWB0000003065040000111
如表9所示，主机首先向地址(BG0，BA1：BA0)发送命令，选择MR，例如，可以选择MR5，将将MR5中的A10比特位设置为1，使得NVDIMM进入清除模式。随后主机可以选择MR3，然后激活(enable)MR3的A[2]比特位，即，将清除状态设置为可读状态，将接下来主机的内存控制器就可以读取MPR第二页(MPR Page2)了。MPR表示多功能寄存器(multipurposeregister)，上述MPR位于NVM中，内存控制器可以使用MPR读命令(MPR read)读取MPR第二页的MPR0[7]，MPR0[7]在MPR第二页中的位置如表10所示，其中，当清除状态为“1”时，表示NVDIMM内部的清除操作正在进行(sanitize in progress)，当清除状态为“0”时，表示NVDIMM内部的清除操作已完成(sanitize complete)。也可以用“0”表示NVDIMM内部的清除操作正在进行，用“1”表示NVDIMM内部的清除操作已完成。
表10
Figure GWB0000003065040000112
Figure GWB0000003065040000121
表11
Figure GWB0000003065040000122
Figure GWB0000003065040000131
上述实施例适用于主机通过DDR4接口跟踪清除命令的执行情况。由于主机可以在DDR5接口下NVDIMM-P协议中直接通过模式寄存器读命令(mode register read，MRR)跟踪清除操作的状态，因此，无需NVDIMM控制器设置清除状态。若主机通过DDR5接口跟踪清除命令的执行情况，则可以通过读取表8中的清除状态的OP比特位跟踪清除命令的执行情况。
若主机在跟踪清除命令的执行情况的过程中遇到错误或者其它情况，则可以命令NVDIMM控制器中止清除操作。下文会详细描述如何执行中止清除操作。
为了确保清除操作不会引起数据丢失或者CPU执行错误等问题，主机需要等待NVDIMM中不存在所有未完成的请求，在等待期间，主机仅可以向NVDIMM控制器发送发送命令(send command)。主机可以通过下述方法确定NVDIMM已完成所有的请求。
作为一种可选的实施方式，NVDIMM控制器从主机接收清除命令之前，方法200还包括：
S205，NVDIMM控制器从主机接收第一检查命令，该第一检查命令用于命令NVDIMM控制器检查缓冲器中是否有未完成的读请求和/或写请求。
S206，NVDIMM控制器根据第一检查命令检查缓冲器。
S207，NVDIMM控制器向主机发送第一检查结果，第一检查结果用于指示缓冲器中没有未完成的读请求和/或写请求。
S208，NVDIMM控制器从主机接收第二检查命令，该第二检查命令用于命令NVDIMM控制器检查NVM的控制器中是否有未完成的写请求。
S209，NVDIMM控制器根据第二检查命令检查NVM的控制器。
S210，NVDIMM控制器向主机发送第二检查结果，第二检查结果用于指示NVM的控制器中没有未完成的写请求。
S205和S208没有先后顺序，相应地，S206和S209也没有先后顺序，S207和S210也没有先后顺序。
当缓冲器和NVM的控制器中都不存在未完成的请求时，NVDIMM控制器才可以执行清除操作。
图3示出了本申请提供的一种准备清除操作的方法。
当内存控制器收到了处理器的清除请求时，内存控制器首先要等待已经发送给NVDIMM的请求完成。内存控制器发送给NVDIMM的请求包括XREAD、PWRITE和FLUSH。为了完成这些请求，内存控制器可以向NVDIMM发送发送命令，以便于NVDIMM将上述请求的处理结果反馈给内存控制器。内存控制器还要将写信用计数器(write credit counter)设置为最大值。
随后内存控制器向NVDIMM发送读状态(READ_STATUS)命令，命令NVDIMM控制器检查缓冲器，并根据NVDIMM控制器返回的结果判断所有的可用写信用(available writecredits，AWB)值是否等于写信用(write credit，WC)的初始值，若AWB值不等于WC的初始值，说明缓冲器中还有未完成的PWRITE和/或PWRITE，返回上一步，继续等待。
随后内存控制器再次向NVDIMM发送读状态(READ_STATUS)命令，命令NVDIMM控制器检查NVM的控制器，即，检查写组标识(write group identification，WGID)位图，WGID位图包括还未完成的PWRITE的标识，内存控制器根据NVDIMM控制器返回的结果判断NVM的控制器中是否还有未完成的PWRITE，若有未完成的PWRITE，说明之前内存控制器发送的发送命令可能丢失了，则内存控制器返回上一步，继续等待。
内存控制器也可以先命令NVDIMM控制器检查WGID位图，再命令NVDIMM控制器检查缓冲器。无论如何，最终内存控制器都需要等待NVDIMM中不存在未完成的命令之后才能初始化清除操作，即，向NVDIMM控制器发送清除命令。
上文提到，若主机在跟踪清除命令的执行情况的过程中遇到错误或者其它情况，则可以命令NVDIMM中止清除操作，下面给出两个NVDIMM中止清除操作的实施例。
如图4所示，主机的内存控制器发送MRS命令更新MR5 A10比特位(DDR4 NVDIMM)，NVDIMM根据上述命令执行清除操作，包括：清空命令/写入/输出缓冲；重置WC计数器和WGID位图；将表示清除状态的MR比特更新为“1”，以表示清除操作正在进行；使用8-bit写模式覆盖(overwrite)NVM地址空间的数据；将表示清除状态的MR比特更新为“0”，以表示清除操作已完成；生成携带有效比特位“DIMM ready”的信息包，若中止成功，则“DIMM ready”的有效比特位为“1”，若中止失败，则“DIMM ready”的有效比特位为“0”；把RSP_R线拉低6个时钟周期生成URGENT信号，并发送给内存控制器；接收内存控制器发送的发送命令；根据该发送命令返回上述携带w/“DIMM ready”的信息包。主机可以尝试中止清除操作的最大次数为HOST_MAX_OPERATION_RETRY。
图5示出了适用于DDR5 NVDIMM-P协议的中止清除操作的流程图。由图5可知，主机内存控制器通过发送MRS命令查询MPR流，当MPR流(flow)有效(enable)时，NVDIMM会根据接收到的MPR读命令返回(return)MPR第二页，当MPR流失效(disable)时，NVDIMM不会返回任何信息。主机内存控制器可以根据没有接收到MPR第二页确定清除操作出现问题，并决定终止清除操作，通过发送MRS命令重置(reset)MR5 A10比特位，NVDIMM根据MR5 A10比特位的指示更新(update)表示清除操作完成的MR比特位，并准备(prepare)携带有效比特位“DIMMready”的信息包，若中止成功，则“DIMM ready”的有效比特位为“1”，若中止失败，则“DIMMready”的有效比特位为“0”；把RSP_R线拉低6个时钟周期生成URGENT信号，并发送给内存控制器；接收内存控制器发送的发送命令；根据该发送命令返回上述携带w/“DIMM ready”的信息包。主机可以尝试中止清除操作的最大次数为HOST_MAX_OPERATION_RETRY。
图6示出了本申请提供的一种在DDR4接口或DDR5接口下的清除操作流程图。
图7示出了本申请提供的另一种在DDR4接口下的清除操作流程图。
图8示出了本申请提供的另一种在DDR5接口下的清除操作流程图。
在本申请各个实施例中，各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请的实施过程构成任何限定。
另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
以上所述的具体实施方式，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本申请的具体实施方式而已，并不用于限定本申请的保护范围，凡在本申请的技术方案的基础之上，所做的任何修改、等同替换、改进等，均应包括在本申请的保护范围之内。

Claims (20)

1.一种写入信息的方法，其特征在于，应用于非易失性双列直插内存模块NVDIMM，所述NVDIMM包括NVDIMM控制器和非易失性存储器NVM，所述方法包括：
所述NVDIMM控制器从主机接收清除命令，所述清除命令用于命令所述NVDIMM控制器以第一写模式清除所述NVM中的数据，所述第一写模式为至少两种在所述NVM上写入信息的模式中的一种；
所述NVDIMM控制器根据所述清除命令在所述NVM中写入信息；
所述清除命令指示所述NVDIMM控制器写入的信息与所述NVM在省电写入模式下写入的信息相同。
2.根据权利要求1所述的方法，其特征在于，所述NVDIMM控制器从主机接收清除命令，包括：
所述NVDIMM控制器通过命令总线从所述主机接收所述清除命令。
3.根据权利要求1或2所述的方法，其特征在于，所述方法还包括：
所述NVDIMM控制器将清除状态设置为可读状态，所述可读状态表示允许所述主机跟踪所述清除命令的执行情况。
4.根据权利要求1或2所述的方法，其特征在于，所述NVDIMM控制器从主机接收清除命令之前，所述方法还包括：
所述NVDIMM控制器从所述主机接收第一检查命令，所述第一检查命令用于命令所述NVDIMM控制器检查缓冲器中是否有未完成的读请求和/或写请求；
所述NVDIMM控制器根据所述第一检查命令检查所述缓冲器；
所述NVDIMM控制器向所述主机发送第一检查结果，所述第一检查结果用于指示所述缓冲器中没有未完成的读请求和/或写请求；
所述NVDIMM控制器从所述主机接收第二检查命令，所述第二检查命令用于命令所述NVDIMM控制器检查所述NVM的控制器中是否有未完成的写请求；
所述NVDIMM控制器根据所述第二检查命令检查所述NVM的控制器；
所述NVDIMM控制器向所述主机发送第二检查结果，所述第二检查结果用于指示所述NVM的控制器中没有未完成的写请求。
5.根据权利要求1或2所述的方法，其特征在于，所述清除命令为第五代双倍数据速率DDR5接口下的NVDIMM-P协议中的命令代码，或者，所述清除命令为***双倍数据速率DDR4接口下的NVDIMM-P协议中的命令代码。
6.一种写入信息的方法，其特征在于，应用于非易失性双列直插内存模块NVDIMM，所述NVDIMM包括NVDIMM控制器和非易失性存储器NVM，所述方法包括：
主机根据所述NVM的类型生成清除命令，所述清除命令用于命令所述NVDIMM控制器以第一写模式清除所述NVM中的数据，所述第一写模式为至少两种在所述NVM上写入信息的模式中的一种，其中，所述清除命令指示所述NVDIMM控制器写入的信息与所述NVM在省电写入模式下写入的信息相同；
所述主机向所述NVDIMM控制器发送所述清除命令。
7.根据权利要求6所述的方法，其特征在于，所述主机向所述NVDIMM控制器发送所述清除命令，包括：
所述主机通过命令总线向所述NVDIMM控制器发送第一命令。
8.根据权利要求6或7所述的方法，其特征在于，所述方法还包括：
所述主机向所述NVDIMM控制器发送跟踪命令，所述跟踪命令用于跟踪所述清除命令的执行情况。
9.根据权利要求6或7所述的方法，其特征在于，
所述方法还包括：
所述主机向所述NVDIMM控制器发送第一检查命令，所述第一检查命令用于命令所述NVDIMM控制器检查缓冲器是否有未完成的读请求和/或写请求；
所述主机从所述NVDIMM控制器接收第一检查结果，所述第一检查结果用于指示所述缓冲器中没有未完成的读请求和/或写请求；
所述主机向所述NVDIMM控制器发送第二检查命令，所述第二检查命令用于命令所述NVDIMM控制器检查所述NVM的控制器中是否有未完成的写请求；
所述主机从所述NVDIMM控制器接收第二检查结果，所述第二检查结果用于指示所述NVM的控制器中没有未完成的写请求；
所述主机向所述NVDIMM控制器发送所述清除命令，包括：
所述主机根据所述第一检查结果和所述第二检查结果向所述NVDIMM控制器发送所述清除命令。
10.根据权利要求6或7所述的方法，其特征在于，所述清除命令为第五代双倍数据速率DDR5接口下的NVDIMM-P协议中的命令代码，或者，所述清除命令为***双倍数据速率DDR4接口下的NVDIMM-P协议中的命令代码。
11.一种NVDIMM，其特征在于，包括NVDIMM控制器和非易失性存储器NVM和通信单元，
所述通信单元用于从主机接收清除命令，所述清除命令用于命令所述NVDIMM控制器以第一写模式清除所述NVM中的数据，所述第一写模式为至少两种在所述NVM上写入信息的模式中的一种；
所述NVDIMM控制器用于根据所述通信单元接收的所述清除命令在所述NVM中写入信息；
所述清除命令指示所述NVDIMM控制器写入的信息与所述NVM在省电写入模式下写入的信息相同。
12.根据权利要求11所述的NVDIMM，其特征在于，所述通信单元具体用于：
通过命令总线从所述主机接收所述清除命令。
13.根据权利要求11或12所述的NVDIMM，其特征在于，所述NVDIMM控制器还用于：
将清除状态设置为可读状态，所述可读状态表示允许所述主机跟踪所述清除命令的执行情况。
14.根据权利要求11或12所述的NVDIMM，其特征在于，
所述通信单元还用于：从所述主机接收第一检查命令，所述第一检查命令用于命令所述NVDIMM控制器检查缓冲器中是否有未完成的读请求和/或写请求；
所述NVDIMM控制器还用于：根据所述第一检查命令检查所述缓冲器；
所述通信单元还用于：向所述主机发送第一检查结果，所述第一检查结果用于指示所述缓冲器中没有未完成的读请求和/或写请求；
所述通信单元还用于：从所述主机接收第二检查命令，所述第二检查命令用于命令所述NVDIMM控制器检查所述NVM的控制器中是否有未完成的写请求；
所述NVDIMM控制器还用于：根据所述第二检查命令检查所述NVM的控制器；
所述通信单元还用于：向所述主机发送第二检查结果，所述第二检查结果用于指示所述NVM的控制器中没有未完成的写请求。
15.根据权利要求11或12所述的NVDIMM，其特征在于，所述清除命令为第五代双倍数据速率DDR5接口下的NVDIMM-P协议中的命令代码，或者，所述清除命令为***双倍数据速率DDR4接口下的NVDIMM-P协议中的命令代码。
16.一种主机，其特征在于，用于控制非易失性双列直插内存模块NVDIMM写入信息，所述NVDIMM包括NVDIMM控制器和非易失性存储器NVM，所述主机包括控制单元和通信单元，
所述控制单元用于：根据所述NVM的类型生成清除命令，所述清除命令用于命令所述NVDIMM控制器以第一写模式清除所述NVM中的数据，所述第一写模式为至少两种在所述NVM上写入信息的模式中的一种，其中，所述清除命令指示所述NVDIMM控制器写入的信息与所述NVM在省电写入模式下写入的信息相同；
所述通信单元用于：向所述NVDIMM控制器发送所述控制单元生成的清除命令。
17.根据权利要求16所述的主机，其特征在于，所述通信单元用于：
所述主机通过命令总线向所述NVDIMM控制器发送第一命令。
18.根据权利要求16或17所述的主机，其特征在于，所述通信单元用于：
所述主机向所述NVDIMM控制器发送跟踪命令，所述跟踪命令用于跟踪所述清除命令的执行情况。
19.根据权利要求16或17所述的主机，其特征在于，
所述通信单元还用于：向所述NVDIMM控制器发送第一检查命令，所述第一检查命令用于命令所述NVDIMM控制器检查缓冲器是否有未完成的读请求和/或写请求；
所述通信单元还用于：从所述NVDIMM控制器接收第一检查结果，所述第一检查结果用于指示所述缓冲器中没有未完成的读请求和/或写请求；
所述通信单元还用于：向所述NVDIMM控制器发送第二检查命令，所述第二检查命令用于命令所述NVDIMM控制器检查所述NVM的控制器中是否有未完成的写请求；
所述通信单元还用于：从所述NVDIMM控制器接收第二检查结果，所述第二检查结果用于指示所述NVM的控制器中没有未完成的写请求；
所述通信单元具体用于：根据所述第一检查结果和所述第二检查结果向所述NVDIMM控制器发送所述清除命令。
20.根据权利要求16或17所述的主机，其特征在于，所述清除命令为第五代双倍数据速率DDR5接口下的NVDIMM-P协议中的命令代码，或者，所述清除命令为***双倍数据速率DDR4接口下的NVDIMM-P协议中的命令代码。
CN201780035353.7A 2017-08-31 2017-08-31 写入信息的方法和装置 Active CN109729730B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/100098 WO2019041291A1 (zh) 2017-08-31 2017-08-31 写入信息的方法和装置

Publications (2)

Publication Number Publication Date
CN109729730A CN109729730A (zh) 2019-05-07
CN109729730B true CN109729730B (zh) 2020-09-04

Family

ID=65524751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780035353.7A Active CN109729730B (zh) 2017-08-31 2017-08-31 写入信息的方法和装置

Country Status (4)

Country Link
US (2) US11237762B2 (zh)
EP (1) EP3663901B1 (zh)
CN (1) CN109729730B (zh)
WO (1) WO2019041291A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11194524B2 (en) * 2017-09-15 2021-12-07 Qualcomm Incorporated Apparatus and method for performing persistent write operations using a persistent write command
US11048645B2 (en) * 2018-02-01 2021-06-29 Samsung Electronics Co., Ltd. Memory module, operation method therof, and operation method of host

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102890617A (zh) * 2011-07-18 2013-01-23 群联电子股份有限公司 存储器控制方法、存储器控制器与存储器储存装置
CN104461964A (zh) * 2014-12-12 2015-03-25 杭州华澜微科技有限公司 一种存储装置
CN104598168A (zh) * 2015-01-23 2015-05-06 华为技术有限公司 一种数据恢复方法及对象存储设备
CN106997324A (zh) * 2015-12-14 2017-08-01 三星电子株式会社 非易失性存储器模块、具有其的计算***及其操作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7003621B2 (en) * 2003-03-25 2006-02-21 M-System Flash Disk Pioneers Ltd. Methods of sanitizing a flash-based data storage device
TWI312969B (en) * 2005-12-08 2009-08-01 Mstar Semiconductor Inc Operating nonvolatile memory method
US20090172251A1 (en) * 2007-12-26 2009-07-02 Unity Semiconductor Corporation Memory Sanitization
CN102193747B (zh) * 2010-03-03 2015-06-10 群联电子股份有限公司 数据写入方法、可复写式非易失性存储器控制器及***
CN102402464A (zh) * 2010-09-17 2012-04-04 ***通信有限公司 一种智能卡中的存储器的数据擦写方法及智能卡
US8949502B2 (en) * 2010-11-18 2015-02-03 Nimble Storage, Inc. PCIe NVRAM card based on NVDIMM
US20130036256A1 (en) * 2011-08-05 2013-02-07 Hitachi, Ltd. Method and apparatus of sanitizing storage device
JP6004794B2 (ja) 2012-07-05 2016-10-12 キヤノン株式会社 印刷装置及びその制御方法
US9430164B1 (en) * 2013-02-08 2016-08-30 Emc Corporation Memory efficient sanitization of a deduplicated storage system
US9363085B2 (en) * 2013-11-25 2016-06-07 Seagate Technology Llc Attestation of data sanitization
US10303372B2 (en) * 2015-12-01 2019-05-28 Samsung Electronics Co., Ltd. Nonvolatile memory device and operation method thereof
CN106527992A (zh) * 2016-11-09 2017-03-22 郑州云海信息技术有限公司 一种存储设备数据销毁方法及装置
US10185509B1 (en) * 2017-06-01 2019-01-22 Amazon Technologies, Inc. Secure storage device sanitization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102890617A (zh) * 2011-07-18 2013-01-23 群联电子股份有限公司 存储器控制方法、存储器控制器与存储器储存装置
CN104461964A (zh) * 2014-12-12 2015-03-25 杭州华澜微科技有限公司 一种存储装置
CN104598168A (zh) * 2015-01-23 2015-05-06 华为技术有限公司 一种数据恢复方法及对象存储设备
CN106997324A (zh) * 2015-12-14 2017-08-01 三星电子株式会社 非易失性存储器模块、具有其的计算***及其操作方法

Also Published As

Publication number Publication date
US11853608B2 (en) 2023-12-26
US20220188037A1 (en) 2022-06-16
US20200201577A1 (en) 2020-06-25
EP3663901A4 (en) 2020-09-02
EP3663901A1 (en) 2020-06-10
CN109729730A (zh) 2019-05-07
WO2019041291A1 (zh) 2019-03-07
EP3663901B1 (en) 2022-12-28
US11237762B2 (en) 2022-02-01

Similar Documents

Publication Publication Date Title
US11243709B2 (en) Data storage apparatus and operating method thereof
US10810144B2 (en) System and method for operating a DRR-compatible asynchronous memory module
US9606811B2 (en) Operating method of data storage device
US20190317892A1 (en) Memory system, data processing system, and operating method of memory system
US20160062690A1 (en) Data storage device, data processing system including the same, and operating method thereof
KR20140071639A (ko) 동작 속도가 향상된 반도체 메모리 장치 및 그것을 포함하는 데이터 저장 장치
US20200218653A1 (en) Controller, data storage device, and operating method thereof
US20190220220A1 (en) Data storage device, operating method thereof and nonvolatile memory device
US11853608B2 (en) Information writing method and apparatus
US11481153B2 (en) Data storage device and operating method thereof
KR20160074025A (ko) 데이터 저장 장치의 동작 방법
US9037781B2 (en) Method for managing buffer memory, memory controllor, and memory storage device
JP2021125248A (ja) コントローラ、コントローラの動作方法及びそれを含む保存装置
KR20200129863A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US20210216458A1 (en) Memory system performing host map management
US11061614B2 (en) Electronic apparatus having data retention protection and operating method thereof
US11036493B2 (en) Memory system and operating method thereof
US11126379B2 (en) Memory system
US9588708B2 (en) Semiconductor memory device, operating method thereof, and data storage device including the same
US20230075820A1 (en) Event log management method, controller and storage device
US11662944B2 (en) Method and apparatus for performing resuming management
US11513722B2 (en) Memory system allowing operation during suspensions
US20200285552A1 (en) Memory system using sram with flag information to identify unmapped addresses
CN112416650A (zh) 存储器控制器的操作方法、存储器控制器以及存储设备
US20240160385A1 (en) Memory controller and operation method thereof, memory system and electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant