CN109709774B - 一种用于改善硅片翘曲度并提高套刻精度的方法 - Google Patents
一种用于改善硅片翘曲度并提高套刻精度的方法 Download PDFInfo
- Publication number
- CN109709774B CN109709774B CN201910177307.1A CN201910177307A CN109709774B CN 109709774 B CN109709774 B CN 109709774B CN 201910177307 A CN201910177307 A CN 201910177307A CN 109709774 B CN109709774 B CN 109709774B
- Authority
- CN
- China
- Prior art keywords
- silicon wafer
- stress
- pattern
- layout
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明公开了一种用于改善硅片翘曲度并提高套刻精度的方法,通过添加的特定的辅助设计图形,改变版图布局和图形密度,从而提供反向应力的或者是正向应力在晶片上;继而,在后续的化学机械研磨工艺或者刻蚀过程中通过保留辅助设计图形,以达到改变晶片翘曲度的目的;同时,为保证整体晶片Shot内部应力的释放,通过在光刻工艺步骤前引入激光退火工艺,在特定的位置并配合光刻曝光Shot的大小,协同调整激光退火的能量和Shot的大小等手段来达到释放晶片应力从而提高套刻精度的目的。
Description
技术领域
本发明涉及集成电路制造领域,涉及一种版图的数据处理方法,尤其涉及一种用于改善硅片翘曲度并提高套刻精度的方法。
背景技术
随着光刻特征尺寸的不断减小,对光刻机的套刻精度与临界尺寸均匀性的要求也不断提高。集成电路的制造通常包括几十道光刻工序,为了确保各个层次的对应关系,必须要求与光刻特征尺寸相匹配的套刻精度。曝光图形与实际位置的差异,即图形位置偏移量,是影响光刻机套刻精度的重要因素,也是影响器件的重要因子。
光刻的套刻精度是衡量光刻工艺的关键参数之一,它是指硅片上上下两层图形之间的偏移量,套刻精度的好坏将直接影响最终产品的性能。影响套刻精度的因素很多,包括:光刻工艺之外的热处理过程、薄膜生长的质量、硅片变形以及光刻工艺本身的套刻标记的好坏、光刻机对准方式、光刻机镜头受热膨胀以及掩膜版受热膨胀等。
硅单晶内热氧化过程中引入的氧化层错对晶体管和集成电路的性能有很大的影响。为了控制和消除这些影响,人们进行了广泛的研究。通常是降低炉管的反应时间或者是炉管温度以及增加炉管反应腔更换频率,而这些的措施都有不同的局限性,这在集成电路的生产过程中都是不能容忍的。而套刻精度的补偿方法也有很多,通常情况下都是只补线性部分,而非线性部分则无法全部补正,一旦发生硅片形变,就意味着硅片有废弃的风险。
通常硅片都有一定的氧含量和一定的杂质,而氧含量的高低直接决定了硅片的机械硬度,氧含量越高则机械强度越强,高温引起硅片变形可能性较小甚至不变,而且可能会抑制硅片内氧化层错,这样硅片的套刻精度面内均匀性较好,但是硅片的杂质析出量也会变的很大,对于集成电路而言,这样的杂质是致命的。但是如果硅片的氧含量较低,则硅片的机械硬度会相应降低,同时硅片的变形度会加大,这样的结果会导致在高温制程之后硅片的变形很大。但是硅片的氧含量低可以带来更少的晶体缺陷,所以硅片的氧含量不能太低也不能太高,而且控制硅片的含氧量来提高套刻精度则有一定的局限性。
作为铜大马士革工艺的重要组成部分,化学机械研磨主要用来保持金属层的厚度和晶片的平坦度来适应不断缩小的光刻工艺窗口。化学机械研磨工艺与设计有着重要的相互作用,严重依赖金属的线宽和密度。在设计中通常添加冗余图形来保持金属密度的均匀性,然而由于化学机械研磨工艺的复杂性(研磨焊垫的属性,研磨液与金属/绝缘介质的相互作用,长程效应和叠加效应等)导致制造过程中出现与之相关的工艺风险热点,影响产品的良率。特别是产品的部分区域由于其自身设计原因具有较小的化学机械研磨工艺窗口,在工艺波动时相对其它区域更容易产生金属残留,凹陷和侵蚀等缺陷。上述缺陷需进行严格监控,以保证产品器件的良率。
为提高CMOS器件的性能,在40nm,28nm技术节点我们引入了应变硅技术和材料。利用选择性外延技术在CMOS器件的源极,漏极引入选择性外延锗硅技术,在部分PEFT引入压应力,提高载流子迁移率,增强驱动能力。激光退火也被引入到集成电路的制造工艺中,用于超浅,高激活低电阻,但对晶片的应力和光刻的套刻精度会产生不良的影响。
发明内容
本发明为解决现有技术中的上述问题,提出一种用于改善硅片翘曲度并提高套刻精度的方法。
本发明通过添加的特定的辅助设计图形,改变版图布局和图形密度,从而提供反向应力的或者是正向应力在晶片上;继而,在后续的化学机械研磨工艺或者刻蚀过程中通过保留或者去除辅助设计图形,以达到改变晶片翘曲度的目的;同时,为保证整体晶片曝光分布(shot)内部应力的释放,我们通过在光刻工艺步骤前引入激光退火工艺,在特定的位置并配合光刻曝光(Shot)的大小,协同调整激光退火的能量和曝光分布(shot)的大小等手段来达到释放晶片应力从而提高套刻精度的目的。
为实现上述目的,本发明采用以下技术方案
本发明的第一个方面是提供一种用于改善硅片翘曲度并提高套刻精度的方法,预先建立用于获取硅片的应力数据的膜质应力模型、用于获取硅片的负载效应和版图图形密度之间的数据的刻蚀效应模型、用于获取CMP效应与版图图形密度之间的数据的CMP效应模型以及用于分析版图图形密度与翘曲度之间关系的关联置信度模型,该方法包括步骤:
S1、将需要改善的硅片的膜质和厚度输入至所述膜质应力模型中,以输出所述硅片在不同膜质不同厚度的应力数据;
S2、将需要改善的硅片的负载效应、版图图形密度和图形总周长输入至所述刻蚀效应模型中,以输出所述硅片的刻蚀效应与版图图形密度之间的数据;
S3、将需要改善的硅片的CMP效应与所述版图图形密度输入至所述CMP效应模型,以输出所述硅片的CMP效应与版图图形密度之间的数据;
S4、将需要改善的硅片的所述S1,S3模型数据,以及版图图形密度,图形周长,图形分布,硅片翘曲度输入至所述关联置信度模型,以输出所述硅片的版图图形密度,图形总周长,图形分布与翘曲度的关系从而优化关联置信度模型;
S5、根据步骤S4所述的关联置信度模型计算出硅片应力,预设一定形状的具有反向应力或者正向应力的dummy图形模板来降低硅片的应力;
S6、在EDA处理***中输入每一层膜质和厚度、刻蚀的气体和刻蚀的工艺参数信息,读入客GDS,根据版图图形的实际情况和自动调整合适的dummy的类型和位置。
进一步地,步骤S1中,所述输出所述硅片在不同膜质不同厚度的应力数据是指:收集晶片在长膜前后的数据,建立数据模型中心,晶片可以是6寸,8寸,12寸等各种型号的晶片,晶片的厚度可以是10~1000um的任意值。
进一步地,步骤S2中,所述输出所述硅片的刻蚀效应与版图图形密度之间的数据是指:设计不同图形尺寸放在不同的图形密度中,基于稳定的工艺平台下,利用不同线宽,不同密度的测试图形,经过刻蚀之后表现不同的关键尺寸的数据库,对内部物理化学模型参数进行计算得到。
进一步优选地,所述不同图形尺寸,不同图形密度为放置测试图形,刻蚀采用的条件可以是各种常用的recipe或者是特定的recipe,通过刻蚀工艺参数信息来总结相应的规律,具体是通过调整功率、点火时间、气体等特定信息来总结相应的规律。
进一步优选地,步骤S3中,所述硅片的CMP效应与所述版图图形密度输入至所述CMP效应模型是指:基于稳定的工艺平台下,利用不同线宽,不同密度的测试图形经过化学机械研磨后表现出不同厚度,表面形貌和凹陷情况的数据库对内部物理模型参数进行计算得到。
进一步地,步骤S4中,所述输出所述硅片的版图图形密度与翘曲度(warpage)的关系是指:在所述关联置信度模型中读入翘曲度(warpage)时晶片的3D整体分布图和曝光的曝光分布图(shotmap)也读入***中,将翘曲度(warpage)的分布图以曝光分布(shot)的形式存在并建立起曝光分布(shot),晶片整体,翘曲度(warpage),套刻精度的之间的关系建立关联置信度模型,关联度大于一定值的曝光分布(shot)需要在后续的工艺步骤中进行特别处理。
进一步优选地,所述建立用于分析版图图形密度,图形总周长,图形分布与翘曲度(warpage)之间关系的关联置信度模型是指:在给定的百分误差a和置信度b的情况下,预先计算出所需的添加的dummy图形个数以达到一定的图形密度;假定在一定图形面积范围内的图形密度分布符合正态分布,运用中心极限定理确定输入dummy图形的个数。
进一步地,步骤S5中所述预设一定形状的具有反向应力或者正向应力的dummy图形模板是指:设计固定的dummy图形,具有一定的排列形状,可以具有反向应力或者是正向应力;应力的计算可以应用模拟退火的基本流程;首先生成一个初始布局,然后通过移动产生器来提出布局微扰,通常是通过将少数dummy移动到新的的位置来实现,用一个表征应力的函数来衡量每种移动的影响,函数公式(a)为:
K=∑i=1∑j=1Cij[(xi-xj)2+(yi-yj)2]
其中,i代表在该点水平方向的周线长度,y代表在该点垂直方向的周线长度,Xi,Xj代表在版图中每一个点的具体的应力值,K代表表征应力,Cij代表硅片翘曲度。
进一步优选地,所述dummy图形具有一定的排列形状是可以变化的,同时也可以随周围环境自动调节,以使其在每个位置的分布都达到最佳状态;可以是呈环状图形在晶片上的分布可以是呈现米字型或者是其他对称图形,dummy的排列形状最终可以起到释放应力的作用。
进一步较为优选地,所述dummy图形为也可以是圆角图形,以避免应力集中;该圆角图形的大小可以是一致的,也可是变化的。
进一步较为优选地,所述随周围环境自动调节是指该自动调节的目标就是每一点的K值与周围的K值的差异为0。
进一步地,步骤S6中,所述EDA处理***是指一个集成电路设计和制造的软件平台,软件设计者不但可设计,仿真和测试集成电路,也可以在***中调用制造工厂提供的工艺参数,工艺标准库模型,IP标准单元库工艺模型,关联置信度模型,刻蚀效应模型,CMP效应模型,OPC模型等数据是一个自反馈系
进一步地,步骤S6中,所述自动添加合适的dummy的类型和位置的步骤为:S61、将版图图形按照一定窗口大小进行切割;
S62、计算各窗口内原始版图的图形密度以及步骤S4输出的结果;
S63、以步骤S4的翘曲度分布均衡即为0为目标添加冗余图形;
S64、以冗余图形的分布符合步骤S4的翘曲度分布均衡即为0进行调整。
进一步地,所述用于改善硅片翘曲度并提高套刻精度的方法,还包括:
S7、建立与光刻曝光分布(shot)与激光退火曝光分布(shot)能量大小之间的关系,在特定的光刻工艺步骤前加入激光退火工艺来释放晶片的应力;
S8、量测晶片和曝光分布(shot)级别的套刻精度。
进一步地,步骤S7中,所述建立与光刻曝光分布(shot)与激光退火曝光分布(shot)已经能量大小之间的关系,在特定的光刻工艺步骤前加入激光退火工艺来释放晶片的应力是指在离子注入工艺之后,或者是其他高温生长膜层的工艺之后,进行有选择的激光退火工艺。
进一步优选地,所述进行有选择的激光退火工艺是指根据关联置信度模型和光刻的曝光分布(shot)的分布位置确定需要激光退火的位置和大小已经激光退火是扫描的方向。
进一步较为优选地,所述激光退火工艺要使激光退火过的位置达到释放应力的效果,但不能改变晶片的结晶状态,或者是使这些位置达到结晶熔融的临界状态。
更进一步地,所述激光退火工艺所用的能量密度为0.1~1000mj/cm2,X重叠率为0.1%~100%,脉冲延时为0.001~100μs,光斑大小在0.01mm×0.01mm~26mm×33mm之间。
进一步地,步骤S8中,所述量测晶片和1次曝光分布(shot)和范围级别的套刻精度是指要避开激光退火的区域进行量测。
本发明采用上述技术方案,与现有技术相比,具有如下技术效果:
本发明通过添加的特定的辅助设计图形,改变版图布局和图形密度,从而提供反向应力的或者是正向应力在晶片上;继而,在后续的化学机械研磨工艺或者刻蚀过程中通过保留辅助设计图形,以达到改变晶片翘曲度的目的;同时,为保证整体晶片曝光分布(shot)内部应力的释放,我们通过在光刻工艺步骤前引入激光退火工艺,在特定的位置并配合光刻曝光分布(shot)的大小,协同调整激光退火的能量和曝光分布(shot)的大小等手段来达到释放晶片应力从而提高套刻精度的目的。
附图说明
图1为本发明用于改善硅片翘曲度并提高套刻精度的工艺流程图;
图2为本发明未添加辅助设计图形的晶片;
图3为本发明添加固定形状或者规律引入在晶片级别的应力的晶片;
图4为传统的dummy形状和排列;
图5为本发明的dummy形状和排列;
图6为本发明的dummy形状和排列;
图7为本发明的dummy形状和排列;
图8为本发明的dummy形状和排列;
图9和图10为采用本发明方法改善前和改善后的晶片的表面状态
图11和图12为本发明激光退火后晶片的表面状态。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
作为一个优选实施例,如图1-3所示,一种用于改善硅片翘曲度并提高套刻精度的方法,预先建立用于获取硅片的应力数据的膜质应力模型、用于获取硅片的负载效应和版图图形密度之间的数据的刻蚀效应模型、用于获取CMP效应与版图图形密度之间的数据的CMP效应模型以及用于分析版图图形密度与翘曲度之间关系的关联置信度模型,该方法包括步骤:
S1、将需要改善的硅片的膜质和厚度输入至所述膜质应力模型中,以输出所述硅片在不同膜质不同厚度的应力数据;
S2、将需要改善的硅片的负载效应和版图图形密度和图形总周长输入至所述刻蚀效应模型中,以输出所述硅片的刻蚀效应与版图图形密度之间的数据;
S3、将需要改善的硅片的CMP效应与所述版图图形密度输入至所述CMP效应模型,以输出所述硅片的CMP效应与版图图形密度之间的数据;
S4、将需要改善的硅片的所述S1,S3模型数据,以及版图图形密度,图形周长,图形分布,硅片翘曲度输入至所述关联置信度模型,以输出所述硅片的版图图形密度,图形总周长,图形分布与翘曲度的关系从而优化关联置信度模型;
S5、根据步骤S4所述的关联置信度模型计算出硅片应力,预设一定形状的具有反向应力或者正向应力的dummy图形模板来降低硅片的应力;
S6、在EDA处理***中输入每一层膜质和厚度、刻蚀的气体和刻蚀的工艺参数信息,读入客户GDS,根据版图图形的实际情况和S5的结果自动调整合适的dummy的类型和位置。
具体地,本实施例中,通过添加的特定的辅助设计图形,改变版图布局和图形密度,从而提供反向应力的或者是正向应力在晶片上,如图9和图10所示为采用该发明方法改善前后改善后晶片的应力状态图;继而,在后续的化学机械研磨工艺或者刻蚀过程中通过保留辅助设计图形,以达到改变晶片翘曲度的目的。
作为一个优选实施例,步骤S1中,所述输出所述硅片在不同膜质不同厚度的应力数据是指:收集晶片在长膜前后的数据,建立数据模型中心。所述晶片可以是6寸,8寸,12寸等各种型号的晶片,晶片的厚度可以是10~1000um的任意值。
步骤S1通常是从集成电路用到的膜质和厚度的实验分批中的应力数据从而建立膜质应力的模型;膜质可以使二氧化硅,氮化硅,多晶硅,氮氧化硅等材料;建立刻蚀效应模型是指设计不同图形尺寸放在不同的图形密度中,基于稳定的工艺平台下,利用不同线宽,不同密度的测试图形,经过刻蚀之后表现不同的关键尺寸的数据库,对内部物理化学模型参数进行计算得到。
作为一个优选实施例,步骤S2中,所述输出所述硅片的刻蚀效应与版图图形密度之间的数据是指:设计不同图形尺寸放在不同的图形密度中,基于稳定的工艺平台下,利用不同线宽,不同密度的测试图形,经过刻蚀之后表现不同的关键尺寸的数据库,对内部物理化学模型参数进行计算得到。
具体地,收集刻蚀microloading,macroloading效应与版图图形密度之间的数据,建立刻蚀效应模型;建立各种量产条件的数据库,矫正图形处理工具的刻蚀模型;不同图形尺寸,不同图形密度是指放置测试图形,刻蚀采用的条件可以是各种常用的recipe或者是特定的recipe,通过调整功率,点火时间,气体等特定信息来总结相应的规律。常用的recipe是指生产线上通用的recipe或者是产品量较大的recipe。特定的recipe是指产品量较小的recipe。
作为一个优选实施例,步骤S3中,所述硅片的CMP效应与所述版图图形密度输入至所述CMP效应模型是指:基于稳定的工艺平台下,利用不同线宽,不同密度的测试图形经过化学机械研磨后表现出不同厚度,表面形貌和凹陷情况的数据库对内部物理模型参数进行计算得到。将CMP模型导入到***的计算中,可以获得layout各个位置的工艺弱点。
作为一个优选实施例,步骤S4中,根据版图图形密度和图形周长与刻蚀效应模型建立关系,分析版图图形的图形密度与版图中所有图形的周长并存储在***中。
具体地,本实施例中,所述输出所述硅片的版图图形密度与翘曲度(warpage)的关系是指:在所述关联置信度模型中读入翘曲度(warpage)时晶片的3D整体分布图,曝光的曝光分布(shot)图也读入***中,将翘曲度(warpage)的分布图以曝光分布(shot)的形式存在并建立起曝光分布(shot)、晶片整体、翘曲度(warpage)、套刻精度的之间的关系建立关联置信度模型,关联度大于一定值的曝光分布(shot)需要在后续的工艺步骤中进行特别处理。
具体地,本实施例中,所述建立关联置信度模型是指在给定的百分误差a和置信度b的情况下,预先计算出所需的添加的dummy图形个数以达到一定的图形密度;假定在一定图形面积范围内的图形密度分布符合正态分布,运用中心极限定理确定输入dummy图形的个数。
作为一个优选实施例,如图4-8所示,设计一定形状的SiGedummy图形,在chip中改变SiGedummy的图形为圆角图形或者纯圆图形,并改变dummy的排列形状从而具有反向应力或者正向应力。
步骤S5中,所述预设一定形状的具有反向应力或者正向应力的dummy图形模板是指:设计固定的dummy图形具有一定的排列形状,可以具有反向应力或者是正向应力;应力的计算可以应用模拟退火的基本流程;首先生成一个初始布局,然后通过移动产生器来提出布局微扰,通过将少数dummy移动到新的的位置来实现,用一个表征应力的函数来衡量每种移动的影响,应力函数公式(a)为:
K=∑i=1∑j=1Cij[(xi-xj)2+(yi-yj)2]
其中,i代表在该点水平方向的周线长度,y代表在该点垂直方向的周线长度,Xi,Xj代表在layout中每一个点的具体的应力值,K代表表征应力,Cij代表硅片翘曲度。
此外,dummy图形具有一定的排列形状是可以变化的可以随周围环境自动调节,以使其在每个位置的分布都达到最佳状态;可以是呈环状图形在晶片上的分布可以是呈现米字型或者是其他对称图形,dummy的排列形状最终可以起到释放应力的作用。dummy图形为也可以是圆角图形,以避免应力集中;该圆角图形的大小可以是一致的,也可是变化的,如图4-8所示。
所述随周围环境自动调节是指该自动调节的目标就是每一点的K值与周围的K值的差异为0。
本发明的一个较佳的实施例中,步骤S6中,所述EDA处理***是指一个集成电路设计和制造的软件平台。软件设计者不但可设计,仿真和测试集成电路,也可以在***中调用制造工厂提供的工艺参数,工艺标准库模型,IP标准单元库工艺模型,关联置信度模型,刻蚀效应模型,CMP效应模型,OPC模型等数据,是一个自反馈***。
具体地,在本实施例中,在EDA处理***中输入每一层膜质和厚度,干法刻蚀的气体和压力,点火时间等预测等需要加入的信息,读入客户GDS,根据Layout图形的实际情况加入合适的dummy的类型和位置;预先计算出所需的添加的dummy图形个数以达到一定的图形密度。假定在一定图形面积范围内的图形密度分布符合正态分布,运用中心极限定理确定输入dummy图形的个数,然后通过一定的迭代就可以计算出需要添加的dummy类型和具体的排列形状。
具体地,在本实施例中,步骤S6中,所述自动添加合适的dummy的类型和位置的步骤为:S61、将版图图形按照一定窗口大小进行切割;S62、计算各窗口内原始版图的图形密度以及步骤S4输出的结果;S63、以步骤S4的翘曲度分布均衡即为0为目标添加冗余图形;S64、以冗余图形的分布符合步骤S4的翘曲度分布均衡即为0进行调整。
本发明的一个较佳的实施例中,该一种用于改善硅片翘曲度并提高套刻精度的方法,还包括步骤:
S7、建立与光刻曝光分布(shot)与激光退火曝光分布(shot)能量大小之间的关系,在特定的光刻工艺步骤前加入激光退火工艺来释放晶片的应力;
S8、量测晶片和曝光分布(shot)级别的套刻精度。
为保证整体晶片曝光分布(shot)内部应力的释放,我们通过在光刻工艺步骤前引入激光退火工艺,在特定的位置并配合光刻曝光分布(shot)的大小,协同调整激光退火的能量和曝光分布(shot)的大小等手段来达到释放晶片应力从而提高套刻精度的目的。
本发明的一个较佳的实施例中,步骤S7中,所述建立与光刻曝光分布(shot)与激光退火曝光分布(shot)能量大小之间的关系,在特定的光刻工艺步骤前加入激光退火工艺来释放晶片的应力是指在离子注入工艺之后,或者是其他高温生长膜层的工艺之后,进行有选择的激光退火工艺。
具体地,在本实施例中,建立与光刻曝光分布曝光分布(shot)与激光退火曝光分布(shot)能量大小之间的关系,在特定的光刻工艺步骤前加入激光退火工艺来释放晶片的应力;建立与光刻曝光分布(shot)与激光退火曝光分布(shot)能量大小之间的关系,在特定的光刻工艺步骤前加入激光退火工艺来释放晶片的应力是指在离子注入工艺之后,或者是其他高温生长膜层的工艺之后,进行有选择的激光退火工艺;激光退火工艺要使激光退火过的位置达到释放应力的效果,但不能改变晶片的结晶状态,或者是使这些位置达到结晶熔融的临界状态。
具体地,在本实施例中,所述进行有选择的激光退火工艺是指根据关联置信度模型和光刻的曝光分布(shot)的分布位置确定需要激光退火的位置和大小已经激光退火是扫描的方向。所述激光退火工艺所用的能量密度为0.1~1000mj/cm2,X重叠率为0.1%~100%,脉冲延时为0.001~100μs,光斑大小在0.01mm×0.01mm~26mm×33mm之间。
本发明的一个较佳的实施例中,步骤S8中,所述量测晶片和曝光分布(shot)级别的套刻精度是指要避开激光退火的区域进行量测,激光退火后经皮的表面状态如图11和图12所示。
本发明通过添加的特定的辅助设计图形,改变版图布局和图形密度,从而提供反向应力的或者是正向应力在晶片上;继而,在后续的化学机械研磨工艺或者刻蚀过程中通过保留辅助设计图形,以达到改变晶片翘曲度的目的;同时,为保证整体晶片曝光分布(shot)内部应力的释放,我们通过在光刻工艺步骤前引入激光退火工艺,在特定的位置并配合光刻曝光分布(shot)的大小,协同调整激光退火的能量和曝光分布(shot)的大小等手段来达到释放晶片应力从而提高套刻精度的目的。
以上对本发明的具体实施例进行了详细描述,但其只是作为范例,本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言,任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此,在不脱离本发明的精神和范围下所作的均等变换和修改,都应涵盖在本发明的范围内。
Claims (17)
1.一种用于改善硅片翘曲度并提高套刻精度的方法,其特征在于,预先建立用于获取硅片的应力数据的膜质应力模型、用于获取硅片的负载效应和版图图形密度之间的数据的刻蚀效应模型、用于获取化学机械抛光效应与版图图形密度之间的数据的化学机械抛光效应模型以及用于分析版图图形密度与翘曲度之间关系的关联置信度模型,该方法包括步骤:
S1、将需要改善的硅片的膜质和厚度输入至所述膜质应力模型中,以输出所述硅片在不同膜质不同厚度的应力数据;
S2、将需要改善的硅片的负载效应、版图图形密度和图形总周长输入至所述刻蚀效应模型中,以输出所述硅片的刻蚀效应与版图图形密度之间的数据;
S3、将需要改善的硅片的化学机械抛光效应与所述版图图形密度输入至所述化学机械抛光效应模型,以输出所述硅片的化学机械抛光效应与版图图形密度之间的数据;
S4、将需要改善的硅片的步骤S1,S3的数据,以及版图图形密度,图形周长,图形分布,硅片翘曲度输入至所述关联置信度模型,以输出所述硅片的版图图形密度,图形总周长,图形分布与翘曲度的关系从而优化关联置信度模型;
S5、根据步骤S4所述的关联置信度模型计算出硅片的应力,预设一定形状的具有反向应力或者正向应力的dummy图形模板来降低硅片的应力;
S6、在EDA处理***中输入每一层膜质和厚度、刻蚀的气体和刻蚀的工艺参数信息,读入客户GDS,根据版图图形的实际情况和步骤S5的结果自动调整合适的dummy图形的类型和位置。
2.根据权利要求1所述的用于改善硅片翘曲度并提高套刻精度的方法,其特征在于,步骤S1中,所述输出硅片在不同膜质不同厚度的应力数据是指:收集硅片在长膜前后的数据,建立数据模型中心。
3.根据权利要求1所述的用于改善硅片翘曲度并提高套刻精度的方法,其特征在于,步骤S2中,所述输出所述硅片的刻蚀效应与版图图形密度之间的数据是指:设计不同图形尺寸放在不同的图形密度中,基于稳定的工艺平台下,利用不同线宽、不同密度的测试图形,经过刻蚀之后表现不同的关键尺寸的数据库,对内部物理化学模型参数进行计算得到。
4.根据权利要求3所述的用于改善硅片翘曲度并提高套刻精度的方法,其特征在于,步骤S3中,所述硅片的化学机械抛光效应与所述版图图形密度输入至所述化学机械抛光效应模型是指:基于稳定的工艺平台下,利用不同线宽,不同密度的测试图形经过化学机械研磨后表现出不同厚度,表面形貌和凹陷情况的数据库对内部物理模型参数进行计算得到。
5.根据权利要求1所述的用于改善硅片翘曲度并提高套刻精度的方法,其特征在于,步骤S4中,所述输出所述硅片的版图图形密度与翘曲度的关系是指:在所述关联置信度模型中读入翘曲度时硅片的3D整体分布图和曝光分布图,将翘曲度的分布图以曝光分布的形式存在并建立起曝光分布、翘曲度、套刻精度之间的关系。
6.根据权利要求5所述的用于改善硅片翘曲度并提高套刻精度的方法,其特征在于,所述建立用于分析版图图形密度与翘曲度之间关系的关联置信度模型是指:在给定的百分误差a和置信度b的情况下,预先计算出所需的添加的dummy图形个数以达到一定的图形密度;假定在一定图形面积范围内的图形密度分布符合正态分布,运用中心极限定理确定输入dummy图形的个数。
7.根据权利要求1所述的用于改善硅片翘曲度并提高套刻精度的方法,其特征在于,步骤S5中,所述预设一定形状的具有反向应力或者正向应力的dummy图形模板是指:设计固定的dummy图形具有一定的排列形状,具有反向应力或者是正向应力;应力的计算应用模拟退火的基本流程;首先生成一个初始布局,然后通过移动产生器来提出布局微扰,通过将少数dummy图形移动到新的的位置来实现,用一个表征应力的函数来衡量每种移动的影响,应力函数公式(a)为:
K=∑i=1∑j=1Cij[(xi-xj)2+(yi-yj)2]
其中,xi,xj,yi,yj代表在版图中每一个点的具体的应力值,i代表在该点水平方向的周线长度,j代表在该点垂直方向的周线长度,K代表表征应力,Cij代表硅片翘曲度。
8.根据权利要求7所述的用于改善硅片翘曲度并提高套刻精度的方法,其特征在于,所述dummy图形具有一定的排列形状为变化的,随周围环境自动调节,以使其在每个位置的分布都达到最佳状态;所述排列形状呈环状图形,其在硅片上的分布呈对称图形。
9.根据权利要求8所述的用于改善硅片翘曲度并提高套刻精度的方法,其特征在于,所述dummy图形为圆角图形,以避免应力集中,所述圆角图形的大小一致。
10.根据权利要求8所述的用于改善硅片翘曲度并提高套刻精度的方法,其特征在于,所述随周围环境自动调节是指该自动调节的目标就是每一点的K值与周围的K值的差异为0。
11.根据权利要求1所述的用于改善硅片翘曲度并提高套刻精度的方法,其特征在于,步骤S6中,所述EDA***是指一个集成电路设计和制造的软件平台。
12.根据权利要求1所述的用于改善硅片翘曲度并提高套刻精度的方法,其特征在于,步骤S6中,所述自动调整合适的dummy图形的类型和位置的步骤为:
S61、将版图图形按照一定窗口大小进行切割;
S62、计算各窗口内原始版图的图形密度以及步骤S4输出的结果;
S63、以步骤S4的翘曲度分布均衡即为0为目标添加dummy图形;
S64、以dummy图形的分布符合步骤S4的翘曲度分布均衡即为0进行调整。
13.根据权利要求1所述的用于改善硅片翘曲度并提高套刻精度的方法,其特征在于,还包括:
S7、建立光刻曝光shot与激光退火曝光shot能量大小之间的关系,在特定的光刻工艺步骤前加入激光退火工艺来释放硅片的应力;
S8、量测硅片和shot级别的套刻精度;
步骤S7中,所述建立光刻曝光shot与激光退火曝光shot能量大小之间的关系,在特定的光刻工艺步骤前加入激光退火工艺来释放硅片的应力是指在离子注入工艺之后,或者是高温生长膜层的工艺之后,进行激光退火工艺。
14.根据权利要求13所述的用于改善硅片翘曲度并提高套刻精度的方法,其特征在于,所述进行激光退火工艺是指根据关联置信度模型和光刻曝光shot位置确定需要激光退火的位置和大小以及激光退火时扫描的方向。
15.根据权利要求14所述的用于改善硅片翘曲度并提高套刻精度的方法,其特征在于,所述激光退火工艺要使激光退火过的位置达到释放应力的效果,但不能改变硅片的结晶状态,或者是使这些位置达到结晶熔融的临界状态。
16.根据权利要求15所述的用于改善硅片翘曲度并提高套刻精度的方法,其特征在于,所述激光退火工艺所用的能量密度为0.1~1000mj/cm2,X重叠率为0.1%~100%,脉冲延时为0.001~100μs,光斑大小在0.01mm×0.01mm~26mm×33mm之间。
17.根据权利要求13所述的用于改善硅片翘曲度并提高套刻精度的方法,其特征在于,步骤S8中,所述量测硅片和shot级别的套刻精度是指要避开激光退火的区域进行量测。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910177307.1A CN109709774B (zh) | 2019-03-08 | 2019-03-08 | 一种用于改善硅片翘曲度并提高套刻精度的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910177307.1A CN109709774B (zh) | 2019-03-08 | 2019-03-08 | 一种用于改善硅片翘曲度并提高套刻精度的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109709774A CN109709774A (zh) | 2019-05-03 |
CN109709774B true CN109709774B (zh) | 2021-03-12 |
Family
ID=66266515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910177307.1A Active CN109709774B (zh) | 2019-03-08 | 2019-03-08 | 一种用于改善硅片翘曲度并提高套刻精度的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109709774B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110620040B (zh) * | 2019-09-12 | 2022-04-22 | 长江存储科技有限责任公司 | 一种用于提高生产中工艺稳定性的方法 |
CN111240162B (zh) * | 2020-03-10 | 2022-07-15 | 上海华力微电子有限公司 | 改善光刻机对准的方法 |
CN113376971A (zh) * | 2021-06-03 | 2021-09-10 | 南京诚芯集成电路技术研究院有限公司 | 一种应对应力影响套刻误差的方法和*** |
CN114077167B (zh) * | 2021-11-26 | 2024-03-08 | 上海华力集成电路制造有限公司 | 一种改善因晶圆形变引起的套刻精度变差的曝光方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5065082B2 (ja) * | 2008-02-25 | 2012-10-31 | 東京エレクトロン株式会社 | 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム |
KR101043870B1 (ko) * | 2008-12-19 | 2011-06-22 | 주식회사 하이닉스반도체 | Cmp 더미 패턴을 갖는 반도체 소자 및 그 cmp 더미 패턴 형성 방법 |
CN102446845A (zh) * | 2011-11-28 | 2012-05-09 | 上海华力微电子有限公司 | 一种改善超厚顶层金属诱导晶圆翘曲变形的方法 |
CN106024664B (zh) * | 2016-05-25 | 2019-04-12 | 上海华力微电子有限公司 | 一种金属层膜厚堆叠模型校准的方法及*** |
CN106024626A (zh) * | 2016-06-24 | 2016-10-12 | 上海华虹宏力半导体制造有限公司 | 改善igbt背面应力的方法 |
CN109101755A (zh) * | 2018-08-31 | 2018-12-28 | 上海华力微电子有限公司 | 一种冗余图形添加方法 |
-
2019
- 2019-03-08 CN CN201910177307.1A patent/CN109709774B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109709774A (zh) | 2019-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109709774B (zh) | 一种用于改善硅片翘曲度并提高套刻精度的方法 | |
US11513444B2 (en) | Noise reduction for overlay control | |
US6960416B2 (en) | Method and apparatus for controlling etch processes during fabrication of semiconductor devices | |
JP3909654B2 (ja) | ルールベースopcの評価方法およびシミュレーションベースopcモデルの評価方法並びにマスクの製造方法 | |
US20180292761A1 (en) | Lithographic method and lithographic apparatus | |
US7403834B2 (en) | Methods of and apparatuses for controlling process profiles | |
US20150170904A1 (en) | Scanner overlay correction system and method | |
CN108054115B (zh) | 刻蚀腔体的聚合物清洁方法 | |
TWI251865B (en) | Method for improving the critical dimension uniformity of patterned features on wafers | |
JP4786499B2 (ja) | 熱処理板の温度設定方法、プログラム、プログラムを記録したコンピュータ読み取り可能な記録媒体及び熱処理板の温度設定装置 | |
CN101430502B (zh) | 掩膜图案校正方法、半导体装置制造方法和半导体装置 | |
JP4796476B2 (ja) | 熱処理板の温度設定方法、プログラム、プログラムを記録したコンピュータ読み取り可能な記録媒体及び熱処理板の温度設定装置 | |
JP4874149B2 (ja) | マスクパターン補正方法および半導体装置の製造方法 | |
US7470492B2 (en) | Process window-based correction for photolithography masks | |
US6345211B1 (en) | Method of using critical dimension mapping to optimize speed performance of microprocessor produced using an integrated circuit manufacturing process | |
US6238936B1 (en) | Method of using critical dimension mapping to qualify a new integrated circuit fabrication etch process | |
JP4664233B2 (ja) | 熱処理板の温度設定方法,プログラム,プログラムを記録したコンピュータ読み取り可能な記録媒体及び熱処理板の温度設定装置 | |
JP4580529B2 (ja) | 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法 | |
JP2006505130A (ja) | 第1原理フィードフォワードの製造コントロールを提供するための方法及び機器 | |
US6235440B1 (en) | Method to control gate CD | |
KR20070094190A (ko) | 광 근접 효과 보정 방법 | |
US6345209B1 (en) | Method of using critical dimension mapping to qualify a new integrated circuit manufacturing process | |
JPH03228347A (ja) | 半導体素子内部応力制御方式 | |
US20230386857A1 (en) | Method for improved polysilicon etch dimensional control | |
CN115576173A (zh) | 一种提高套刻精度的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |