CN109698241A - 高介电常数栅介质层的柔性薄膜晶体管及其制造方法 - Google Patents

高介电常数栅介质层的柔性薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN109698241A
CN109698241A CN201811621372.0A CN201811621372A CN109698241A CN 109698241 A CN109698241 A CN 109698241A CN 201811621372 A CN201811621372 A CN 201811621372A CN 109698241 A CN109698241 A CN 109698241A
Authority
CN
China
Prior art keywords
layer
soi
film
silicon
photoetching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811621372.0A
Other languages
English (en)
Inventor
秦国轩
裴智慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201811621372.0A priority Critical patent/CN109698241A/zh
Publication of CN109698241A publication Critical patent/CN109698241A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及柔性器件领域,为提出柔性材料晶体管。本发明,高介电常数栅介质层的柔性薄膜晶体管,PET柔性材料衬底上通过磁控溅射的方式形成有氧化铟锡ITO底栅电极以及锆钛酸钡BZT栅介质膜,BZT栅介质层上部是一层单晶硅薄膜,这层单晶硅薄膜的来源是SOI的硅薄膜,通过在SOI的顶层硅上进行光刻工艺形成掺杂区图案,通过离子注入和退火的工艺形成两处掺杂区,再在顶层硅上通过光刻和反应离子刻蚀RIE的方式形成方孔层,在氢氟酸中进行湿法腐蚀,去掉中间的SiO2,最后通过光刻以及真空电子束蒸镀的方式在两处掺杂区分别形成有源漏电极。本发明主要应用于柔性材料晶体管设计制造。

Description

高介电常数栅介质层的柔性薄膜晶体管及其制造方法
技术领域
本发明涉及柔性器件领域,具体涉及到一种基于硅纳米膜的高介电常数栅介质层的底栅薄膜晶体管的结构设计以及制备方法。
背景技术
柔性电子是将有机、无机材料电子器件制作在柔性、可延性塑料或薄金属基板上的新兴电子科技,在信息、能源、医疗、国防等领域都具有广泛应用。如印刷射频识别标签(RFID)、电子用表面粘贴、有机发光二极管OLED、柔性电子显示器等。与传统集成电路(IC)技术一样,柔性电子技术发展的主要驱动力是制造工艺和装备。在更大幅面的基板上以更低的成本制造出特征尺寸更小的柔性电子器件成为了制造的关键。本发明采用一种基于硅纳米膜制备的新型工艺,采用磁控溅射形成底栅电极,光刻后离子刻蚀以及氢氟酸(HF)湿法刻蚀的技术,将绝缘体上硅(SOI)上的硅纳米膜剥离以及转移到柔性可弯曲聚对苯二甲酸乙二醇酯(PET)衬底上,随后通过光刻和真空电子束蒸镀技术形成金属源漏电极,将来有望在可穿戴电子,大规模柔性集成电路等方面取得广泛应用。
发明内容
为克服现有技术的不足,本发明旨在提出柔性材料晶体管。为此,本发明采取的技术方案是,高介电常数栅介质层的柔性薄膜晶体管,PET柔性材料衬底上通过磁控溅射的方式形成有氧化铟锡ITO底栅电极以及锆钛酸钡BZT栅介质膜,BZT栅介质层上部是一层单晶硅薄膜,这层单晶硅薄膜的来源是SOI的硅薄膜,所谓SOI,是中间层为二氧化硅SiO2,上下层为硅的三层结构,通过在SOI的顶层硅上进行光刻工艺形成掺杂区图案,通过离子注入和退火的工艺形成两处掺杂区,再在顶层硅上通过光刻和反应离子刻蚀RIE的方式形成方孔层,在氢氟酸中进行湿法腐蚀,去掉中间的SiO2,最后通过光刻以及真空电子束蒸镀的方式在两处掺杂区分别形成有源漏电极。
高介电常数栅介质层的柔性薄膜晶体管制造方法,步骤如下:
a、选用PET柔性材料作为衬底,首先将PET放进盛有丙酮溶液的烧杯中,然后在超声波清洗器中清洗5分钟,随后使用异丙醇溶液将用丙酮清洗过的PET在超声波清洗器中将丙酮清洗干净,得到较为清洁的衬底。
b、采用磁控溅射在PET衬底上镀200nm厚ITO膜以及100nm厚BZT底部介质栅层膜。
c、选用SOI材料,在超声波清洗器中采用丙酮进行清洗,随后采用异丙醇洗净丙酮残留物,吹干SOI。
d、在SOI表面涂上1813正型光刻胶,并使用匀胶机,设置转速为4000rpm,转动时间为30s,将光刻胶甩均匀,随后使用光刻机以及制作好的掩膜版进行光刻形成特定的掺杂区图案,随后采用离子注入的方式进行N型注入,参数为注入能量为40Kev,剂量为4*1015cm-2,产生源漏掺杂区,在750℃的温度条件下,快速热退火10s之后,在丙酮溶液中除去光刻胶。
e、按照掩膜版上做好的标记,将源漏掺杂区与掩膜板上间距5um排列的正方形孔层进行对准光刻,显影后在SOI上形成间距5um排列的正方形小孔层,随后采用离子刻蚀的方式将正方形小孔上的硅去除。
f、在3:1的氢氟酸(HF)溶液中,放入之前做好的SOI,两小时后SOI上的埋氧层将被腐蚀干净,随后硅纳米膜层将脱落,将硅纳米膜层转移到已经镀好ITO和栅介质层的柔性PET衬底之上,烘干。
g、在转移到PET上的硅纳米膜上涂胶,对准光刻,形成源漏电极的光刻图案,采用真空电子束蒸镀的方式形成100nm的金属源漏电极层,去胶之后,器件的制备完成。
本发明的特点及有益效果是:
本发明中的器件有较高的集成度,有更为广泛的应用。此外,本发明是集成在塑料衬底上的晶体管器件,当塑料衬底弯曲时,依旧可以满足器件的正常工作,可以在智能穿戴,人工皮肤,生物医疗、光电器件等方面取得更为广泛的应用。
附图说明:
附图1为柔性底栅高介电常数薄膜晶体管的剖面图。
附图2为发明的工作原理图,图中各部分区域所代表的含义已经在图中做出了标注。
具体实施方式
本发明的目的在于设计并制备一种基于柔性PET衬底的高介电常数栅介质层的底栅结构晶体管,采用磁控溅射的低温工艺,在较为简便的工艺中设计并制备底部驱动的柔性薄膜晶体管,极大丰富了晶体管作为电路元器件的用处,使得该柔性器件在大规模集成电路和光电器件的应用提供了可能。
本发明的技术方案在于采用磁控溅射工艺在PET衬底上形成ITO底栅电极以及BZT栅介质膜,随后在SOI上采用光刻工艺形成掺杂区图案以及离子注入的方式形成掺杂区,采用光刻以及离子刻蚀的方式形成方孔层,采用湿法HF刻蚀的方式形成硅纳米膜层,通过转移技术将硅纳米薄膜转移到PET衬底上,最后通过光刻以及真空电子束蒸镀的方式形成源漏电极,这样就完成了晶体管的制备。
该柔性底栅高介电常数栅介质层薄膜晶体管的主要工作原理在于通过在底栅电极上施加偏压,在源漏掺杂区靠近栅介质层之处会形成电子反型层,作为器件的导电沟道,器件导通,随后在源漏电极之间加上偏压,器件将会开始工作,通过栅压控制器件是否导通以及器件的源漏之间电流,此外,柔性衬底可以减少传统硅基衬底晶体管的寄生效应,并可以在不同的弯曲程度下工作,为高性能柔性电路的大规模集成以及可穿戴电子设备的广泛应用提供了可能。
在ITO底栅电极中施加一定的偏压,当施加的电压较小或者无偏压时,硅纳米薄膜层由于没有反型层的产生,即使在源漏之间添加电压,源漏之间也不会产生电流,器件关断。当电压足够大时,硅纳米薄膜层将在与栅氧层接触的表面处产生电子反型层,原本晶体管中空穴居多的硅纳米薄膜在靠近栅介质层表面处将产生电子数大于空穴数的表面反型区,此区域称之为器件的沟道区,随后,在N型掺杂的源漏极施加偏压,会产生源漏之间的电流,器件导通。本发明中的器件有较高的集成度,有更为广泛的应用。此外,本发明是集成在塑料衬底上的晶体管器件,当塑料衬底弯曲时,依旧可以满足器件的正常工作,可以在智能穿戴,人工皮肤,生物医疗、光电器件等方面取得更为广泛的应用。
具体的制作工艺如下:
a、选用PET柔性材料作为衬底,首先将PET放进盛有丙酮溶液的烧杯中,然后在超声波清洗器中清洗5分钟,随后使用异丙醇溶液将用丙酮清洗过的PET在超声波清洗器中将丙酮清洗干净,得到较为清洁的衬底。
b、采用磁控溅射在PET衬底上镀200nm厚ITO膜以及100nm厚BZT底部介质栅层膜。
c、选用SOI材料,在超声波清洗器中采用丙酮进行清洗,随后采用异丙醇洗净丙酮残留物,吹干SOI。
d、在SOI表面涂上1813正型光刻胶,并使用匀胶机,设置转速为4000rpm,转动时间为30s,将光刻胶甩均匀,随后使用光刻机以及制作好的掩膜版进行光刻形成特定的掺杂区图案,随后采用离子注入的方式进行N型注入,参数为注入能量为40Kev,剂量为4*1015cm-2,产生源漏掺杂区,在750℃的温度条件下,快速热退火10s之后,在丙酮溶液中除去光刻胶。
e、按照掩膜版上做好的标记,将源漏掺杂区与掩膜板上间距5um排列的正方形孔层进行对准光刻,显影后在SOI上形成间距5um排列的正方形小孔层,随后采用离子刻蚀的方式将正方形小孔上的硅去除。
f、在3:1的氢氟酸(HF)溶液中,经方孔层放入之前做好的SOI,两小时后SOI上的埋氧层将被腐蚀干净,随后硅纳米膜层将脱落,将硅纳米膜层转移到已经镀好ITO和栅介质层的柔性PET衬底之上,烘干。
g、在转移到PET上的硅纳米膜上涂胶,对准光刻,形成源漏电极的光刻图案,采用真空电子束蒸镀的方式形成100nm的金属源漏电极层,去胶之后,器件的制备完成。

Claims (2)

1.一种高介电常数栅介质层的柔性薄膜晶体管,其特征是,PET柔性材料衬底上通过磁控溅射的方式形成有氧化铟锡ITO底栅电极以及锆钛酸钡BZT栅介质膜,BZT栅介质层上部是一层单晶硅薄膜,这层单晶硅薄膜的来源是SOI的硅薄膜,所谓SOI,是中间层为二氧化硅SiO2,上下层为硅的三层结构,通过在SOI的顶层硅上进行光刻工艺形成掺杂区图案,通过离子注入和退火的工艺形成两处掺杂区,再在顶层硅上通过光刻和反应离子刻蚀RIE的方式形成方孔层,在氢氟酸中进行湿法腐蚀,去掉中间的SiO2,最后通过光刻以及真空电子束蒸镀的方式在两处掺杂区分别形成有源漏电极。
2.一种高介电常数栅介质层的柔性薄膜晶体管制造方法,其特征是,步骤如下:
a、选用PET柔性材料作为衬底,首先将PET放进盛有丙酮溶液的烧杯中,然后在超声波清洗器中清洗5分钟,随后使用异丙醇溶液将用丙酮清洗过的PET在超声波清洗器中将丙酮清洗干净,得到较为清洁的衬底。
b、采用磁控溅射在PET衬底上镀200nm厚ITO膜以及100nm厚BZT底部介质栅层膜。
c、选用SOI材料,在超声波清洗器中采用丙酮进行清洗,随后采用异丙醇洗净丙酮残留物,吹干SOI。
d、在SOI表面涂上1813正型光刻胶,并使用匀胶机,设置转速为4000rpm,转动时间为30s,将光刻胶甩均匀,随后使用光刻机以及制作好的掩膜版进行光刻形成特定的掺杂区图案,随后采用离子注入的方式进行N型注入,参数为注入能量为40Kev,剂量为4*1015cm-2,产生源漏掺杂区,在750℃的温度条件下,快速热退火10s之后,在丙酮溶液中除去光刻胶。
e、按照掩膜版上做好的标记,将源漏掺杂区与掩膜板上间距5um排列的正方形孔层进行对准光刻,显影后在SOI上形成间距5um排列的正方形小孔层,随后采用离子刻蚀的方式将正方形小孔上的硅去除。
f、在3:1的氢氟酸HF溶液中,放入之前做好的SOI,两小时后SOI上的埋氧层将被腐蚀干净,随后硅纳米膜层将脱落,将硅纳米膜层转移到已经镀好ITO和栅介质层的柔性PET衬底之上,烘干。
g、在转移到PET上的硅纳米膜上涂胶,对准光刻,形成源漏电极的光刻图案,采用真空电子束蒸镀的方式形成100nm的金属源漏电极层,去胶之后,器件的制备完成。
CN201811621372.0A 2018-12-28 2018-12-28 高介电常数栅介质层的柔性薄膜晶体管及其制造方法 Pending CN109698241A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811621372.0A CN109698241A (zh) 2018-12-28 2018-12-28 高介电常数栅介质层的柔性薄膜晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811621372.0A CN109698241A (zh) 2018-12-28 2018-12-28 高介电常数栅介质层的柔性薄膜晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN109698241A true CN109698241A (zh) 2019-04-30

Family

ID=66232272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811621372.0A Pending CN109698241A (zh) 2018-12-28 2018-12-28 高介电常数栅介质层的柔性薄膜晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN109698241A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459605A (zh) * 2019-07-29 2019-11-15 天津大学 多层材料异质栅介质层柔性硅薄膜晶体管及其制造方法
CN110620155A (zh) * 2019-09-24 2019-12-27 天津大学 异质栅介质层柔性硅薄膜晶体管及其制造方法
CN111029341A (zh) * 2019-11-14 2020-04-17 天津大学 钛酸铜钙栅介质层柔性底栅闪存存储器件及其制作方法
CN111029402A (zh) * 2019-11-14 2020-04-17 天津大学 锆钛氧化物栅介质层柔性底栅薄膜晶体管及其制作方法
CN111081536A (zh) * 2019-11-05 2020-04-28 天津大学 无源射频器件机器制作方法
GB2589415A (en) * 2019-07-31 2021-06-02 Univ Northwestern Polytechnical An in-plane displacement sensing unit based on a simplified optical nanometer scale resonant cavity
CN114078974A (zh) * 2020-08-21 2022-02-22 天津大学 一种利用高温生长SiO2栅介质层的硅纳米柔性薄膜晶体管制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1694278A (zh) * 2004-04-29 2005-11-09 三星Sdi株式会社 包含有机受体膜的有机薄膜晶体管
US20100283054A1 (en) * 2008-08-04 2010-11-11 Koichi Hirano Flexible semiconductor device and method for manufacturing same
CN108689702A (zh) * 2018-05-08 2018-10-23 天津大学 一种高介电常数低损耗锆钛酸钡介质材料及其制备方法
CN108831929A (zh) * 2018-05-04 2018-11-16 天津大学 硅纳米膜柔性平面栅单沟道薄膜晶体管及制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1694278A (zh) * 2004-04-29 2005-11-09 三星Sdi株式会社 包含有机受体膜的有机薄膜晶体管
US20100283054A1 (en) * 2008-08-04 2010-11-11 Koichi Hirano Flexible semiconductor device and method for manufacturing same
CN108831929A (zh) * 2018-05-04 2018-11-16 天津大学 硅纳米膜柔性平面栅单沟道薄膜晶体管及制造方法
CN108689702A (zh) * 2018-05-08 2018-10-23 天津大学 一种高介电常数低损耗锆钛酸钡介质材料及其制备方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459605A (zh) * 2019-07-29 2019-11-15 天津大学 多层材料异质栅介质层柔性硅薄膜晶体管及其制造方法
GB2589415A (en) * 2019-07-31 2021-06-02 Univ Northwestern Polytechnical An in-plane displacement sensing unit based on a simplified optical nanometer scale resonant cavity
GB2589415B (en) * 2019-07-31 2022-05-04 Univ Northwestern Polytechnical An in-plane displacement sensing unit based on a simplified optical nanometer scale resonant cavity
CN110620155A (zh) * 2019-09-24 2019-12-27 天津大学 异质栅介质层柔性硅薄膜晶体管及其制造方法
CN111081536A (zh) * 2019-11-05 2020-04-28 天津大学 无源射频器件机器制作方法
CN111029341A (zh) * 2019-11-14 2020-04-17 天津大学 钛酸铜钙栅介质层柔性底栅闪存存储器件及其制作方法
CN111029402A (zh) * 2019-11-14 2020-04-17 天津大学 锆钛氧化物栅介质层柔性底栅薄膜晶体管及其制作方法
CN111029341B (zh) * 2019-11-14 2023-12-12 天津大学 钛酸铜钙栅介质层柔性底栅闪存存储器件及其制作方法
CN114078974A (zh) * 2020-08-21 2022-02-22 天津大学 一种利用高温生长SiO2栅介质层的硅纳米柔性薄膜晶体管制备方法
CN114078974B (zh) * 2020-08-21 2023-09-26 天津大学 一种利用高温生长SiO2栅介质层的硅纳米柔性薄膜晶体管制备方法

Similar Documents

Publication Publication Date Title
CN109698241A (zh) 高介电常数栅介质层的柔性薄膜晶体管及其制造方法
CN107611172A (zh) 一种异质介质层柔性底栅晶体管及制备方法
CN107611173A (zh) 氧化铝/二氧化硅双层栅极柔性薄膜晶体管及制备方法
CN107611171A (zh) 一种基于硅纳米膜的柔性底栅多沟道晶体管及其制备方法
CN103342356B (zh) 一种金属箔基底石墨烯的转移方法
CN109801975A (zh) 基于非晶铟镓锌薄膜的柔性薄膜晶体管及其制造方法
CN106784402A (zh) 一种非光刻像素bank的制备及其印刷显示应用方法
CN109166913A (zh) 锗纳米膜柔性金属型顶底双栅薄膜晶体管及其制作方法
CN108346691A (zh) 锗纳米膜柔性透明型顶底双栅薄膜晶体管及其制备方法
CN105702700B (zh) 一种基于激光刻蚀技术的薄膜晶体管阵列及其制作方法
CN208368516U (zh) 硅纳米膜柔性平面栅单沟道薄膜晶体管
CN111029402A (zh) 锆钛氧化物栅介质层柔性底栅薄膜晶体管及其制作方法
CN111029341B (zh) 钛酸铜钙栅介质层柔性底栅闪存存储器件及其制作方法
CN208570615U (zh) 锗纳米膜柔性金属型多沟道薄膜晶体管
CN208111448U (zh) 锗纳米膜柔性透明型顶底双栅薄膜晶体管
CN101814581B (zh) 顶栅顶接触自对准有机薄膜晶体管的制备方法
CN110459605A (zh) 多层材料异质栅介质层柔性硅薄膜晶体管及其制造方法
CN108011041A (zh) 半导体薄膜和薄膜晶体管、其制作方法、相关装置
CN107118110B (zh) 一种用横向电流制备钙钛矿CH3NH3PbI3薄膜的方法
CN110444601A (zh) 非晶铟镓氧化锌薄膜晶体管及其制造方法
CN208368517U (zh) 硅纳米膜柔性平面栅双沟道薄膜晶体管
CN108831929A (zh) 硅纳米膜柔性平面栅单沟道薄膜晶体管及制造方法
CN110676161A (zh) 双层材料异质栅介质层柔性硅薄膜晶体管及其制造方法
CN106960797A (zh) 一种薄膜晶体管及其制备方法和阵列基板的制备方法
CN208368510U (zh) 锗纳米膜柔性透明多沟道薄膜晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190430

WD01 Invention patent application deemed withdrawn after publication