CN109697137A - 数据存储装置及其操作方法 - Google Patents

数据存储装置及其操作方法 Download PDF

Info

Publication number
CN109697137A
CN109697137A CN201810919857.1A CN201810919857A CN109697137A CN 109697137 A CN109697137 A CN 109697137A CN 201810919857 A CN201810919857 A CN 201810919857A CN 109697137 A CN109697137 A CN 109697137A
Authority
CN
China
Prior art keywords
data
stored
page
msb
lsb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810919857.1A
Other languages
English (en)
Other versions
CN109697137B (zh
Inventor
洪志满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109697137A publication Critical patent/CN109697137A/zh
Application granted granted Critical
Publication of CN109697137B publication Critical patent/CN109697137B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种数据存储装置，其包括：非易失性存储器装置，包括多个页面；以及控制器，控制非易失性存储器装置的操作，其中控制器将第一数据存储在第一最低有效位(LSB)页面中，当满足第一个条件时，将第一数据存储在与第一LSB页面联接到相同的第一字线的第一最高有效位(MSB)页面中，以及在第一数据被存储在第一MSB页面中之后，将第二数据存储在第一MSB页面中。

Description

数据存储装置及其操作方法
相关申请的交叉引用
本申请要求于2017年10月20日向韩国知识产权局提交的申请号为10-2017-0136234的韩国申请的优先权，其全部内容通过引用并入本文。
技术领域
各个实施例总体涉及一种数据存储装置。特别地，实施例涉及一种包括非易失性存储器装置的数据存储装置。
背景技术
数据存储装置可响应于来自外部装置的写入请求，存储从外部装置提供的数据。而且，数据存储装置可响应于来自外部装置的读取请求，将存储的数据提供给外部装置。外部装置可以是能够处理数据的电子装置，诸如计算机、数码相机或移动电话。数据存储装置可被内置在外部装置中，或者可以可拆开的形式进行制造并联接到外部装置。
使用存储器装置的数据存储装置因为不具有机械驱动部件，所以具有稳定性和耐久性的优点，并且其信息访问速度快且功耗低。具有这种优点的数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪速存储(UFS)装置和固态硬盘(SSD)。
发明内容
各个实施例涉及一种多层单元(MLC)数据存储装置，其能够在发生诸如突然断电(SPO)的意外情况下，防止数据丢失。
在实施例中，数据存储装置可包括：非易失性存储器装置，包括多个页面；以及控制器，控制非易失性存储器装置的操作，其中控制器将第一数据存储在第一最低有效位(LSB)页面中，当满足第一条件时，将第一数据存储在与第一LSB页面联接到相同的第一字线的第一最高有效位(MSB)页面中，以及在第一数据被存储在第一MSB页面中之后，将第二数据存储在第一MSB页面中。
在实施例中，数据存储装置的操作方法可包括：将第一数据存储在第一最低有效位(LSB)页面中；以及当第一数据被存储在第一LSB页面中而不存在第二数据时，将第一数据存储在与第一LSB页面联接到相同的第一字线的第一最高有效位(MSB)页面中。
在实施例中，数据存储装置的操作方法可包括：控制器将第一存储命令传输到非易失性存储器装置，其中第一存储命令用于将第一数据存储到第一最低有效位(LSB)页面；非易失性存储器装置基于第一存储命令，将第一数据存储在第一LSB页面中；当满足第一条件时，控制器将第二存储命令传输到非易失性存储器装置，其中第二存储命令用于将第一数据存储到与第一LSB页面联接到相同的第一字线的第一最高有效位(MSB)页面；非易失性存储器装置基于第二存储命令，将第一数据存储在第一MSB页面中；控制器将第三存储命令传输到非易失性存储器装置，其中第三存储命令用于将第二数据存储到第一MSB页面；以及非易失性存储器装置基于第三存储命令，将第二数据存储在第一MSB页面中。
在实施例中，存储器***可包括：存储器装置，其包括多层单元页面；以及控制器，控制存储器装置：将第一数据编程到所选择字线的LSB页面中；当MSB页面为空时，将第一数据编程到所选择字线的MSB页面中；以及将第二数据编程到该MSB页面中。
在根据实施例的数据存储装置及其操作方法中，通过将存储在LSB页面中的数据存储在MSB页面中，可移动单元的阈值电压分布，因此可以防止数据丢失。
附图说明
图1是示意性示出根据本公开的实施例的数据存储装置的示例的框图。
图2和图3是解释根据本公开的实施例的将数据存储在LSB页面和MSB页面中的数据存储装置的示图。
图4是解释在将数据存储在LSB页面中之后，将数据存储在MSB页面中时，单元的阈值电压分布的变化的示图。
图5是解释当存储在LSB页面中的数据被存储在MSB页面中时，单元的阈值电压分布的变化的示图。
图6是解释根据实施例的数据存储装置的操作方法的流程图。
图7是解释根据实施例的数据存储装置的操作方法的流程图。
图8是解释根据实施例的数据存储装置的操作方法的流程图。
图9是示出根据本公开的实施例的包括固态硬盘(SSD)的数据处理***的示例的示图。
图10是示出根据本公开的实施例的包括数据存储装置的数据处理***的示例的示图。
图11是示出根据本公开的实施例的包括数据存储装置的数据处理***的示例的示图。
图12是示出根据本公开的实施例的包括数据存储装置的网络***的示例的示图。
图13是示出根据本公开的实施例的包括非易失性存储器装置的数据存储装置的示例的框图。
具体实施方式
在本发明中，在结合附图阅读以下示例性实施例之后，优点、特征及实现其的方法将变得显而易见。然而，本发明可以不同的形式体现，并不应被解释为限制于本文所阐述的实施例。相反，提供这些实施例以详细地描述本发明至本发明所属领域的技术人员能够容易地实施本发明的技术构思的程度。
将理解的是，本发明的实施例不限于附图所示的具体实施例，附图不一定按比例绘制，在一些情况下，可能夸大了比例以更清楚地描绘本发明的某些特征。虽然本文中使用了特定术语，但是应当理解，所使用的术语仅用于描述特定实施例，而不旨在限制本发明的范围。
如本文使用的，术语“和/或”包括一个或多个相关的所列项目的任何一个和所有组合。将理解的是，当一个元件被称为“在……上”、“连接至”或“联接至”另一元件时，它可直接在其它元件上、连接至或联接至其它元件，或可存在中间元件。如本文使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。将进一步理解的是，当在本说明书中使用术语“包括”和/或“包含”时，表示存在至少一个陈述的特征、步骤、操作和/或元件，但不排除存在或添加一个或多个其它特征、步骤、操作和/或其元件。
在下文中，将参照附图通过各个实施例的示例来描述数据存储装置及其操作方法。
图1是示意性示出根据本公开的实施例的数据存储装置100的示例的框图。
数据存储装置100可存储待由诸如以下的主机装置(未示出)访问的数据：手机、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、车载信息娱乐***等。数据存储装置100可被称为存储器***。
根据主机接口，数据存储装置100可被制造成各种类型的存储装置中的任何一种，其中主机接口表示关于主机装置的传输协议。例如，数据存储装置100可被配置成诸如以下的各种存储装置中的任何一种：固态硬盘(SSD)，MMC、eMMC、RS-MMC和微型-MMC形式的多媒体卡，SD、迷你-SD和微型-SD形式的安全数字卡，通用串行总线(USB)存储装置，通用闪速存储(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡型存储装置，***组件互连(PCI)卡型存储装置，高速PCI(PCI-E)卡型存储装置，标准闪存(CF)卡，智能媒体卡，记忆棒等。
数据存储装置100可被制造成各种封装类型中的任何一种。例如，数据存储装置100可被制造成诸如以下的各种封装类型中的任何一种：堆叠封装(POP)、***级封装(SIP)、片上***(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)以及晶圆级堆叠封装(WSP)。
参照图1，数据存储装置100可包括控制器200。控制器200可包括控制单元210和随机存取存储器220。
控制单元210可由微控制单元(MCU)或中央处理单元(CPU)来配置。控制单元210可处理从主机装置传输的请求。为了处理该请求，控制单元210可驱动加载在随机存取存储器220中的代码类型的指令或算法，即固件FW，并且可控制内部功能块和非易失性存储器装置300。
随机存取存储器220可由诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)的随机存取存储器来配置。随机存取存储器220可存储待由控制单元210驱动的固件FW。此外，随机存取存储器220可存储驱动固件FW所需的数据，例如元数据。也就是说，随机存取存储器220可操作为控制单元210的工作存储器。
根据实施例的数据存储装置100还可包括非易失性存储器装置300，其包括多个页面P1至Pn。控制器200可控制非易失性存储器装置300的操作。
图2和图3是解释根据本公开的实施例的将数据存储在最低有效位(LSB)页面和最高有效位(MSB)页面中的数据存储装置的示图。
参照图2，根据实施例的控制器100可将第一数据DT1存储在第一LSB页面370中，并且当满足第一条件时，第一数据DT1可被存储在与第一LSB页面370联接到相同的第一字线的第一MSB页面380中。在第一数据DT1被存储在第一MSB页面380中之后，控制器100可将第二数据DT2存储在第一MSB页面380中。
具体地，第一数据DT1可被存储在联接到第n字线WL(n)的第一LSB页面370中，并且第一数据DT1和第二数据DT2可被存储在与第一LSB页面370联接到相同的第n字线WL(n)的第一MSB页面380中。具体地，第一数据DT1可被存储在第一LSB页面370中(如图2的(a)所示)，并且当满足第一条件时，第一数据DT1可被存储在第一MSB页面380中(如图2的(b)所示)。此后，基于对第二数据DT2的写入命令，第二数据DT2可被存储在第一MSB页面380中(如图2的(c)所示)。
第一条件可以是以下条件：当第一数据DT1被存储在第一LSB页面370中时，随机存取存储器220中不存在第二数据DT2，其中随机存取存储器220用于临时存储待被存储在第一MSB页面380中的第二数据DT2。而且，第一条件可以是以下条件：在第一数据DT1被存储在第一LSB页面370中之后，直到经过参考时间之前，随机存取存储器220中不存在第二数据DT2。然而，应当注意的是，实施例不限于此，并且可在任何时间点设置或改变第一条件。
虽然作为示例示出了在联接到第零字线WL0至第(n-1)字线WL(n-1)的LSB页面和MSB页面中写入了数据，但是应当注意的是，可以存在其中没有写入数据的页面。
参照图3，在根据实施例的数据存储装置中，第一数据DT1可被存储在联接到第n字线WL(n)的第一LSB页面370中，第三数据DT3可被存储在联接到第(n+1)字线WL(n+1)的第二LSB页面371中，并且第三数据DT3和第四数据DT4可被存储在与第二LSB页面371联接到相同的第(n+1)字线WL(n+1)的第二MSB页面381中。
具体地，第三数据DT3可被存储在第二LSB页面371中(如图3的(a)所示)，并且当满足第二条件时，第三数据DT3可被存储在第二MSB页面381中(如图3的(b)所示)。此后，基于对第四数据DT4的写入命令，第四数据DT4可被存储在第二MSB页面381中(如图3的(c)所示)。
虽然在图3的(b)和(c)中示出了第二数据DT2被存储在第一MSB页面380中，但这仅用于说明目的。也就是说，当第三数据DT3或第四数据DT4被存储在第二MSB页面381中时，第一MSB页面380可处于其中未存储数据的状态。
第二条件可以是以下条件：当第三数据DT3被存储在第二LSB页面371中时，随机存取存储器220中不存在第四数据DT4，其中随机存取存储器220用于临时存储待被存储在第二MSB页面381中的第四数据DT4。此外，第二条件可以是以下条件：在第三数据DT3被存储在第二LSB页面371中之后，直到经过参考时间之前，随机存取存储器220中不存在第四数据DT4。然而，应当注意的是，实施例不限于此，并且可在任何时间点设置或改变第二条件。
虽然作为示例示出了在联接到第零字线WL0至第(n-1)字线WL(n-1)的LSB页面和MSB页面中写入了数据，但是应当注意的是，可能存在其中没有写入数据的页面。此外，虽然在图3的(a)中示出了数据未被写入到第一MSB页面380中，但这仅用于说明的目的，并且即使在第一数据DT1或第二数据DT2被存储在第一MSB页面380中的状态下，也可以相同的方式应用图3的(a)至(c)。
在根据实施例的数据存储装置中，第(n+1)字线WL(n+1)可以是与第n字线WL(n)相邻的字线。也就是说，在数据被存储在第一LSB页面370中之后，接下来待被存储数据的LSB页面可以是第二LSB页面371。类似地，在数据被存储在第一MSB页面380中之后，接下来待被存储数据的MSB页面可以是第二MSB页面381。
而且，根据实施例的控制器100可在将第二数据DT2存储在第一MSB页面380中之前，将第三数据DT3存储在第二LSB页面371中。
图4是解释在将数据存储在LSB页面中之后，将数据存储在MSB页面中时，单元的阈值电压分布的变化的示图。
当存储器单元存储有数据时，存储器单元可形成特定的阈值电压并且可对相邻存储器单元造成干扰效应。受干扰存储器单元的阈值电压可不同于当数据被存储在存储器单元中时最初形成的阈值电压。也就是说，受干扰存储器单元的阈值电压可如图4所示发生偏移。当干扰效应较大时，阈值电压的偏移可能较大，因此，存储在存储器单元中的数据可能发生改变或丢失。
参照图4，在存储器单元中，可首先将数据存储在LSB页面中。然后，在存储有LSB数据的情况下，可另外地将数据存储在联接到相同字线的MSB页面中。
如图4的(a)所示，根据存储在存储器单元中的LSB数据，处于原始擦除状态的存储器单元可形成阈值电压分布VD1或阈值电压分布VD2。在存储LSB数据“1”的情况下，存储器单元的阈值电压可形成阈值电压分布VD1，并且在存储LSB数据“0”的情况下，存储器单元的阈值电压可形成阈值电压分布VD2。存储在存储器单元中的LSB数据可配置LSB页面。
如图4的(b)所示，当MSB数据“0”被存储在存储器单元中时，存储LSB数据“1”的存储器单元的阈值电压分布VD1可能升高。在这方面，随着阈值电压分布VD1升高，可能出现与阈值电压分布VD2的重叠部分400。换言之，如图所示，可能在阈值电压分布VD12'和阈值电压分布VD2之间出现重叠部分400。
如图4的(c)所示，根据存储在存储器单元中的MSB数据，存储LSB数据的存储器单元可形成阈值电压分布VD11、VD12、VD21和VD22。例如，存储LSB数据“1”的存储器单元的阈值电压可在另外存储MSB数据“1”的情况下形成阈值电压分布VD11，并且可在另外存储MSB数据“0”的情况下形成阈值电压分布VD12。此外，存储LSB数据“0”的存储器单元的阈值电压可在另外存储MSB数据“0”的情况下形成阈值电压分布VD21，并且可在另外存储MSB数据“1”的情况下形成阈值电压分布VD22。存储在存储器单元中的MSB数据可配置MSB页面。
如果在图4的过程(b)中发生突然断电(SPO)，即在出现重叠部分400时发生突然断电(SPO)，则存储在LSB页面中的数据可能丢失，并且可能难以恢复所丢失的数据。根据现有技术，为了解决这个问题，存储在LSB页面中的数据被备份到另一个块中。根据另一现有技术，将与LSB页面联接到的共同字线的MSB页面留空，并且下一数据存储在联接到下一字线的另一LSB页面中。然而，根据现有技术，可能消耗另外的块或者可能浪费MSB页面，从而可能使整体效率降低。
图5是解释根据本公开的实施例的当存储在LSB页面中的数据被存储在MSB页面中时，单元的阈值电压分布的变化的示图。在下文中，将参照图5描述根据实施例的数据存储装置存储数据的过程。
如图5的(a)所示，根据存储在存储器单元中的LSB数据，原始擦除状态的存储器单元可形成阈值电压分布VD1或阈值电压分布VD2。在存储LSB数据“1”的情况下，存储器单元的阈值电压可形成阈值电压分布VD1，并且在存储LSB数据“0”的情况下，存储器单元的阈值电压可形成阈值电压分布VD2。存储在存储器单元中的LSB数据可配置LSB页面。
如图5的(b)所示，在本实施例中，在数据被存储在LSB页面中之后，为了防止在将数据存储在联接到相同字线的MSB页面中的过程中出现图4的(b)所示的重叠部分400，可将与存储在LSB页面中的数据相同的数据也存储在该MSB页面中。例如，在LSB数据“1”被存储在LSB页面的情况下，MSB数据“1”也可被存储在MSB页面中，并且在LSB数据“0”被存储在LSB页面中的情况下，MSB数据“0”也可被存储在MSB页面中。
在该过程中，与LSB页面中仅存储有LSB数据的情况相比，阈值电压分布可能升高。详细地，仅存储LSB数据“1”时的阈值电压分布VD1可升高到MSB数据“1”也被存储在MSB页面中的情况下的阈值电压分布VD11，并且仅存储LSB数据“0”时的阈值电压分布VD2可升高到MSB数据“0”也被存储在MSB页面中的情况下的阈值电压分布VD21。
根据现有技术，因为在阈值电压VD2固定的情况下，由于阈值电压VD1的偏移(至阈值电压VD12')而导致的阈值电压分布VD2中的最低电平的电压501变为被包括在阈值电压分布VD12'中，所以出现图4的(b)所示的重叠部分400。
如图5的(c)所示，根据本实施例，可消除在阈值电压VD2固定的情况下，阈值电压VD1的偏移(至阈值电压VD12')。即，阈值电压分布中的最低电平可预先从电压501升高到电压502，从而预先使阈值电压分布VD2偏移到阈值电压分布VD21。因此，可以消除出现重叠部分400的可能性，并且因此，可以降低当发生SPO时丢失存储在LSB页面中的数据的可能性。
图6是解释根据本公开的实施例的数据存储装置的操作方法的流程图。
参照图6，根据实施例的数据存储装置的操作方法可包括以下步骤：在步骤S100中，将第一数据存储在第一LSB页面中；在步骤S200中，当第一数据被存储在第一LSB页面中时，确定用于临时存储待被存储在第一MSB页面中的第二数据的随机存取存储器中是否存在第二数据，其中第一MSB页面与第一LSB页面联接到相同的第一字线；以及在步骤S300中，当第一数据被存储在第一LSB页面中时，在随机存取存储器220中不存在第二数据时，将第一数据存储在第一MSB页面中。
图7是解释根据本公开的实施例的数据存储装置的操作方法的流程图。
参照图7，根据实施例的数据存储装置的操作方法可进一步包括以下步骤：在步骤S400中，将第三数据存储在第二LSB页面中；在步骤S500中，当第三数据被存储在第二LSB页面中时，确定用于临时存储待被存储在第二MSB页面中的第四数据的随机存取存储器中是否存在第四数据，其中第二MSB页面与第二LSB页面联接到相同的第二字线；以及在步骤S600中，当第三数据被存储在第二LSB页面中时，在随机存取存储器中不存在第四数据时，将第三数据存储在第二MSB页面中。
在实施例中，第二字线可以是与第一字线相邻的字线。也就是说，在数据被存储在第一LSB页面中之后，接下来待被存储数据的LSB页面可以是第二LSB页面。类似地，在数据被存储在第一MSB页面中之后，接下来待被存储数据的MSB页面可以是第二MSB页面。
图8是解释根据本公开的实施例的数据存储装置的操作方法的流程图。
参照图8，根据实施例的数据存储装置的操作方法可包括以下步骤：在步骤S1000中，控制器将第一存储命令传输到非易失性存储器装置，其中第一存储命令用于将第一数据存储到第一LSB页面；在步骤S2000中，非易失性存储器装置基于第一存储命令将第一数据存储在第一LSB页面中；在步骤S3000中，当满足第一条件时，在步骤S4000中，控制器将第二存储命令传输到非易失性存储器装置，其中第二存储命令用于将第一数据存储到与第一LSB页面联接到相同的第一字线的第一MSB页面；在步骤S5000中，非易失性存储器装置基于第二存储命令将第一数据存储在第一MSB页面中；在步骤S6000中，控制器将第三存储命令传输到非易失性存储器装置，其中第三存储命令用于将第二数据存储到第一MSB页面；以及在步骤S7000中，非易失性存储器装置基于第三存储命令将第二数据存储在第一MSB页面中。
根据实施例的数据存储装置的操作方法可进一步包括以下步骤：控制器将第四存储命令传输到非易失性存储器装置，其中第四存储命令用于将第三数据存储到第二LSB页面(未示出)；非易失性存储器装置基于第四存储命令将第三数据存储在第二LSB页面中(未示出)；当满足第二条件时，控制器将第五存储命令传输到非易失性存储器装置，其中第五存储命令用于第三数据存储到与第二LSB页面联接到相同的第二字线的第二MSB页面(未示出)；非易失性存储器装置基于第五存储命令将第三数据存储在第二MSB页面中(未示出)；控制器将第六存储命令传输到非易失性存储器装置，其中第六存储命令用于将第四数据存储到第二MSB页面(未示出)；以及非易失性存储器装置基于第六存储命令将第四数据存储在第二MSB页面中(未示出)。
第一条件和第二条件中的每一个可以是以下条件：当数据被存储在LSB页面中时，不存在待被存储在与LSB页面联接到共同字线的MSB页面中的数据。也就是说，第一条件和第二条件中的每一个可以是以下条件：数据没有被连续地存储在LSB页面和MSB页面中，其中MSB页面与LSB页面联接到共同字线。
此外，第一条件和第二条件中的每一个可以是以下条件：在数据被存储在LSB页面中之后，直到经过参考时间以前，不存在待被存储在与LSB页面联接到共同字线的MSB页面中的数据。可在启动控制器时设置参考时间，并且可在任何时间点通过主机装置来改变参考时间。
在实施例中，第二字线可以是与第一字线相邻的字线。也就是说，在数据被存储在第一LSB页面中之后，接下来待被存储数据的LSB页面可以是第二LSB页面。类似地，在数据被存储在第一MSB页面中之后，接下来待被存储数据的MSB页面可以是第二MSB页面。
图9是示出根据本公开的实施例的包括固态硬盘(SSD)的数据处理***的示例的示图。参照图9，数据处理***1000可包括主机装置1100和固态硬盘(SSD)1200。
SSD 1200可包括控制器1210、缓冲存储器装置1220、非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可控制SSD 1200的一般操作。控制器1210可包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ECC)单元1214和存储器接口单元1215。
主机接口单元1211可通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可包括命令、地址、数据等。主机接口单元1211可根据主机装置1100的协议将主机装置1100和SSD 1200进行接口连接。例如，主机接口单元1211可通过诸如以下的标准接口协议中的任何一种与主机装置1100通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机***接口(SCSI)、串列SCSI(SAS)、***组件互连(PCI)、高速PCI(PCI-E)和通用闪存(UFS)。
控制单元1212可分析和处理从主机装置1100输入的信号SGL。控制单元1212可根据用于驱动SSD 1200的固件或软件来控制内部功能块的操作。随机存取存储器1213可用作用于驱动这种固件或软件的工作存储器。
错误校正码(ECC)单元1214可生成待传输到非易失性存储器装置1231至123n的数据的奇偶校验数据。生成的奇偶校验数据可与数据一起存储在非易失性存储器装置1231至123n中。错误校正码(ECC)单元1214可基于奇偶校验数据，检测从非易失性存储器装置1231至123n读出的数据的错误。如果检测到的错误在可校正范围内，则错误校正码(ECC)单元1214可校正检测到的错误。
根据控制单元1212的控制，存储器接口单元1215可将诸如命令和地址的控制信号提供给非易失性存储器装置1231至123n。此外，存储器接口单元1215可根据控制单元1212的控制与非易失性存储器装置1231至123n交换数据。例如，存储器接口单元1215可将存储在缓冲存储器装置1220中的数据提供给非易失性存储器装置1231至123n，或者将从非易失性存储器装置1231至123n读出的数据提供给缓冲存储器装置1220。
缓冲存储器装置1220可临时存储待被存储在非易失性存储器装置1231至123n中的数据。进一步地，缓冲存储器装置1220可临时存储从非易失性存储器装置1231至123n读出的数据。根据控制器1210的控制，被临时存储在缓冲存储器装置1220中的数据可被传输到主机装置1100或非易失性存储器装置1231至123n。
非易失性存储器装置1231至123n可用作SSD 1200的存储介质。非易失性存储器装置1231至123n可分别通过多个通道CH1至CHn与控制器1210联接。一个或多个非易失性存储器装置可联接到一个通道。联接到每一个通道的非易失性存储器装置可联接到相同的信号总线和数据总线。
电源1240可将通过电源连接器1260输入的电力PWR提供至SSD1200的内部。电源1240可包括辅助电源1241。当发生突然断电时，辅助电源1241可进行供电以使SSD 1200正常地结束。辅助电源1241可包括大容量电容器。
信号连接器1250可根据主机装置1100和SSD 1200之间的接口连接方案而通过各种类型的连接器配置。
电源连接器1260可根据主机装置1100的供电方案而通过各种类型的连接器配置。
图10是示出根据本公开的实施例的包括数据存储装置的数据处理***的示例的示图。参照图10，数据处理***2000可包括主机装置2100和数据存储装置2200。
主机装置2100可以诸如印制电路板的板形式来配置。虽然未示出，但主机装置2100可包括用于执行主机装置的功能的内部功能块。
主机装置2100可包括诸如插座、插槽或连接器的连接端子2110。数据存储装置2200可被安装到连接端子2110。
数据存储装置2200可以诸如印刷电路板的板形式来配置。数据存储装置2200可指存储器模块或存储卡。数据存储装置2200可包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可控制数据存储装置2200的一般操作。控制器2210可以与图9所示的控制器1210相同的方式来配置。
缓冲存储器装置2220可临时存储待被存储在非易失性存储器装置2231和2232中的数据。进一步地，缓冲存储器装置2220可临时存储从非易失性存储器装置2231和2232读取的数据。根据控制器2210的控制，被临时存储在缓冲存储器装置2220中的数据可被传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可用作数据存储装置2200的存储介质。
PMIC 2240可将通过连接端子2250输入的电力提供到数据存储装置2200的内部。PMIC 2240可根据控制器2210的控制来管理数据存储装置2200的电力。
连接端子2250可联接到主机装置2100的连接端子2110。通过连接端子2250，诸如命令、地址、数据等的信号和电力可在主机装置2100与数据存储装置2200之间传输。根据主机装置2100与数据存储装置2200之间的接口连接方案，连接端子2250可配置成各种类型。连接端子2250可被设置在数据存储装置2200的任何一侧。
图11是示出根据本公开的实施例的包括数据存储装置的数据处理***的示例的示图。参照图11，数据处理***3000可包括主机装置3100和数据存储装置3200。
主机装置3100可以诸如印刷电路板的板形式来配置。尽管未示出，但主机装置3100可包括用于执行主机装置的功能的内部功能块。
数据存储装置3200可以表面安装型封装的形式来配置。数据存储装置3200可通过焊球3250安装到主机装置3100。数据存储装置3200可包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可控制数据存储装置3200的一般操作。控制器3210可以与图9所示的控制器1210相同的方式来配置。
缓冲存储器装置3220可临时存储待被存储在非易失性存储器装置3230中的数据。进一步地，缓冲存储器装置3220可临时存储从非易失性存储器装置3230读出的数据。根据控制器3210的控制，被临时存储在缓冲存储器装置3220中的数据可被传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可用作数据存储装置3200的存储介质。
图12是示出根据本公开的实施例的包括数据存储装置的网络***的示例的示图。参照图12，网络***4000可包括通过网络4500联接的服务器***4300和多个客户端***4410至4430。
服务器***4300可响应于来自多个客户端***4410至4430的请求来服务数据。例如，服务器***4300可存储从多个客户端***4410至4430提供的数据。又例如，服务器***4300可将数据提供给多个客户端***4410至4430。
服务器***4300可包括主机装置4100和数据存储装置4200。数据存储装置4200可由图1所示的数据存储装置100、图9所示的SSD1200、图10所示的数据存储装置2200或图11所示的数据存储装置3200构成。
图13是示出根据本公开的实施例的包括非易失性存储器装置的数据存储装置的示例的框图。参照图13，非易失性存储器装置300可包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压发生器350和控制逻辑360。
存储器单元阵列310可包括布置在字线WL1至WLm和位线BL1至BLn彼此交叉的区域中的存储器单元MC。
行解码器320可通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可根据控制逻辑360的控制来操作。行解码器320可对从外部装置(未示出)提供的地址进行解码。行解码器320可基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器320可将从电压发生器350提供的字线电压提供给字线WL1至WLm。
数据读取/写入块330可通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块330可根据控制逻辑360的控制来操作。数据读取/写入块330可根据操作模式而操作为写入驱动器或感测放大器。例如，在写入操作中，数据读取/写入块330可作为写入驱动器来操作，其中写入驱动器将由外部装置提供的数据存储在存储器单元阵列310中。又例如，在读取操作中，数据读取/写入块330可作为感测放大器来操作，其中感测放大器从存储器单元阵列310读出数据。
列解码器340可根据控制逻辑360的控制来操作。列解码器340可对从外部装置提供的地址进行解码。列解码器340可基于解码结果将分别对应于位线BL1至BLn的数据读取/写入块330的读取/写入电路RW1至RWn与数据输入/输出线(或数据输入/输出缓冲器)联接。
电压发生器350可生成待在非易失性存储器装置300的内部操作中使用的电压。通过电压发生器350生成的电压可被施加到存储器单元阵列310的存储器单元。例如，可将在编程操作中生成的编程电压施加到待执行编程操作的存储器单元的字线。又例如，在擦除操作中生成的擦除电压可被施加到待执行擦除操作的存储器单元的阱区。再例如，在读取操作中生成的读取电压可被施加到待执行读取操作的存储器单元的字线。
控制逻辑360可基于从外部装置提供的控制信号来控制非易失性存储器装置300的一般操作。例如，控制逻辑360可控制非易失性存储器装置300的读取操作、写入操作和擦除操作。
可将对上述装置的描述应用于根据本公开的实施例的方法。因此，将省略与对上述装置的描述相同的方法描述。
尽管上面已经描述了各个实施例，但是本领域技术人员将理解，所描述的实施例仅为示例。因此，本文所描述的数据存储装置及其操作方法不应基于所描述的实施例而受到限制。

Claims (20)

1.一种数据存储装置，其包括：
非易失性存储器装置，其包括多个页面；以及
控制器，其控制所述非易失性存储器装置的操作，
其中所述控制器将第一数据存储在第一最低有效位页面，即LSB页面中，当满足第一条件时，将所述第一数据存储在第一最高有效位页面，即MSB页面中，第一MSB页面与第一LSB页面联接到相同的第一字线，以及在所述第一数据被存储在所述第一MSB页面中之后，将第二数据存储在所述第一MSB页面中。
2.根据权利要求1所述的数据存储装置，其中所述第一条件是以下条件：当所述第一数据被存储在所述第一LSB页面中时，不存在所述第二数据。
3.根据权利要求1所述的数据存储装置，其中所述第一条件是以下条件：在所述第一数据被存储在所述第一LSB页面中之后，直到经过参考时间之前，不存在所述第二数据。
4.根据权利要求1所述的数据存储装置，其中所述控制器将第三数据存储在第二LSB页面中，当满足第二条件时，将所述第三数据存储在第二MSB页面中，所述第二MSB页面与所述第二LSB页面联接到相同的第二字线，以及在所述第三数据被存储在所述第二MSB页面中之后，将第四数据存储在所述第二MSB页面中。
5.根据权利要求4所述的数据存储装置，其中在将所述第二数据存储在所述第一MSB页面中之前，所述控制器将所述第三数据存储在所述第二LSB页面中。
6.根据权利要求4所述的数据存储装置，其中所述第二条件是以下条件：当所述第三数据被存储在所述第二LSB页面中时，不存在所述第四数据。
7.根据权利要求4所述的数据存储装置，其中所述第二条件是以下条件：在所述第三数据被存储在所述第二LSB页面中之后，直到经过参考时间之前，不存在所述第四数据。
8.一种数据存储装置的操作方法，其包括：
将第一数据存储在第一最低有效位页面，即LSB页面中；并且
当所述第一数据被存储在第一LSB页面中而不存在第二数据时，将所述第一数据存储在第一最高有效位页面，即MSB页面中，第一MSB页面与所述第一LSB页面联接到相同的第一字线。
9.根据权利要求8所述的方法，其进一步包括：
将所述第二数据存储在所述第一MSB页面中。
10.根据权利要求8所述的方法，其中在将所述第一数据存储在所述第一MSB页面中的步骤中，当在所述第一数据被存储在所述第一LSB页面中之后，直到经过参考时间之前，不存在所述第二数据时，将所述第一数据存储在所述第一MSB页面中。
11.根据权利要求8所述的方法，其进一步包括：
将第三数据存储在第二LSB页面中；并且
当所述第三数据被存储在所述第二LSB页面中而不存在第四数据时，将所述第三数据存储在第二MSB页面中，所述第二MSB页面与所述第二LSB页面联接到相同的第二字线。
12.根据权利要求11所述的方法，其中在将所述第二数据存储在所述第一MSB页面中之前，将所述第三数据存储在所述第二LSB页面中。
13.根据权利要求11所述的方法，其进一步包括：
将所述第四数据存储在所述第二MSB页面中。
14.根据权利要求11所述的方法，其中在将所述第三数据存储在所述第二MSB页面中的步骤中，当所述第三数据被存储在所述第二LSB页面中之后，直到经过参考时间之前，不存在所述第四数据时，将所述第三数据存储在所述第二MSB页面中。
15.一种数据存储装置的操作方法，其包括：
控制器将第一存储命令传输到非易失性存储器装置，所述第一存储命令用于将第一数据存储到第一最低有效位页面，即LSB页面；
所述非易失性存储器装置基于所述第一存储命令，将所述第一数据存储在第一LSB页面中；
当满足第一条件时，所述控制器将第二存储命令传输到所述非易失性存储器装置，所述第二存储命令用于将所述第一数据存储到第一最高有效位页面，即MSB页面，第一MSB页面与所述第一LSB页面联接到相同的第一字线；
所述非易失性存储器装置基于所述第二存储命令，将所述第一数据存储在所述第一MSB页面中；
所述控制器将第三存储命令传输到所述非易失性存储器装置，所述第三存储命令用于将第二数据存储到所述第一MSB页面；并且
所述非易失性存储器装置基于所述第三存储命令，将所述第二数据存储在所述第一MSB页面中。
16.根据权利要求15所述的方法，其中所述第一条件是以下条件：当所述第一数据被存储在所述第一LSB页面中时，不存在所述第二数据。
17.根据权利要求15所述的方法，其中所述第一条件是以下条件：在所述第一数据被存储在所述第一LSB页面中之后，直到经过参考时间之前，不存在所述第二数据。
18.根据权利要求15所述的方法，其进一步包括：
所述控制器将第四存储命令传输到所述非易失性存储器装置，所述第四存储命令用于将第三数据存储到第二LSB页面；
所述非易失性存储器装置基于所述第四存储命令，将所述第三数据存储在所述第二LSB页面中；
当满足第二条件时，所述控制器将第五存储命令传输到所述非易失性存储器装置，所述第五存储命令用于将所述第三数据存储到第二MSB页面，所述第二MSB页面与所述第二LSB页面联接到相同的第二字线；
所述非易失性存储器装置基于所述第五存储命令，将所述第三数据存储在所述第二MSB页面中；
所述控制器将第六存储命令传输到所述非易失性存储器装置，所述第六存储命令用于将第四数据存储到所述第二MSB页面；并且
所述非易失性存储器装置基于所述第六存储命令，将所述第四数据存储在所述第二MSB页面中。
19.根据权利要求18所述的方法，其中在将所述第二数据存储在所述第一MSB页面中之前，所述控制器将所述第三数据存储在所述第二LSB页面中。
20.根据权利要求18所述的方法，其中所述第二条件是以下条件：当所述第三数据被存储在所述第二LSB页面中时，不存在所述第四数据。
CN201810919857.1A 2017-10-20 2018-08-14 数据存储装置及其操作方法 Active CN109697137B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0136234 2017-10-20
KR1020170136234A KR102416939B1 (ko) 2017-10-20 2017-10-20 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
CN109697137A true CN109697137A (zh) 2019-04-30
CN109697137B CN109697137B (zh) 2023-11-28

Family

ID=66169959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810919857.1A Active CN109697137B (zh) 2017-10-20 2018-08-14 数据存储装置及其操作方法

Country Status (3)

Country Link
US (1) US10564896B2 (zh)
KR (1) KR102416939B1 (zh)
CN (1) CN109697137B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220072242A (ko) * 2020-11-25 2022-06-02 삼성전자주식회사 비휘발성 메모리 장치의 데이터 기입 방법 및 이를 수행하는 비휘발성 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140223084A1 (en) * 2013-02-06 2014-08-07 Samsung Electronics Co., Ltd. Memory system and related method of operation
US9659638B1 (en) * 2016-03-02 2017-05-23 SK Hynix Inc. Data storage device and the operating method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101541736B1 (ko) 2008-09-22 2015-08-04 삼성전자주식회사 멀티-레벨 셀 플래시 메모리 장치에서의 ｌｓｂ 페이지 복구 방법
KR101626080B1 (ko) * 2010-02-17 2016-06-01 삼성전자주식회사 페이지 버퍼 관리 방법과 상기 방법을 수행할 수 있는 장치들
KR101979392B1 (ko) * 2012-05-17 2019-05-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140223084A1 (en) * 2013-02-06 2014-08-07 Samsung Electronics Co., Ltd. Memory system and related method of operation
US9659638B1 (en) * 2016-03-02 2017-05-23 SK Hynix Inc. Data storage device and the operating method thereof

Also Published As

Publication number Publication date
US20190121580A1 (en) 2019-04-25
CN109697137B (zh) 2023-11-28
KR20190044174A (ko) 2019-04-30
US10564896B2 (en) 2020-02-18
KR102416939B1 (ko) 2022-07-06

Similar Documents

Publication Publication Date Title
CN111506516B (zh) 数据存储装置及数据存储装置的操作方法
CN108062962A (zh) 数据存储装置及其操作方法
CN109992202B (zh) 数据存储设备、其操作方法以及包括其的数据处理***
CN109933280A (zh) 数据存储装置及其操作方法
CN112086112A (zh) 操作存储设备的方法、存储设备及包括其的存储***
CN109147854A (zh) 数据存储装置及其操作方法
CN108459978A (zh) 包括非易失性存储器装置的数据存储装置及其操作方法
CN107066201B (zh) 数据存储装置及其方法
CN111916140A (zh) 控制器及其操作方法以及包括控制器的存储器***
CN109559775A (zh) 非易失性存储器装置及其操作方法以及数据存储设备
CN110942795A (zh) 存储器***、其操作方法以及非易失性存储器装置
CN112286443A (zh) 控制器、存储器***及其操作方法
CN112445422A (zh) 存储器控制器、存储装置以及存储器控制器的操作方法
US10754768B2 (en) Memory system using descriptor lookup tables to access setting information for a non-volatile memory, and an operating method thereof
CN114764396A (zh) 数据存储装置及其操作方法
CN110456981A (zh) 存储器***、存储器***的操作方法以及电子装置
CN107219998B (zh) 数据存储装置及其操作方法
US11042326B2 (en) Data storage device and operating method thereof
CN108399929A (zh) 数据存储装置及其操作方法
CN112988045A (zh) 数据存储装置及其操作方法
US20190278703A1 (en) Memory system, operating method thereof and electronic device
CN108804338B (zh) 数据存储装置及其操作方法
CN109697137A (zh) 数据存储装置及其操作方法
CN114385070B (zh) 主机、数据存储装置、数据处理***以及数据处理方法
CN109840224A (zh) 存储器***及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant