CN109687874A - 一种晶振的激励信号的生成装置、芯片及晶振激励*** - Google Patents

Abstract

本申请公开了一种晶振的激励信号的生成装置、芯片及晶振激励***，其中，晶振的激励信号的生成装置包括：时钟信号产生器和sigma delta调制器；所述时钟信号产生器与所述sigma delta调制器连接；所述时钟信号产生器，用于产生目标频率的时钟信号；所述目标频率是位于以两倍的目标谐振频率为中心频率的预设范围的频率；所述sigma delta调制器，用于基于所述时钟信号产生量化噪声；将所述量化噪声作为激励信号。通过本申请实施例，以达到快速起振为前提，芯片能够使用的晶振受限程度减小，并且增加对装置的制作工艺的误差容忍度。

Description

一种晶振的激励信号的生成装置、芯片及晶振激励***

技术领域

本申请涉及电子技术领域，特别是涉及一种晶振的激励信号的生成装置、一种芯片以及一种晶振激励***。

背景技术

芯片中一切指令的执行都需要以时钟信号为基础，时钟信号一般由石英晶体谐振器(Quartz Crystal Oscillator)提供，石英晶体谐振器简称为晶振，并且，一个晶振提供一种谐振频率的时钟信号。晶振从接收到芯片的起振指令到产生时钟信号所需的时间称为起振时间。

一般，起振时间不能满足芯片的需求，目前，降低起振时间的方法为：当芯片需要目标谐振频率的时钟信号时，向用于提供目标谐振频率的目标晶振输出一个与目标谐振频率接近的激励信号，以增加目标晶振的信号能量，从而降低目标晶振的起振时间；在实际应用中，激励信号可以为震荡信号，为了使目标晶振较快的起振，通常需要输出给目标晶振的震荡信号的频率与目标谐振频率间的误差低于0.5％；因此，需要在芯片中安装用于产生频率符合误差要求的震荡信号的装置。

此时，由于装置需要产生频率符合误差要求的信号，因此，对装置的制作工艺要求较高；并且，一旦在芯片中安装了用于降低目标晶振的起振时间的装置；在以达到快速起振为前提时，芯片只能使用频率位于包含目标谐振频率的误差范围内的晶振，而不能使用频率位于包含目标谐振频率的误差范围之外的晶振，即以达到快速起振为前提，芯片能够使用的晶振受限。

发明内容

基于此，本申请提出了一种晶振的激励信号的生成装置，用以以达到快速起振为前提，芯片能够使用的晶振受限程度减小，并且增加对装置的制作工艺的误差容忍度。

本申请提供的技术方案为：

本申请提供了一种晶振的激励信号的生成装置，包括：时钟信号产生器和sigmadelta调制器；所述时钟信号产生器与所述sigma delta调制器连接；

所述时钟信号产生器，用于产生目标频率的时钟信号；所述目标频率是位于以两倍的目标谐振频率为中心频率的预设范围的频率；

所述sigma delta调制器，用于基于所述时钟信号产生量化噪声；将所述量化噪声作为激励信号。

优选的，所述时钟信号产生器包括：振荡器与倍频器；所述振荡器与所述倍频器连接，所述倍频器与所述sigma delta调制器连接；

所述振荡器，用于提供频率为所述目标谐振频率的信号；

所述倍频器，用于在所述振荡器输出的信号基础上，向所述振荡器提供所述目标频率的时钟信号。

优选的，还包括：随机数产生器；所述随机数产生器与所述sigma delta调制器连接；

所述随机数产生器，用于为所述sigma delta调制器提供随机数或者随机序列。

优选的，还包括：数字缓冲器，所述数字缓冲器与所述sigma delta调制器连接；

所述数字缓冲器，用于输出所述激励信号。

优选的，所述预设范围为从所述目标谐振频率一半的负值到所述目标谐振频率一半所组成的范围。

优选的，所述振荡器为RC振荡器。

优选的，所述RC振荡器为芯片中的RC振荡器。

本申请还提供了一种芯片，所述芯片中集成有晶振的激励信号的生成装置；

所述晶振的激励信号的生成装置为上述任意一项所述的装置。

本申请还公开了一种晶振激励***，包括芯片、晶振的激励信号的生成装置和晶振；所述晶振分别与所述芯片、所述晶振的激励信号的生成装置连接；

所述晶振的激励信号的生成装置为上述任意一项所述的装置。

本申请的有益效果为：

本申请提供一种晶振的激励信号的生成装置，包括：时钟信号产生器和sigmadelta调制器，其中，所述时钟信号产生器与所述sigma delta调制器连接；时钟信号产生器，用于产生目标频率的时钟信号；所述目标频率为以两倍的目标谐振频率为中心频率的预设范围内的频率；sigma delta调制器，用于基于所述时钟信号对白噪声进行调制产生量化噪声；将所述量化噪声作为所述激励信号。

由于sigma delta调制器输出的信号的能量集中在以1/2输入频率为中心频率的较大频率范围内，在本实施例中，sigma delta调制器的时钟频率为目标频率，其中，目标频率是位于以两倍的目标谐振频率为中心频率的预设范围内的频率，因此，sigma delta调制器输出的信号能量主要集中在以目标谐振频率为中心频率的较大频率范围内；并且，经过SDM调制后的量化噪声信号具有频率范围宽(整体能量较大)的特性，因此，sigma delta调制器输出的信号中以目标谐振频率为中心频率的较大频率范围内的能量值较大，进而，使得频率位于以目标谐振频率为中心频率的较大频率范围内晶振，都可以被加速起振。因此，本实施例在以加速起振为前提的情况下，增大了所能适用的晶振；增大了对晶振的激励信号的生成装置的制作工艺的误差容忍度。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1(a)为本申请提供的一种晶振的激励信号的生成装置的场景示例图；

图1(b)为本申请提供的又一种晶振的激励信号的生成装置的场景示例图；

图1(c)为本申请提供的又一种晶振的激励信号的生成装置的场景示例图；

图2为本申请实施例公开的一种晶振的激励信号的生成装置的结构示意图；

图3(a)为本申请实施例公开的一种sigma delta调制器输出的噪声频谱示意图；

图3(b)为本申请实施例公开的一种晶振接收激励信号后电流的变化情况示意图；

图3(c)为本申请实施例公开的一种晶振接收激励信号后输出波形的变化情况示意图；

图4为本申请实施例公开的又一种晶振的激励信号的生成装置的结构示意图；

图5为本申请实施例公开的一种晶振激励***的结构示意图；

图6为本申请实施例公开的又一种晶振激励***的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图1为本申请提供的晶振的激励信号的生成装置的应用场景示例图，包括本发明提供的晶振的激励信号的生成装置、现有技术的芯片和晶振。其中，晶振分别与晶振的激励信号的生成装置、芯片连接；其中，晶振的激励信号的生成装置用于给晶振提供用于加速起振的激励信号，晶振用于给芯片提供时钟信号。晶振的激励信号的生成装置与芯片可以集成，也可以独立设置；晶振可以集成在芯片中，也可以独立设置。为了清楚地展示芯片、晶振和晶振的激励信号的生成装置间的连接关系，图1(a)为晶振与晶振的激励信号的生成装置都在芯片外部情况下的应用场景示例图；图1(b)为晶振在芯片内部、晶振的激励信号的生成装置在芯片外部的应用场景示例图；图1(c)为晶振与晶振的激励信号的生成装置都在芯片内部的应用场景示例图，需要说明的是，在晶振与晶振的激励信号的生成装置都在芯片内部时，晶振中的晶体应该在芯片的外部，在图1(c)中未示出。

图2为本申请实施例公开的一种晶振的激励信号的生成装置，该生成装置可以包括：时钟信号产生器201、sigma delta调制器202和数字缓冲器203。

时钟信号产生器201，用于为sigma delta调制器202提供具有目标频率的时钟信号，其中，目标频率与两倍的目标谐振频率间的差值属于预设范围。

其中，目标时钟频率、目标谐振频率以及频率范围之间的关系如下公式(1)所示。

f₁＝2*f₂+f₃ (1)

其中，f₁表示目标频率；f₂表示目标谐振频率；f₃表示预设范围；f₃＝±50％*f₂。

具体的，在实际应用中，时钟信号产生器201可以包括：振荡频率为目标谐振频率的RC振荡器2011与倍频器2012；

其中，RC振荡器2011，用于产生目标谐振频率的时钟信号为基础时钟信号，由于在一般情况下在芯片中存在产生目标谐振频率的RC振荡器，因此，在本实施例中，RC振荡器可以为芯片中提供目标谐振频率的RC振荡器。

需要说明的是，在本实施例中，也可以不使用RC类型的振荡器，使用其他类型的振荡器也可以，本实施例不对振荡器的类型作限定。

倍频器2012，用于基于目标谐振频率的时钟信号进行倍频产生目标频率的时钟信号。在本实施例中，倍频器2012将目标谐振频率的时钟信号的频率倍频到目标频率，得到具有目标频率的时钟信号。

需要说明的是，如果本实施例中的RC振荡器可以产生目标频率的时钟信号，就可以不使用倍频器2012。

当然，在实际应用中，时钟信号产生器201的具体组成，可以根据实际场景进行确定，只要时钟信号产生器201可以产生以目标频率的时钟信号即可。

sigma delta调制器202，用于在目标频率的时钟信号的基础上，产生量化噪声。虽然，白噪声的整体能量较大，但由于能量在频域上均匀分布，因此在晶振的谐振频率附近的能量并不大；经过sigma delta调制后，可以将白噪声信号的能量集中到包含目标频率的一半的较宽的频率范围，即主要集中在包含晶振的谐振频率的较宽的频率范围，并且，中心频率附近较大的频率范围内能量值大于预设阈值。

sigma delta调制器202调制后的量化噪声的中心频率为0.5f1的预设频率范围内。

具体的，sigma delta调制器202所产生的量化噪声的频谱，如图3(a)所示，在该图中，量化噪声的频谱在包含目标谐振频率的一定频率范围内具有较大能量，使得对谐振频率位于该频率范围内的晶振都可以进行加速起振，因此，可以减小适用的晶振的谐振频率的限制。

具体的，sigma delta调制器202所产生的量化噪声的频谱作用于24MHz晶振后，晶振上的电流变化如图3(b)所示，晶振的输出波形如图3(c)所示。从图3(b)中可以看出起振时间在图中显示大约为400微秒，而不使用加快起振的技术，这个时间通常在2毫秒到10毫秒。

图4为本申请实施例公开的又一种晶振的激励信号的生成装置，该生成装置可以包括：随机数产生器401、RC振荡器402、倍频器403、sigma delta调制器404和数字缓冲器405；

其中，随机数产生器401，用于向sigma delta调制器404输入随机数或者随机序列，避免sigma delta调制器404产生delta stone现象。其中，ideal tone是sigma delta调制器没有输入信号时，自身会产生某些固定频率成分，在本应用中，会导致晶振注入的能量包络周期性变化，从而导致起振时间和停止注入信号的时间点有关，并且这个时间点是未知的。

RC振荡器402与倍频器403相连，用于向sigma delta调制器404提供目标频率的时钟信号。

sigma delta调制器404的功能与图2对应的实施例中的sigma delta调制器202的功能相同，这里不再赘述。

数字缓冲器405，用于向晶振输出sigma delta调制器404所产生的激励信号。

图5为本申请实施例公开的一种晶振激励***，包括芯片、晶振的激励信号的生成装置和晶振。其中，晶振的激励信号的生成装置集成在芯片中，晶振在芯片外部，晶振分别与晶振激励信号的生成装置、芯片连接。

晶振的激励信号的生成装置可以上述图2或图4任意一个实施例所公开的晶振的激励信号的生成装置。

图6为本申请实施例公开的又一种晶振激励***，包括芯片、晶振的激励信号的生成装置和晶振。其中，晶振的激励信号的生成装置集成在芯片中，晶振中的电路集成在芯片内部，晶振中的晶体在芯片外部，晶振分别与晶振的激励信号的生成装置、芯片连接。

晶振的激励信号的生成装置可以上述图2或图4任意一个实施例所公开的晶振的激励信号的生成装置。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同相似部分互相参见即可。在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。在文中的“包括”、“包含”等词语解释为包含的含义而不是排他或穷举的含义；也就是说，是“包含但不限于”的含义。在不脱离本发明构思的前提下，还可以做出变形、同等替换、改进等，这些都属于本发明的保护范围。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种晶振的激励信号的生成装置，其特征在于，包括：时钟信号产生器和sigmadelta调制器；所述时钟信号产生器与所述sigma delta调制器连接；

所述时钟信号产生器，用于产生目标频率的时钟信号；所述目标频率是位于以两倍的目标谐振频率为中心频率的预设范围的频率；

所述sigma delta调制器，用于基于所述时钟信号产生量化噪声；将所述量化噪声作为激励信号。

2.根据权利要求1所述的生成装置，其特征在于，所述时钟信号产生器包括：振荡器与倍频器；所述振荡器与所述倍频器连接，所述倍频器与所述sigma delta调制器连接；

所述振荡器，用于提供频率为所述目标谐振频率的信号；

所述倍频器，用于在所述振荡器输出的信号基础上，向所述振荡器提供所述目标频率的时钟信号。

3.根据权利要求1所述的生成装置，其特征在于，还包括：随机数产生器；所述随机数产生器与所述sigma delta调制器连接；

所述随机数产生器，用于为所述sigma delta调制器提供随机数或者随机序列。

4.根据权利要求1所述的生成装置，其特征在于，还包括：数字缓冲器，所述数字缓冲器与所述sigma delta调制器连接；

所述数字缓冲器，用于输出所述激励信号。

5.根据权利要求1所述的生成装置，其特征在于，所述预设范围为从所述目标谐振频率一半的负值到所述目标谐振频率一半所组成的范围。

6.根据权利要求2所述的生成装置，其特征在于，所述振荡器为RC振荡器。

7.根据权利要求6所述的生成装置，其特征在于，所述RC振荡器为芯片中的RC振荡器。

8.一种芯片，其特征在于，所述芯片中集成有晶振的激励信号的生成装置；

所述晶振的激励信号的生成装置为权利要求1～7任意一项所述的装置。

9.一种晶振激励***，其特征在于，包括芯片、晶振的激励信号的生成装置和晶振；所述晶振分别与所述芯片、所述晶振的激励信号的生成装置连接；

所述晶振的激励信号的生成装置为权利要求1～7任意一项所述的装置。