CN109687870B - 电荷重分配型saradc电容失配校正方法及*** - Google Patents

电荷重分配型saradc电容失配校正方法及*** Download PDF

Info

Publication number
CN109687870B
CN109687870B CN201811617907.7A CN201811617907A CN109687870B CN 109687870 B CN109687870 B CN 109687870B CN 201811617907 A CN201811617907 A CN 201811617907A CN 109687870 B CN109687870 B CN 109687870B
Authority
CN
China
Prior art keywords
saradc
output
correction coefficient
correction
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811617907.7A
Other languages
English (en)
Other versions
CN109687870A (zh
Inventor
刘亮明
赵晶文
眭志凌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Yunxin Microelectronics Technology Co ltd
Original Assignee
Suzhou Yunxin Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Yunxin Microelectronics Technology Co ltd filed Critical Suzhou Yunxin Microelectronics Technology Co ltd
Priority to CN201811617907.7A priority Critical patent/CN109687870B/zh
Publication of CN109687870A publication Critical patent/CN109687870A/zh
Application granted granted Critical
Publication of CN109687870B publication Critical patent/CN109687870B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种电荷重分配型SARADC电容失配校正方法，包括计算SARADC的直流失配DCerr；基于DCerr，计算除第1位电容外其他电容的校正系数；存储校正系数，SARADC正常工作时调用校正系数，对SARADC输出进行校正。同时也公开了相应的***。本发明摒弃了传统的后台校正，在电路正常量化之前对需要校正的所有电容进行测量和量化，然后提取所需的校正系数并存储起来，在电路正常转换时，在数字域将校正系数加到量化后的输出编码，不需要在模拟域做任何处理，从而达到减小或消除电容失配的目的，适用SARADC小面积、低延时和高速度指标要求。

Description

电荷重分配型SARADC电容失配校正方法及***
技术领域
本发明涉及一种电荷重分配型SARADC电容失配校正方法及***，属于半导体集成电路设计领域。
背景技术
逐次逼近模数转换器(SARADC)的精度较高，功耗和面积小，并且随着纳米级互补金属氧化物半导体(CMOS)工艺的不断发展，高速高精度SARADC成为在各方面的应用越来越广泛。
传统的电荷重分配型SARADC中的数模转换器(DAC)由电容阵列构成，由于工艺偏差，单位电容之间的失配成为限制SARADC精度的重要因素。，电容的比例精度与电容的面积正相关，要想实现更高的比例精度，必须消耗更大的面积。对电容失配进行校正可以消除或减小失配误差，提高SARADC的精度。
目前来看，在纳米级工艺下，比较主流的校正技术是后台校正，对于后台校正，需要实时***件参数的变化，这样需要复杂的数字电路，会消耗大量的芯片面积和数据延时，且受限于校准算法的运算速度较慢，因此对面积、延时和速度有严格要求的设计中后台校正算法不适用。
综上，现在常用的后台校正不适用SARADC小面积、低延时和高速度的指标要求。
发明内容
本发明提供了一种电荷重分配型SARADC电容失配校正方法及***，解决了传统方法不适用SARADC小面积、低延时和高速度指标要求的问题。
为了解决上述技术问题，本发明所采用的技术方案是：
电荷重分配型SARADC电容失配校正方法，包括以下步骤，
计算SARADC的直流失配DCerr；
基于DCerr，计算除第1位电容外其他电容的校正系数；
存储校正系数，SARADC正常工作时调用校正系数，对SARADC输出进行校正。
计算DCerr的过程为，将SARADC的差分输入端短接，测量获得的SAR ADC输出DCout为DCerr。
计算第n位电容校正系数的过程为，
控制第n位电容Cn采样参考高电平Reft，控制其他电容采样参考低电平Refb，控制大于等于第n位电容Cn输出为0；
第n位电容校正系数为，
其中，Ken为第n位电容校正系数，Kei为第i位电容校正系数，i∈[2,n-1]，Sn为SARADC当前实际输出，Tn为SARADC当前理论输出，Di为第i位电容对应的二进制位输出结果。
输出校正过程为，若某电容对应的二进制位输出结果为1，则SARADC输出加上该电容校正系数；若某电容对应的二进制位输出结果为0，则SARADC输出内不需要处理。
电荷重分配型SARADC电容失配校正***，包括，
直流失配计算模块：计算SARADC的直流失配DCerr；
校正系数计算模块：基于DCerr，计算除第1位电容外其他电容的校正系数；
校正模块：存储校正系数，SARADC正常工作时调用校正系数，对SARADC输出进行校正。
直流失配计算模块中计算DCerr的过程为，将SARADC的差分输入端短接，测量获得的SAR ADC输出DCout为DCerr。
校正系数计算模块计算第n位电容校正系数的过程为，
控制第n位电容Cn采样参考高电平Reft，控制其他电容采样参考低电平Refb，控制大于等于第n位电容Cn输出为0；
第n位电容校正系数为，
其中，Ken为第n位电容校正系数，Kei为第i位电容校正系数，i∈[2,n-1]，Sn为SARADC当前实际输出，Tn为SARADC当前理论输出，Di为第i位电容对应的二进制位输出结果。
校正模块中输出校正过程为，若某电容对应的二进制位输出结果为1，则SARADC输出加上该电容校正系数；若某电容对应的二进制位输出结果为0，则SARADC输出内不需要处理。
一种存储一个或多个程序的计算机可读存储介质，其特征在于：所述一个或多个程序包括指令，所述指令当由计算设备执行时，使得所述计算设备执行电荷重分配型SARADC电容失配校正方法。
一种计算设备，包括一个或多个处理器、存储器以及一个或多个程序，其中一个或多个程序存储在所述存储器中并被配置为由所述一个或多个处理器执行，所述一个或多个程序包括用于执行电荷重分配型SARADC电容失配校正方法的指令。
本发明所达到的有益效果：本发明摒弃了传统的后台校正，在电路正常量化之前对需要校正的所有电容进行测量和量化，然后提取所需的校正系数并存储起来，在电路正常转换时，在数字域将校正系数加到量化后的输出编码，不需要在模拟域做任何处理，从而达到减小或消除电容失配的目的，适用SARADC小面积、低延时和高速度指标要求。
附图说明
图1为本发明的流程图；
图2为SARADC分段DAC电容阵列和时序图；
图3为未校正前SARADC的DNL误差仿真结果图；
图4为未校正前SARADC的INL误差仿真结果图；
图5为校正后SARADC的DNL误差仿真结果图；
图6为校正后SARADC的INL误差仿真结果图。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
SARADC有两种工作模式，一种是校正模式，另一种是正常工作模式，在校正模式下得到除第1位电容外其他电容的校正系数，第1个电容不需要校正，因此没有校正系数，具体校正的顺序是从低位到高位依次校正，校正时需要用到前1位的校正系数，校正过程需要知道当前电容对应的二进制位输出结果，根据二进制位输出结果决定前1位校正系数是否起作用去计算当前电容的校正系数；在正常工作模式下，根据每个电容对应二进制位输出结果决定校正系数是否起作用，如果某电容对应的二进制位输出结果为1，则SARADC的输出加上该电容校正系数；若某电容对应的二进制位输出结果为0，则SARADC输出内不需要处理，正常输出。
电荷重分配型SARADC电容失配校正方法具体过程如图2所示：
步骤1，计算SARADC的直流失配DCerr。
计算DCerr的过程为：将SARADC的差分输入端短接，测量获得的SAR ADC输出DCout为DCerr。
步骤2，基于DCerr，计算除第1位电容外其他电容的校正系数。
计算第n位电容校正系数的过程为：
21)如图3所示，采样相位控制第n位电容Cn采样参考高电平Reft，控制其他电容采样参考低电平Refb，量化相位控制大于等于第n位电容Cn输出为0。
22)第n位电容校正系数为：
其中，Ken为第n位电容校正系数，Kei为第i位电容校正系数，i∈[2,n-1]，Sn为SARADC当前实际输出，Tn为SARADC当前理论输出，Di为第i位电容对应的二进制位输出结果。
步骤3，存储校正系数，SARADC正常工作时调用校正系数，对SARADC输出进行校正。
输出校正过程为：若某电容对应的二进制位输出结果为1，则SARADC输出加上该电容校正系数；若某电容对应的二进制位输出结果为0，则SARADC输出内不需要处理。
例如一个8位SARADC，假设输出结果是10101010(二进制位表示形式)，校正后输出为10101010+Ke8+Ke6+Ke4+Ke2-DCerr。
为了验证上述效果，做差分非线性(DNL)和积分非线性(INL)的MATLAB仿真，具体结果如图3～6。校正前SARADC差分非线性最大为-8LSB，积分非线性最大为4.3LSB，未校正的SARADC在转换过程中有失码发生；校正后SARADC差分非线性最大为±0.5LSB，积分非线性最大为0.6LSB。综合前后仿真结果，该校正方法有效改善了SARADC的性能。
上述方法摒弃了传统的后台校正，在电路正常量化之前对需要校正的所有电容进行测量和量化，然后提取所需的校正系数并存储起来，在电路正常转换时，在数字域将校正系数加到量化后的输出编码，不需要在模拟域做任何处理，从而达到减小或消除电容失配的目的，适用SARADC小面积、低延时和高速度指标要求。
电荷重分配型SARADC电容失配校正***，包括：
直流失配计算模块：计算SARADC的直流失配DCerr。直流失配计算模块中计算DCerr的过程为：将SARADC的差分输入端短接，测量获得的SAR ADC输出DCout为DCerr。
校正系数计算模块：基于DCerr，计算除第1位电容外其他电容的校正系数。
校正系数计算模块计算第n位电容校正系数的过程为：
控制第n位电容Cn采样参考高电平Reft，控制其他电容采样参考低电平Refb，控制大于等于第n位电容Cn输出为0；
第n位电容校正系数为，
其中，Ken为第n位电容校正系数，Kei为第i位电容校正系数，i∈[2,n-1]，Sn为SARADC当前实际输出，Tn为SARADC当前理论输出，Di为第i位电容对应的二进制位输出结果。
校正模块：存储校正系数，SARADC正常工作时调用校正系数，对SARADC输出进行校正。
校正模块中输出校正过程为：若某电容对应的二进制位输出结果为1，则SARADC输出加上该电容校正系数；若某电容对应的二进制位输出结果为0，则SARADC输出内不需要处理。
一种存储一个或多个程序的计算机可读存储介质，所述一个或多个程序包括指令，所述指令当由计算设备执行时，使得所述计算设备执行电荷重分配型SARADC电容失配校正方法。
一种计算设备，包括一个或多个处理器、存储器以及一个或多个程序，其中一个或多个程序存储在所述存储器中并被配置为由所述一个或多个处理器执行，所述一个或多个程序包括用于执行电荷重分配型SARADC电容失配校正方法的指令。
本领域内的技术人员应明白，本申请的实施例可提供为方法、***、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上仅为本发明的实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均包含在申请待批的本发明的权利要求范围之内。

Claims (8)

1.电荷重分配型SARADC电容失配校正方法，其特征在于：包括以下步骤，
计算SARADC的直流失配DCerr；
基于DCerr，计算除第1位电容外其他电容的校正系数；具体计算第n位电容校正系数的过程为：
控制第n位电容Cn采样参考高电平Reft，控制其他电容采样参考低电平Refb，控制大于等于第n位电容Cn输出为0；
第n位电容校正系数为，
其中，Ken为第n位电容校正系数，Kei为第i位电容校正系数，i∈[2,n-1]，Sn为SARADC当前实际输出，Tn为SARADC当前理论输出，Di为第i位电容对应的二进制位输出结果；
存储校正系数，SARADC正常工作时调用校正系数，对SARADC输出进行校正。
2.根据权利要求1所述的电荷重分配型SARADC电容失配校正方法，其特征在于：计算DCerr的过程为，将SARADC的差分输入端短接，测量获得的SAR ADC输出DCout为DCerr。
3.根据权利要求1所述的电荷重分配型SARADC电容失配校正方法，其特征在于：输出校正过程为，若某电容对应的二进制位输出结果为1，则SARADC输出加上输出结果为1的二进制位对应电容的校正系数；若某电容对应的二进制位输出结果为0，则SARADC输出内不需要处理。
4.电荷重分配型SARADC电容失配校正***，其特征在于：包括，
直流失配计算模块：计算SARADC的直流失配DCerr；
校正系数计算模块：基于DCerr，计算除第1位电容外其他电容的校正系数；
校正系数计算模块计算第n位电容校正系数的过程为：
控制第n位电容Cn采样参考高电平Reft，控制其他电容采样参考低电平Refb，控制大于等于第n位电容Cn输出为0；
第n位电容校正系数为，
其中，Ken为第n位电容校正系数，Kei为第i位电容校正系数，i∈[2,n-1]，Sn为SARADC当前实际输出，Tn为SARADC当前理论输出，Di为第i位电容对应的二进制位输出结果；
校正模块：存储校正系数，SARADC正常工作时调用校正系数，对SARADC输出进行校正。
5.根据权利要求4所述的电荷重分配型SARADC电容失配校正***，其特征在于：直流失配计算模块中计算DCerr的过程为，将SARADC的差分输入端短接，测量获得的SAR ADC输出DCout为DCerr。
6.根据权利要求4所述的电荷重分配型SARADC电容失配校正***，其特征在于：校正模块中输出校正过程为，若某电容对应的二进制位输出结果为1，则SARADC输出加上输出结果为1的二进制位对应电容的校正系数；若某电容对应的二进制位输出结果为0，则SARADC输出内不需要处理。
7.一种存储一个或多个程序的计算机可读存储介质，其特征在于：所述一个或多个程序包括指令，所述指令当由计算设备执行时，使得所述计算设备执行根据权利要求1至3所述的方法中的任一方法。
8.一种计算设备，其特征在于：包括，
一个或多个处理器、存储器以及一个或多个程序，其中一个或多个程序存储在所述存储器中并被配置为由所述一个或多个处理器执行，所述一个或多个程序包括用于执行根据权利要求1至3所述的方法中的任一方法的指令。
CN201811617907.7A 2018-12-28 2018-12-28 电荷重分配型saradc电容失配校正方法及*** Active CN109687870B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811617907.7A CN109687870B (zh) 2018-12-28 2018-12-28 电荷重分配型saradc电容失配校正方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811617907.7A CN109687870B (zh) 2018-12-28 2018-12-28 电荷重分配型saradc电容失配校正方法及***

Publications (2)

Publication Number Publication Date
CN109687870A CN109687870A (zh) 2019-04-26
CN109687870B true CN109687870B (zh) 2023-08-11

Family

ID=66190775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811617907.7A Active CN109687870B (zh) 2018-12-28 2018-12-28 电荷重分配型saradc电容失配校正方法及***

Country Status (1)

Country Link
CN (1) CN109687870B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437972B (zh) * 2021-06-11 2023-03-24 上海联影微电子科技有限公司 电容校准方法和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118473A (ja) * 2006-11-06 2008-05-22 Sharp Corp デジタル回路、並びにそれを備えたアナログ／デジタル変換回路
CN104113335A (zh) * 2014-01-22 2014-10-22 西安电子科技大学 14位高速流水线型模数转换器
CN104242935A (zh) * 2014-09-15 2014-12-24 电子科技大学 一种sar adc分段电容失配的校正方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009010155B4 (de) * 2009-02-23 2013-02-07 Texas Instruments Deutschland Gmbh Digitales Trimmen von (SAR-)ADCs
US8441378B2 (en) * 2011-08-11 2013-05-14 Pixart Imaging, Inc. Capacitor mismatch error correction in pipeline analog-to-digital converters

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008118473A (ja) * 2006-11-06 2008-05-22 Sharp Corp デジタル回路、並びにそれを備えたアナログ／デジタル変換回路
CN104113335A (zh) * 2014-01-22 2014-10-22 西安电子科技大学 14位高速流水线型模数转换器
CN104242935A (zh) * 2014-09-15 2014-12-24 电子科技大学 一种sar adc分段电容失配的校正方法

Also Published As

Publication number Publication date
CN109687870A (zh) 2019-04-26

Similar Documents

Publication Publication Date Title
CN103312327B (zh) 时间交错式模拟数字转换器的时序校正电路及方法
JP6563349B2 (ja) Ａｄｃにおけるｄａｃのミスマッチエラーの検出と補正のための回路及び方法
EP0430599A2 (en) Statistically based continuous autocalibration method and apparatus
CN110768670B (zh) 一种用于逐次逼近型模数转换器的数字分段线性校准方法
US9041569B2 (en) Method and apparatus for calibration of successive approximation register analog-to-digital converters
CN107302359B (zh) 高精度逐次逼近结构adc的变权重子dac校正方法
KR102602406B1 (ko) 방사선에 강한 인터리브드 아날로그-디지털 컨버터 회로 및 그 교정 방법
US20090085785A1 (en) Digital-to-analog converter calibration for multi-bit analog-to-digital converters
McNeill et al. Digital background-calibration algorithm for “Split ADC” architecture
CN110649924B (zh) 一种逐次逼近型模数转换器的数字自校准装置及方法
CN110768671B (zh) 一种用于逐次逼近型模数转换器的片外校准方法及***
CN109687870B (zh) 电荷重分配型saradc电容失配校正方法及***
CN110880935A (zh) 一种用于高速模数转换器的误差校准方法及***
CN106899300A (zh) 一种用于逐次逼近模数转换器的冗余循环平均方法
JP4947899B2 (ja) デジタル補正集積回路およびデジタルアナログコンバータ（ｄａｃ）
CN115021754A (zh) Tiadc采样时间失配数字校正方法与***
CN106788435B (zh) 量化采样降噪方法
CN104467845A (zh) 一种自适应电荷再分布模数转换器、转换方法及校准方法
CN110837885B (zh) 一种基于概率分布的Sigmoid函数拟合方法
CN115940947A (zh) 一种数模转换器电容阵列容值权重校准方法
IL209043A (en) Analog-to-digital converter on two bits together with subsequent approximation
CN114900187A (zh) 一种高精度数模转换方法、***、设备及介质
CN116743170B (zh) 一种多通道模数转换器及其校准方法
CN115529039B (zh) 流水线型adc线性及非线性误差的校准方法、***
CN112308199B (zh) 数据块的处理方法、装置及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant