CN109683154A - 基于fpga的激光雷达自校准计时装置及方法 - Google Patents

Abstract

本发明实施例提供一种基于FPGA的激光雷达自校准计时装置及方法，其中，装置包括：外部信号源、外部延迟模块和FPGA最小***；所述FPGA最小***包括：自校准模块、时刻鉴别模块、计时模块和运算模块。本发明实施例基于外部延时模块实现了对FPGA内部计时单元的实时校准功能，能够解决常规的基于FPGA的TDC技术的计时精度受外界环境影响较大，无法适用于复杂环境下的问题，可以提高激光雷达的复杂环境适应能力和计时精度，稳定性高。

Description

基于FPGA的激光雷达自校准计时装置及方法

技术领域

本发明涉及激光雷达计时技术领域，尤其涉及一种基于FPGA的激光雷达自校准计时装置及方法。

背景技术

激光雷达是以发射激光束探测目标的位置、速度等特征量的雷达***。从工作原理上讲，激光雷达向目标发射探测信号,然后将接收到的从目标反射回来的回波信号与发射信号进行比较，作适当处理后就可获得目标的有关信息,如目标距离、方位、高度、速度、姿态、甚至形状等参数，从而对飞机、导弹等目标进行探测、跟踪和识别，因此，在激光雷达技术中，发射信号与回波信号间的计时精度从原理上决定了激光雷达的性能。

现有技术中，皮秒分辨率级别的TDC(时间数字转换器)主要是在ASIC芯片上实现的，但是ASIC芯片开发周期长，成本昂贵；而基于FPGA(现场可编程逻辑门阵列)的TDC技术实现成本低、开发周期短、设计灵活性高，但是，由于FPGA内部结构的特殊性，当外界环境发生变化时，FPGA内部延迟单元延迟时间变化较为剧烈。常规的基于FPGA的TDC技术计时精度在70ps-100ps左右，当温度变化时，计时的离散度随之变大。所以，常规的基于FPGA的TDC技术的计时精度受外界环境影响较大，无法适用于复杂环境下。

鉴于此，如何解决常规的基于FPGA的TDC技术的计时精度受外界环境影响较大，无法适用于复杂环境下的问题成为目前需要解决的技术问题。

发明内容

为解决上述的技术问题，本发明提供一种基于FPGA的激光雷达自校准计时装置及方法，能够解决常规的基于FPGA的TDC技术的计时精度受外界环境影响较大，无法适用于复杂环境下的问题。

第一方面，本发明提供一种基于FPGA的激光雷达自校准计时装置，包括：外部信号源、外部延迟模块和FPGA最小***；

所述外部信号源，用于产生激励信号，包括：激光的起始信号和回波信号；

所述FPGA最小***，包括：自校准模块、时刻鉴别模块、计时模块和运算模块；

所述自校准模块，用于当检测到来自于所述时刻鉴别模块的使能信号时，生成校准起始信号并发送给所述外部延迟模块，同时复位并使能所述自校准模块中的逐位加法器，以及在接收到所述外部延迟模块生成的校准截止信号时，对所述自校准模块中的逐位加法器进位链步长进行校准；

所述时刻鉴别模块，用于捕捉激光的起始信号和回波信号，并根据所述起始信号和回波信号的边沿信息，得到计时起始时刻与计时截止时刻；

所述计时模块，用于根据所述时刻鉴别模块获得的计时起始时刻与计时截止时刻，获得激光飞行周期内的进位数量与周期数量；

所述运算模块，用于根据所述进位数量、周期数量与校准后得到的进位链步长，计算得到激光飞行时间；

所述外部延迟模块，用于对所述自校准模块生成的校准起始信号进行延迟偏移，生成校准截止信号并返回给所述自校准模块。

可选地，所述外部延迟模块由延迟线构成，具体用于对接收的校准起始信号Start_0进行延迟处理，得到校准截止信号Stop_0。

可选地，所述计时模块由计时单元组成，所述计时单元的基本结构为逐位加法器进位链，其中，逐位加法器的单位步进，即进位链单位步长，是计时模块的最小单元。

可选地，所述自校准模块由时刻鉴别电路和逐位加法器进位链组成，

所述时刻鉴别电路，用于当检测到来自于所述时刻鉴别模块的使能信号时，向所述外部延迟模块发送校准起始信号Start_0，同时复位并使能所述逐位加法器进位链，接收所述外部延迟模块对Start_0信号进行延迟处理后生成的校准截止信号Stop_0，根据Stop_0信号得到计时截止时刻，将所述计时截止时刻输出至所述自校准模块中的逐位加法器进位链，得到此时刻对应的所述自校准模块中的逐位加法器进位链的进位总长度，进而根据所述进位总长度和所述外部延迟模块的延迟时间，得到所述自校准模块中的逐位加法器进位链步长；以及当检测到来自于所述外部延迟模块的Stop_0信号时读取所述自校准模块中的逐位加法器的当前进位数量n0和当前周期数量t0。

可选地，所述时刻鉴别模块，具体用于

当检测到来自于所述外部信号源的激光的起始信号Start时，根据所述起始信号的边沿信息得到计时起始时刻，使能所述计时模块开始进位操作；以及当检测到来自于所述外部信号源的激光的回波信号Stop时，根据回波信号的边沿信息得到计时截止时刻，暂停所述计时模块的进位操作并读取所述计时模块中的逐位加法器的当前进位数量n和当前周期数量t。

可选地，所述计时模块，具体用于

根据所述时刻鉴别模块获得的计时起始时刻开始进位操作，逐次进位，当进位数量达到预先设置的每个周期所达到的最大进位数量N时，周期数量自加；以及根据所述时刻鉴别模块获得的计时截止时刻暂停进位操作。

可选地，所述运算模块，具体用于

根据激光飞行周期内的进位数量、周期数量与校准后得到的进位链步长，通过第一公式计算得到激光飞行时间T；

其中，所述第一公式为：

T＝(L/n0)×(t×N+n)

L为所述外部延迟模块的预先设定值。

第二方面，本发明提供一种基于FPGA的激光雷达自校准计时方法，利用上述装置，包括：

自校准模块当检测到来自于时刻鉴别模块的使能信号时，生成校准起始信号并发送给外部延迟模块，同时复位并使能所述自校准模块中的逐位加法器；

所述外部延迟模块对所述自校准模块生成的校准起始信号进行延迟偏移，生成校准截止信号并返回给所述自校准模块；

所述自校准模块在接收到所述外部延迟模块生成的校准截止信号时，对所述自校准模块中的逐位加法器进位链步长进行校准；

时刻鉴别模块捕捉外部信号源产生的激光的起始信号和回波信号，并根据所述起始信号和回波信号的边沿信息，得到计时起始时刻与计时截止时刻；

计时模块根据所述时刻鉴别模块获得的计时起始时刻与计时截止时刻，获得激光飞行周期内的进位数量与周期数量；

运算模块根据所述激光飞行周期内的进位数量、周期数量以及校准后得到的进位链步长，计算得到激光飞行时间。

可选地，所述自校准模块在接收到所述外部延迟模块生成的校准截止信号时，对所述自校准模块中的逐位加法器进位链步长进行校准，包括：

所述自校准模块中的时刻鉴别电路当检测到来自于所述时刻鉴别模块的使能信号时，向所述外部延迟模块发送校准起始信号Start_0，同时复位并使能所述逐位加法器进位链，接收所述外部延迟模块对Start_0信号进行延迟处理后生成的校准截止信号Stop_0，根据Stop_0信号得到计时截止时刻，将所述计时截止时刻输出至所述自校准模块中的逐位加法器进位链，得到此时刻对应的所述自校准模块中的逐位加法器进位链的进位总长度，进而根据所述进位总长度和所述外部延迟模块的延迟时间，得到所述自校准模块中的逐位加法器进位链步长；以及当检测到来自于所述外部延迟模块的Stop_0信号时读取所述自校准模块中的逐位加法器的当前进位数量n0和当前周期数量t0；

相应地，所述时刻鉴别模块捕捉外部信号源产生的激光的起始信号和回波信号，并根据所述起始信号和回波信号的边沿信息，得到计时起始时刻与计时截止时刻，包括：

所述时刻鉴别模块当检测到来自于所述外部信号源的激光的起始信号Start时，根据所述起始信号的边沿信息得到计时起始时刻，使能所述计时模块开始进位操作，以及当检测到来自于所述外部信号源的激光的回波信号Stop时，根据回波信号的边沿信息得到计时截止时刻，暂停所述计时模块的进位操作并读取所述计时模块中的逐位加法器的当前进位数量n和当前周期数量t；

相应地，所述计时模块根据所述时刻鉴别模块获得的计时起始时刻与计时截止时刻，获得激光飞行周期内的进位数量与周期数量，包括：

所述计时模块根据所述时刻鉴别模块获得的计时起始时刻开始进位操作，逐次进位，当进位数量达到预先设置的每个周期所达到的最大进位数量N时，周期数量自加；以及根据所述时刻鉴别模块获得的计时截止时刻暂停进位操作。

可选地，所述运算模块根据所述激光飞行周期内的进位数量、周期数量以及校准后得到的进位链步长，计算得到激光飞行时间，包括：

所述运算模块根据激光飞行周期内的进位数量、周期数量以及校准后得到的进位链步长，通过第一公式计算得到激光飞行时间T；

其中，所述第一公式为：

T＝(L/n0)×(t×N+n)

L为所述外部延迟模块的预先设定值。

由上述技术方案可知，本发明实施例提供的基于FPGA的激光雷达自校准计时装置及方法，基于外部延时模块实现了对FPGA内部计时单元的实时校准功能，能够解决常规的基于FPGA的TDC技术的计时精度受外界环境影响较大，无法适用于复杂环境下的问题，可以提高激光雷达的复杂环境适应能力和计时精度，稳定性高。

附图说明

图1为本发明一实施例提供的基于FPGA的激光雷达自校准计时方法的流程示意图；

图2为本发明一实施例提供的图1中的自校准模块的内部结构示意图；

图3为本发明一实施例提供的一种基于FPGA的激光雷达自校准计时方法的流程示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他的实施例，都属于本发明保护的范围。

图1示出了本发明一实施例提供的一种基于FPGA的激光雷达自校准计时装置的结构示意图，如图1所示，本实施例的基于FPGA的激光雷达自校准计时装置，包括：外部信号源11、外部延迟模块12和FPGA最小***13；

所述外部信号源11，用于产生激励信号，包括：激光的起始信号和回波信号；

所述外部延迟模块12，用于对所述FPGA最小***13中生成的自校准模块14的校准起始信号进行延迟偏移，生成校准截止信号并返回给所述自校准模块14；

所述FPGA最小***13，包括：自校准模块14、时刻鉴别模块15、计时模块16和运算模块17；

所述自校准模块14，用于当检测到来自于所述时刻鉴别模块15的使能信号时，生成校准起始信号并发送给所述外部延迟模块12，同时复位并使能所述自校准模块14中的逐位加法器，以及在接收到所述外部延迟模块12生成的校准截止信号时，对所述自校准模块14中的逐位加法器进位链步长进行校准；

所述时刻鉴别模块15，用于捕捉激光的起始信号和回波信号，并根据所述起始信号和回波信号的边沿信息，得到计时起始时刻与计时截止时刻；

所述计时模块16，用于根据所述时刻鉴别模块15获得的计时起始时刻与计时截止时刻，获得激光飞行周期内的进位数量与周期数量；

所述运算模块17，用于根据所述进位数量、周期数量与校准后得到的进位链步长，计算得到激光飞行时间。

可以理解的是，所述自校准模块14在接收到所述外部延迟模块12生成的校准截止信号时，对所述自校准模块14中的逐位加法器进位链步长进行校准，得到的进位链步长为激光雷达计时的单位步长；校准后得到的进位链步长为：L/n0，其中，L为所述外部延迟模块的预先设定值，n0为起始信号经过延迟模块后所得到的进位数量。

在具体应用中，所述外部延迟模块12可以由延迟线构成，具体用于对接收的校准起始信号Start_0进行延迟处理，得到校准截止信号Stop_0。

在具体应用中，所述计时模块16可以由计时单元组成，所述计时单元的基本结构为逐位加法器进位链，其中，逐位加法器的单位步进，即进位链单位步长，是计时模块的最小单元。

在具体应用中，如图2所示，所述自校准模块14由可以时刻鉴别电路18和逐位加法器进位链19组成，

所述时刻鉴别电路18，用于当检测到来自于所述时刻鉴别模块15的使能信号时，向所述外部延迟模块12发送校准起始信号Start_0，同时复位并使能所述逐位加法器进位链19，接收所述外部延迟模块12对Start_0信号进行延迟处理后生成的校准截止信号Stop_0，根据Stop_0信号得到计时截止时刻，将所述计时截止时刻输出至所述自校准模块14中的逐位加法器进位链19，得到此时刻对应的所述自校准模块14中的逐位加法器进位链19的进位总长度，进而根据所述进位总长度和所述外部延迟模块12的延迟时间，得到所述自校准模块14中的逐位加法器进位链步长；以及当检测到来自于所述外部延迟模块12的Stop_0信号时读取所述自校准模块14中的逐位加法器的当前进位数量n0和当前周期数量t0。

在具体应用中，所述时刻鉴别模块15，可具体用于

当检测到来自于所述外部信号源11的激光的起始信号Start时，根据所述起始信号的边沿信息(即上升沿信息或者下降沿信息)得到计时起始时刻，使能所述计时模块16开始进位操作；以及当检测到来自于所述外部信号源11的激光的回波信号Stop时，根据回波信号的边沿信息(即上升沿信息或者下降沿信息)得到计时截止时刻，暂停所述计时模块16的进位操作并读取所述计时模块16中的逐位加法器的当前进位数量n和当前周期数量t。

在具体应用中，所述计时模块16，可具体用于

根据所述时刻鉴别模块15获得的计时起始时刻开始进位操作，逐次进位，当进位数量达到预先设置的每个周期所达到的最大进位数量N时，周期数量自加；以及根据所述时刻鉴别模块15获得的计时截止时刻暂停进位操作。

在具体应用中，所述运算模块17，可具体用于

根据激光飞行周期内的进位数量、周期数量与校准后得到的进位链步长，通过第一公式计算得到激光飞行时间T；

其中，所述第一公式为：

T＝(L/n0)×(t×N+n) (1)

L为所述外部延迟模块的预先设定值。

可以理解的是，本实施例所述FPGA最小***13可以完成皮秒分辨率的高精度稳定计时

本实施例的基于FPGA的激光雷达自校准计时装置，基于外部延时模块实现了对FPGA内部计时单元的实时校准功能，能够解决常规的基于FPGA的TDC技术的计时精度受外界环境影响较大，无法适用于复杂环境下的问题，可以提高激光雷达的复杂环境适应能力和计时精度，稳定性高。

图3示出了本发明一实施例提供的基于FPGA的激光雷达自校准计时方法的流程示意图，本实施例中所述方法利用上述装置实施例所述的基于FPGA的激光雷达自校准计时装置，如图3所示，本实施例的基于FPGA的激光雷达自校准计时方法如下所述。

101、自校准模块当检测到来自于时刻鉴别模块的使能信号时，生成校准起始信号并发送给外部延迟模块，同时复位并使能所述自校准模块中的逐位加法器。

102、所述外部延迟模块对所述自校准模块生成的校准起始信号进行延迟偏移，生成校准截止信号并返回给所述自校准模块。

103、所述自校准模块在接收到所述外部延迟模块生成的校准截止信号时，对所述自校准模块中的逐位加法器进位链步长进行校准。

可以理解的是，所述自校准模块14在接收到所述外部延迟模块12生成的校准截止信号时，对所述自校准模块14中的逐位加法器进位链步长进行校准，得到的进位链步长为激光雷达计时的单位步长。

在具体应用中，所述步骤103可以包括：

所述自校准模块中的时刻鉴别电路当检测到来自于所述时刻鉴别模块的使能信号时，向所述外部延迟模块发送校准起始信号Start_0，同时复位并使能所述逐位加法器进位链，接收所述外部延迟模块对Start_0信号进行延迟处理后生成的校准截止信号Stop_0，根据Stop_0信号得到计时截止时刻，将所述计时截止时刻输出至所述自校准模块中的逐位加法器进位链，得到此时刻对应的所述自校准模块中的逐位加法器进位链的进位总长度，进而根据所述进位总长度和所述外部延迟模块的延迟时间，得到所述自校准模块中的逐位加法器进位链步长；以及当检测到来自于所述外部延迟模块的Stop_0信号时读取所述自校准模块中的逐位加法器的当前进位数量n0和当前周期数量t0。

可以理解的是，校准后得到的进位链步长为：L/(t0×N+n0)，其中，L为所述外部延迟模块的预先设定值，N为所述计时模块预先设置的每个周期所达到的最大进位数量。

104、时刻鉴别模块捕捉外部信号源产生的激光的起始信号和回波信号，并根据所述起始信号和回波信号的边沿信息，得到计时起始时刻与计时截止时刻。

在具体应用中，所述步骤104可以包括：

所述时刻鉴别模块当检测到来自于所述外部信号源的激光的起始信号Start时，根据所述起始信号的边沿信息得到计时起始时刻，使能所述计时模块开始进位操作，以及当检测到来自于所述外部信号源的激光的回波信号Stop时，根据回波信号的边沿信息得到计时截止时刻，暂停所述计时模块的进位操作并读取所述计时模块中的逐位加法器的当前进位数量n和当前周期数量t。

105、计时模块根据所述时刻鉴别模块获得的计时起始时刻与计时截止时刻，获得激光飞行周期内的进位数量与周期数量。

在具体应用中，所述步骤105可以包括：

所述计时模块根据所述时刻鉴别模块获得的计时起始时刻开始进位操作，逐次进位，当进位数量达到预先设置的每个周期所达到的最大进位数量N时，周期数量自加；以及根据所述时刻鉴别模块获得的计时截止时刻暂停进位操作。

106、运算模块根据所述激光飞行周期内的进位数量、周期数量以及校准后得到的进位链步长，计算得到激光飞行时间。

在具体应用中，所述步骤106可以包括：

所述运算模块根据激光飞行周期内的进位数量、周期数量以及校准后得到的进位链步长，通过第一公式计算得到激光飞行时间T；

其中，所述第一公式为：

T＝(L/n0)×(t×N+n) (1)

L为所述外部延迟模块的预先设定值。

本实施例的基于FPGA的激光雷达自校准计时方法，利用装置实施例所述的基于FPGA的激光雷达自校准计时装置，基于外部延时模块实现了对FPGA内部计时单元的实时校准功能，能够解决常规的基于FPGA的TDC技术的计时精度受外界环境影响较大，无法适用于复杂环境下的问题，可以提高激光雷达的复杂环境适应能力和计时精度，稳定性高。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

本发明的说明书中，说明了大量具体细节。然而能够理解的是，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。类似地，应当理解，为了精简本发明公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释呈反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。本发明并不局限于任何单一的方面，也不局限于任何单一的实施例，也不局限于这些方面和/或实施例的任意组合和/或置换。而且，可以单独使用本发明的每个方面和/或实施例或者与一个或更多其他方面和/或其实施例结合使用。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。

Claims (10)

1.一种基于FPGA的激光雷达自校准计时装置，其特征在于，包括：外部信号源、外部延迟模块和FPGA最小***；

所述外部信号源，用于产生激励信号，包括：激光的起始信号和回波信号；

所述FPGA最小***，包括：自校准模块、时刻鉴别模块、计时模块和运算模块；

所述自校准模块，用于当检测到来自于所述时刻鉴别模块的使能信号时，生成校准起始信号并发送给所述外部延迟模块，同时复位并使能所述自校准模块中的逐位加法器，以及在接收到所述外部延迟模块生成的校准截止信号时，对所述自校准模块中的逐位加法器进位链步长进行校准；

所述时刻鉴别模块，用于捕捉激光的起始信号和回波信号，并根据所述起始信号和回波信号的边沿信息，得到计时起始时刻与计时截止时刻；

所述计时模块，用于根据所述时刻鉴别模块获得的计时起始时刻与计时截止时刻，获得激光飞行周期内的进位数量与周期数量；

所述运算模块，用于根据所述进位数量、周期数量与校准后得到的进位链步长，计算得到激光飞行时间；

所述外部延迟模块，用于对所述自校准模块生成的校准起始信号进行延迟偏移，生成校准截止信号并返回给所述自校准模块。

2.根据权利要求1所述的装置，其特征在于，所述外部延迟模块由延迟线构成，具体用于对接收的校准起始信号Start_0进行延迟处理，得到校准截止信号Stop_0。

3.根据权利要求1所述的装置，其特征在于，所述计时模块由计时单元组成，所述计时单元的基本结构为逐位加法器进位链，其中，逐位加法器的单位步进，即进位链单位步长，是计时模块的最小单元。

4.根据权利要求3所述的装置，其特征在于，所述自校准模块由时刻鉴别电路和逐位加法器进位链组成，

所述时刻鉴别电路，用于当检测到来自于所述时刻鉴别模块的使能信号时，向所述外部延迟模块发送校准起始信号Start_0，同时复位并使能所述逐位加法器进位链，接收所述外部延迟模块对Start_0信号进行延迟处理后生成的校准截止信号Stop_0，根据Stop_0信号得到计时截止时刻，将所述计时截止时刻输出至所述自校准模块中的逐位加法器进位链，得到此时刻对应的所述自校准模块中的逐位加法器进位链的进位总长度，进而根据所述进位总长度和所述外部延迟模块的延迟时间，得到所述自校准模块中的逐位加法器进位链步长；以及当检测到来自于所述外部延迟模块的Stop_0信号时读取所述自校准模块中的逐位加法器的当前进位数量n0和当前周期数量t0。

5.根据权利要求4所述的装置，其特征在于，所述时刻鉴别模块，具体用于

当检测到来自于所述外部信号源的激光的起始信号Start时，根据所述起始信号的边沿信息得到计时起始时刻，使能所述计时模块开始进位操作；以及当检测到来自于所述外部信号源的激光的回波信号Stop时，根据回波信号的边沿信息得到计时截止时刻，暂停所述计时模块的进位操作并读取所述计时模块中的逐位加法器的当前进位数量n和当前周期数量t。

6.根据权利要求5所述的装置，其特征在于，所述计时模块，具体用于

根据所述时刻鉴别模块获得的计时起始时刻开始进位操作，逐次进位，当进位数量达到预先设置的每个周期所达到的最大进位数量N时，周期数量自加；以及根据所述时刻鉴别模块获得的计时截止时刻暂停进位操作。

7.根据权利要求6所述的装置，其特征在于，所述运算模块，具体用于

根据激光飞行周期内的进位数量、周期数量与校准后得到的进位链步长，通过第一公式计算得到激光飞行时间T；

其中，所述第一公式为：

T＝(L/n0)×(t×N+n)

L为所述外部延迟模块的预先设定值。

8.一种基于FPGA的激光雷达自校准计时方法，利用权利要求1-7中任一项所述的装置，其特征在于，包括：

自校准模块当检测到来自于时刻鉴别模块的使能信号时，生成校准起始信号并发送给外部延迟模块，同时复位并使能所述自校准模块中的逐位加法器；

所述外部延迟模块对所述自校准模块生成的校准起始信号进行延迟偏移，生成校准截止信号并返回给所述自校准模块；

所述自校准模块在接收到所述外部延迟模块生成的校准截止信号时，对所述自校准模块中的逐位加法器进位链步长进行校准；

时刻鉴别模块捕捉外部信号源产生的激光的起始信号和回波信号，并根据所述起始信号和回波信号的边沿信息，得到计时起始时刻与计时截止时刻；

计时模块根据所述时刻鉴别模块获得的计时起始时刻与计时截止时刻，获得激光飞行周期内的进位数量与周期数量；

运算模块根据所述激光飞行周期内的进位数量、周期数量以及校准后得到的进位链步长，计算得到激光飞行时间。

9.根据权利要求8所述的方法，其特征在于，所述自校准模块在接收到所述外部延迟模块生成的校准截止信号时，对所述自校准模块中的逐位加法器进位链步长进行校准，包括：

所述自校准模块中的时刻鉴别电路当检测到来自于所述时刻鉴别模块的使能信号时，向所述外部延迟模块发送校准起始信号Start_0，同时复位并使能所述逐位加法器进位链，接收所述外部延迟模块对Start_0信号进行延迟处理后生成的校准截止信号Stop_0，根据Stop_0信号得到计时截止时刻，将所述计时截止时刻输出至所述自校准模块中的逐位加法器进位链，得到此时刻对应的所述自校准模块中的逐位加法器进位链的进位总长度，进而根据所述进位总长度和所述外部延迟模块的延迟时间，得到所述自校准模块中的逐位加法器进位链步长；以及当检测到来自于所述外部延迟模块的Stop_0信号时读取所述自校准模块中的逐位加法器的当前进位数量n0和当前周期数量t0；

相应地，所述时刻鉴别模块捕捉外部信号源产生的激光的起始信号和回波信号，并根据所述起始信号和回波信号的边沿信息，得到计时起始时刻与计时截止时刻，包括：

所述时刻鉴别模块当检测到来自于所述外部信号源的激光的起始信号Start时，根据所述起始信号的边沿信息得到计时起始时刻，使能所述计时模块开始进位操作，以及当检测到来自于所述外部信号源的激光的回波信号Stop时，根据回波信号的边沿信息得到计时截止时刻，暂停所述计时模块的进位操作并读取所述计时模块中的逐位加法器的当前进位数量n和当前周期数量t；

相应地，所述计时模块根据所述时刻鉴别模块获得的计时起始时刻与计时截止时刻，获得激光飞行周期内的进位数量与周期数量，包括：

所述计时模块根据所述时刻鉴别模块获得的计时起始时刻开始进位操作，逐次进位，当进位数量达到预先设置的每个周期所达到的最大进位数量N时，周期数量自加；以及根据所述时刻鉴别模块获得的计时截止时刻暂停进位操作。

10.根据权利要求9所述的方法，其特征在于，所述运算模块根据所述激光飞行周期内的进位数量、周期数量以及校准后得到的进位链步长，计算得到激光飞行时间，包括：

所述运算模块根据激光飞行周期内的进位数量、周期数量以及校准后得到的进位链步长，通过第一公式计算得到激光飞行时间T；

其中，所述第一公式为：

T＝(L/n0)×(t×N+n)

L为所述外部延迟模块的预先设定值。