CN109682711A - 用于tem构效关联直接原位表征的芯片及其制作方法 - Google Patents

Abstract

本发明提供一种用于TEM构效关联直接原位表征的芯片及其制作方法，芯片包括主芯片及辅芯片，其中，主芯片包括：具有观测孔的悬臂梁、主芯片凹槽、主芯片窗口及气孔；辅芯片包括：辅芯片窗口；通过悬臂梁的谐振用以检测位于悬臂梁上的待测样品的质量变化；通过将主芯片及辅芯片相对设置，并分别固定于TEM样品杆上，以在主芯片、辅芯片及TEM样品杆之间形成闭合空间，并通过辅芯片窗口、观测孔及主芯片窗口观测位于悬臂梁上的待测样品的形貌变化。本发明可以在TEM内实现对同一待测样品的形貌变化观测及质量变化检测，以进行直接、原位、实时表征，可广泛应用于纳米材料在气固反应过程中的TEM原位表征。

Description

用于TEM构效关联直接原位表征的芯片及其制作方法

技术领域

本发明属于TEM原位表征领域，涉及一种用于TEM构效关联直接原位表征的芯片及其制作方法。

背景技术

迄今为止，纳米材料的研究已取得丰富的成果，如何使纳米材料的研究成果走向功能化广泛应用已成为目前面临的主要问题。为实现该突破，将纳米结构与其性能关联起来，建立明确的构效关系，是解决问题的有效途径。

在纳米结构的观测中，透射电子显微镜(TEM)、扫描电子显微镜(SEM)、扫描探针显微镜(SPM)等方法已广为使用，分辨率可达单原子级。但这些方法主要还局限于纳米结构与形貌的表征，难以对理化特性进行深入的测量研究；另一方面，材料的物性测量主要应用传统的核磁共振(NMR)、X射线光电子能谱分析(XPS)、傅立叶红外光谱仪(FT-IR)、质谱分析(MS)等设备，这类材料物性表征很难与纳米结构观测紧密关联。

目前TEM电镜领域的一个重要发展趋势是原位表征技术。传统的TEM只能对制备好的样品在真空和常温环境下进行静态表征，已经越来越不能满足现代科学研究的要求。例如人们期望在对一些材料进行微结构观看的同时，在样品周围引入外场，如热场、电场、磁场、力场、甚至引入气体等等，以期望在该环境下对样品进行原位表征，获得样品形貌的实时变化，并期望获得样品的物化性能。

因此，提供一种可对材料进行构效关联原位表征的芯片及其制作方法，以将材料结构与材料物化性能关联起来，实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种用于TEM构效关联直接原位表征的芯片及其制作方法，用于解决现有技术中无法实现将材料结构与材料物化性能关联起来，进行构效关联原位表征的问题。

为实现上述目的及其他相关目的，本发明提供一种用于TEM构效关联直接原位表征的芯片及其制作方法，所述芯片包括主芯片及辅芯片，其中，所述主芯片包括：

悬臂梁，所述悬臂梁包括观测孔，通过所述悬臂梁的谐振用以检测位于所述悬臂梁上的待测样品的质量变化；

主芯片凹槽，所述主芯片凹槽位于所述悬臂梁下方，通过所述主芯片凹槽为所述悬臂梁的谐振提供容纳空间；

主芯片窗口，所述主芯片窗口位于所述观测孔下方；

气孔，所述气孔位于所述悬臂梁的外侧并贯穿所述主芯片，所述气孔包括主芯片进气孔及主芯片出气孔；

所述辅芯片包括：

辅芯片窗口，所述辅芯片窗口位于所述观测孔上方；

所述主芯片及辅芯片相对设置，并分别固定于TEM样品杆上，且所述主芯片与所述辅芯片之间形成气体通道，所述气体通道与所述主芯片进气孔及主芯片出气孔相连接；所述主芯片、辅芯片及TEM样品杆之间形成闭合空间；TEM通过所述辅芯片窗口、观测孔及主芯片窗口观测所述待测样品的形貌变化。

可选的，所述待测样品的形貌变化观测及质量变化检测交替进行；其中，所述待测样品的质量变化检测使用开环扫频测试，输出信号为所述悬臂梁的谐振频率，利用该输出信号的变化换算为所述待测样品的质量变化。

可选的，所述主芯片包括加热电阻及检测压阻，其中，所述加热电阻通以直流叠加交流的电流，用于同时驱动所述悬臂梁的振动及控制所述悬臂梁的温度。

可选的，所述观测孔包括通孔或带有氮化硅薄膜的观测孔。

可选的，所述氮化硅薄膜的厚度范围包括10nm～50nm，且所述待测样品位于所述氮化硅薄膜上。

可选的，所述主芯片窗口包括氮化硅薄膜主芯片窗口，所述氮化硅薄膜的厚度范围包括10nm～100nm；所述辅芯片窗口包括氮化硅薄膜辅芯片窗口，所述氮化硅薄膜的厚度范围包括10nm～100nm。

可选的，所述悬臂梁下表面与所述主芯片窗口之间包括深度范围为0.5μm～10μm的间隙。

可选的，所述辅芯片还包括与所述悬臂梁对应设置的辅芯片凹槽，所述辅芯片凹槽的深度范围包括5μm～400μm。

可选的，所述主芯片及辅芯片与所述TEM样品杆之间还包括密封圈。

本发明还提供一种用于TEM构效关联直接原位表征的芯片的制作方法，所述芯片包括主芯片及辅芯片，其中，制作所述主芯片包括以下步骤：

提供主芯片基底；

在所述主芯片基底中制作悬臂梁、主芯片凹槽、主芯片窗口及气孔；其中，所述悬臂梁包括观测孔；所述主芯片凹槽位于所述悬臂梁下方，通过所述主芯片凹槽为所述悬臂梁的谐振提供容纳空间；所述主芯片窗口位于所述观测孔下方；所述气孔位于所述悬臂梁的外侧并贯穿所述主芯片，所述气孔包括主芯片进气孔及主芯片出气孔；通过所述悬臂梁的谐振用以检测位于所述悬臂梁上的待测样品的质量变化；

制作所述辅芯片包括以下步骤：

提供辅芯片基底；

在所述辅芯片基底中制作辅芯片窗口，所述辅芯片窗口位于所述观测孔上方；TEM通过所述辅芯片窗口、观测孔及主芯片窗口观测所述待测样品的形貌变化。

可选的，所述主芯片基底包括位于上方的上单晶硅片及位于下方的下单晶硅片，其中，所述悬臂梁形成于所述上单晶硅片中；所述主芯片凹槽及主芯片窗口形成于所述下单晶硅片中。

可选的，包括将所述上单晶硅片与所述下单晶硅片进行键合的步骤。

可选的，包括在所述主芯片基底中制作加热电阻、检测压阻及电路引线的步骤。

可选的，制作所述悬臂梁、主芯片凹槽、主芯片窗口、辅芯片窗口及气孔的方法包括KOH腐蚀法、深反应离子刻蚀(DRIE)、反应离子刻蚀(RIE)、XeF₂气相腐蚀及释放腐蚀中的一种或组合。

如上所述，本发明提供了一种用于TEM构效关联直接原位表征的芯片及其制作方法，通过主芯片、辅芯片以及TEM样品杆上的密封圈的配合，可将通入的反应气体局域在密闭的反应腔之中，避免对TEM的腔体的高真空环境造成破坏；TEM的透射电子束可穿透主芯片窗口及辅芯片窗口上集成的氮化硅薄膜，从而可对位于悬臂梁上的待测样品进行高分辨成像，实现在气固反应过程中，对待测样品的结构进行原位TEM表征；通过悬臂梁可进行谐振微称重，从而实时地获取位于悬臂梁上的待测样品的质量变化，进而利用变温微称重法提取待测样品与气体界面分子作用的理化特性参数。通过将悬臂梁及观测孔相集成，并采用对待测样品的形貌变化观测及质量变化检测的交替进行，可对同一待测样品进行直接原位表征。本发明可直接、原位、实时表征，可广泛应用于纳米材料在气固反应过程中的TEM原位表征。

附图说明

图1显示为实施例一中的用于TEM构效关联直接原位表征的芯片的结构示意图。

图2显示为沿图1中的A-A’虚线部分所形成的剖面结构示意图。

图3显示为图2中的剖面结构示意图。

图4显示为实施例一中的用于TEM构效关联直接原位表征的芯片安装在TEM样品杆上的剖面结构示意图。

图5a～图5m显示为实施例二中制作主芯片各步骤所呈现的剖面结构示意图。

图6a～图6b显示为实施例二中制作辅芯片各步骤所呈现的剖面结构示意图。

元件标号说明

1 上单晶硅片

2 上临时氧化层

3 上浅槽

4 埋氧层

5 观测孔预开孔

6 悬臂梁预开孔

7 下单晶硅片

8 下临时氧化层

9 主芯片凹槽

10 主芯片窗口

11 器件层

12 绝缘材料层

13 加热电阻

14 检测压阻

15 接触孔

16 电路引线

17 悬臂梁

18 观测孔

19 主芯片进气孔

20 主芯片出气孔

21 辅芯片基底

22 辅芯片窗口

23 TEM样品杆

24 密封圈

25 气流方向

26 气流通道

h 间隙深度

具体实施方式

由于人们在应用TEM过程中，期望在待测样品周围引入外场，如热场、电场、磁场、力场、甚至引入气体等等，并期望在该环境下对待测样品进行原位表征，以获得样品形貌的实时变化，并期望获得样品的物化性能。为解决这一问题，经研究：热力学或动力学参数(包括焓变、熵变、界面能、活化能等)是反映物理化学过程本质特性的重要理化参数。界面上自组装等纳米构筑是否达到按需构筑，用反映其功能特性背后本质的物理化学参数来定量表征分析，是一种类似纳米材料“基因”研究的方法，这样的测量表征可以帮助避免常规“试错法”研制纳米材料的繁琐费时和难以达到最佳性能的共性问题。通过精确测量界面自组装行为的热力学/动力学体系参数，可以揭示纳米界面分子作用机制与过程，对于新能源、催化、生化敏感等领域的先进功能纳米材料的开发具有重要意义。

另外，经研究：基于MEMS技术的谐振式悬臂梁可实时记录涂敷在悬臂梁上的材料的微小质量变化量，可快速、精确得到作用于负载材料表面的分子数量。因此利用谐振式悬臂梁，采用变温微称重方法，可快速提取界面材料与分子作用的整套理化参数，用来揭示纳米界面分子作用机制与过程，对于新能源、催化、生化敏感等领域的先进功能纳米材料开发具有重要意义。

综上，将TEM原位表征与谐振式悬臂梁微称重功能结合起来，形成TEM构效关联原位表征的芯片，以在TEM中同步实现气固反应过程中的纳米材料微称重与结构观测，并利用变温微称重方法，快速提取材料与气体分子界面作用的整套理化参数，进而建立材料的理化参数与原位观测到的材料结构之间的联系，实现纳米材料的TEM构效关联原位表征。通过测量结构与理化性质间的关系，对纳米材料按需构筑进行优化指导，特别是根据测量的界面自组装动力学/热力学参数，可指导外场作用来调控界面自组装，进而达到可控的自组装分子排列和取向，实现用测量技术支撑纳米材料的研发。

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1～图6b。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

参阅图1～图4，本实施例提供一种用于TEM构效关联直接原位表征的芯片，所述芯片包括主芯片及辅芯片，其中，所述主芯片包括：

悬臂梁17，所述悬臂梁17包括观测孔18；通过所述悬臂梁17的谐振用以检测位于所述悬臂梁17上的待测样品的质量变化；

主芯片凹槽9，所述主芯片凹槽9位于所述悬臂梁17下方，通过所述主芯片凹槽9为所述悬臂梁17的谐振提供容纳空间；

主芯片窗口10，所述主芯片窗口10位于所述观测孔18下方；

气孔，所述气孔位于所述悬臂梁17的外侧并贯穿所述主芯片，所述气孔包括主芯片进气孔19及主芯片出气孔20；

所述辅芯片包括：

辅芯片窗口22，所述辅芯片窗口22位于所述观测孔18上方；

所述主芯片及辅芯片相对设置，并分别固定于TEM样品杆23上，且所述主芯片与所述辅芯片之间形成气体通道26，所述气体通道26与所述主芯片进气孔19及主芯片出气孔20相连接；所述主芯片、辅芯片及TEM样品杆23之间形成闭合空间；TEM通过所述辅芯片窗口22、观测孔18及主芯片窗口10观测所述待测样品的形貌变化。

本实施例在主芯片上制作包括观测孔的悬臂梁，通过将悬臂梁及观测孔相集成，用以检测位于悬臂梁上的待测样品的质量变化及形貌变化，可对同一待测样品进行直接原位表征；通过贯穿主芯片且与气体通道相连接的气孔，使得主芯片、辅芯片及TEM样品杆之间形成闭合空间。由于TEM观测的待测样品与称量质量变化的待测样品为同一样品，因此该方法称作直接原位表征。

作为该实施例的进一步实施例，所述待测样品的形貌变化观测及质量变化检测交替进行；其中，所述待测样品的质量变化检测使用开环扫频测试，输出信号为所述悬臂梁17的谐振频率，利用该输出信号的变化换算为所述待测样品的质量变化。

作为该实施例的进一步实施例，所述主芯片包括加热电阻13及检测压阻14，其中，所述加热电阻13通以直流叠加交流的电流，用于同时驱动所述悬臂梁17的振动及控制所述悬臂梁17的温度。

具体的，所述加热电阻13可用以驱动所述悬臂梁17进行受迫振动；通过改变施加在所述加热电阻13上的直流电流，可以控制所述悬臂梁17的温度；所述检测压阻14用以检测所述悬臂梁17的振动；通过扫频可以得到所述悬臂梁17的幅频特性曲线，从而获得所述悬臂梁17的谐振频率；当所述悬臂梁17上的所述待测样品的质量发生变化时，其谐振频率随之改变，通过测量该谐振频率的变化量可获得位于所述悬臂梁17上的所述待测样品的质量变化。所述加热电阻13及检测压阻14的具体种类此处不作限制。所述电路引线16可包括但不限于Al、Au等材料。

作为该实施例的进一步实施例，所述观测孔18包括通孔或带有氮化硅薄膜的观测孔，所述氮化硅薄膜的厚度范围包括10nm～50nm，且所述待测样品位于所述氮化硅薄膜上(未图示)。

具体的，当所述观测孔18采用通孔时，所述待测样品可位于所述通孔的边缘，且所述待测样品可延伸至所述通孔内，以便于后续的观测；当所述观测孔18采用带有氮化硅薄膜的观测孔时，所述待测样品可位于所述氮化硅薄膜上，以便于后续的观测，所述氮化硅薄膜可位于所述观测孔18的底部，但并不局限于此。本实施例中，优选所述待测样品位于所述观测孔18的边缘，并延伸至所述观测孔18的中心，且所述观测孔18与所述主芯片窗口10及辅芯片窗口22三者的中心位于同一垂直线上，以便于后续对待测样品的观测。

作为该实施例的进一步实施例，所述主芯片窗口10包括氮化硅薄膜主芯片窗口，所述氮化硅薄膜的厚度范围包括10nm～100nm；所述辅芯片窗口22包括氮化硅薄膜辅芯片窗口，所述氮化硅薄膜的厚度范围包括10nm～100nm。

具体的，所述主芯片窗口10采用氮化硅薄膜主芯片窗口及辅芯片窗口22采用氮化硅薄膜辅芯片窗口，可使得TEM的透射电子束可穿透所述主芯片窗口10及辅芯片窗口22，且可避免反应气体的泄漏，从而可对所述待测样品进行高分辨成像，实现在气固反应过程中，通过所述辅芯片窗口22、观测孔18及主芯片窗口10观测所述待测样品的形貌变化，对待测样品的结构进行形貌表征。所述氮化硅薄膜的厚度可采用如20nm、30nm等，此处不作限制。

作为该实施例的进一步实施例，所述主芯片及辅芯片与所述TEM样品杆23之间还包括密封圈24。

具体的，所述密封圈24包括O型密封圈，其材质包括硅胶，但并不局限于此。由于所述主芯片与所述辅芯片之间形成气体通道26，且所述气体通道26与所述主芯片进气孔19及主芯片出气孔20相连接，使得气体自所述主芯片进气孔19进入，经所述气体通道26为所述待测样品提供反应气体，而后经所述主芯片出气孔20排出，以形成气流方向25。所述主芯片及辅芯片与所述TEM样品杆23之间通过所述密封圈24形成良好的闭合空间，可避免反应气体渗漏至TEM中，从而可避免对TEM的腔体的高真空环境造成破坏。

作为该实施例的进一步实施例，所述悬臂梁17下表面与所述主芯片窗口10之间包括间隙，所述间隙深度h的范围包括0.5μm～10μm。

具体的，如图4，所述间隙可为所述悬臂梁17提供容纳空间，为确保TEM对待测样品的观测，所述间隙深度h的范围优选为0.5μm～10μm，如1μm，但并不局限于此。

作为该实施例的进一步实施例，所述辅芯片还包括与所述悬臂梁17对应设置的辅芯片凹槽(未图示)，所述辅芯片凹槽的深度范围包括5μm～400μm。

具体的，所述辅芯片凹槽位于所述悬臂梁17的上方，所述主芯片凹槽9及辅芯片凹槽的尺寸大于所述悬臂梁17的尺寸，从而可为所述悬臂梁17的谐振提供足够的收容空间。

实施例二

本实施例还提供一种用于TEM构效关联直接原位表征的芯片的制作方法，所述芯片包括主芯片及辅芯片，其中，制作所述主芯片包括以下步骤：

提供主芯片基底；

在所述主芯片基底中制作悬臂梁、主芯片凹槽、主芯片窗口及气孔；其中，所述悬臂梁包括观测孔；所述主芯片凹槽位于所述悬臂梁下方，通过所述主芯片凹槽为所述悬臂梁的谐振提供容纳空间；所述主芯片窗口位于所述观测孔下方；所述气孔位于所述悬臂梁的外侧并贯穿所述主芯片，所述气孔包括主芯片进气孔及主芯片出气孔；通过所述悬臂梁的谐振用以检测位于所述悬臂梁上的待测样品的质量变化；

制作所述辅芯片包括以下步骤：

提供辅芯片基底；

在所述辅芯片基底中制作辅芯片窗口，所述辅芯片窗口位于所述观测孔上方；TEM通过所述辅芯片窗口、观测孔及主芯片窗口观测所述待测样品的形貌变化。

本实施例通过在主芯片上制作包括观测孔的悬臂梁，通过将悬臂梁及观测孔相集成，用以检测位于悬臂梁上的待测样品的质量变化及形貌变化，可对同一待测样品进行直接原位表征；通过贯穿主芯片且与气体通道相连接的气孔，使得主芯片、辅芯片及TEM样品杆之间形成闭合空间。

如图5a～图5m，示意了制作所述主芯片各步骤所呈现的剖面结构示意图；图6a～图6b示意了制作辅芯片各步骤所呈现的剖面结构示意图。本实施例可用于制作实施例一中的所述芯片，但所述芯片的制备方法并不局限于此，所述芯片的结构此处不再赘述。

作为该实施例的进一步实施例，所述主芯片基底包括位于上方的上单晶硅片1及位于下方的下单晶硅片7，其中，包括观测孔18的所述悬臂梁17形成于所述上单晶硅片1中；所述主芯片凹槽9及主芯片窗口10形成于所述下单晶硅片7中。

具体的，为简化工艺步骤，提高操作便捷性，本实施例中所述主芯片基底包括所述上单晶硅片1及下单晶硅片7，但并不局限于此，可根据需要进行选择。所述上单晶硅片1及下单晶硅片7可包括N型或P型、晶面为(100)、单面或双面抛光的硅片。本实施例中，所述上单晶硅片1及下单晶硅片7均采用N型，厚度包括420μm，初始电阻率1Ω·cm～10Ω·cm，轴偏切包括0±0.1°。

作为该实施例的进一步实施例，所述上单晶硅片1的表面包括一层上临时氧化层2，所述下单晶硅片7的表面包括一层下临时氧化层8。

具体的，所述上临时氧化层2及下临时氧化层8的厚度范围包括本实施例中，所述上临时氧化层2及下临时氧化层8的厚度采用利用所述上临时氧化层2及下临时氧化层8作为腐蚀掩模，可通过KOH腐蚀液在所述上单晶硅片1及下单晶硅片7表面进行腐蚀。

作为该实施例的进一步实施例，包括将所述上单晶硅片1与所述下单晶硅片7进行键合的步骤。

具体的，在完成所述上单晶硅片1与所述下单晶硅片7的制作后，包括将所述上单晶硅片1与所述下单晶硅片7进行键合的步骤，而后进行后续可同步将所述上单晶硅片1与所述下单晶硅片7进行制作的步骤，以减少工艺步骤。

作为该实施例的进一步实施例，包括在所述主芯片基底中制作加热电阻13、检测压阻14及电路引线16的步骤。

具体的，所述加热电阻13及检测压阻14的种类及作用同实施例一，此处不再赘述。所述加热电阻13、检测压阻14与所述电路引线16的连接关系同实施例一，此处不再赘述。其中，所述电路引线16可包括但不限于Al、Au等材料。

作为该实施例的进一步实施例，制作所述悬臂梁17、主芯片凹槽9、主芯片窗口10、辅芯片窗口22及气孔的方法包括KOH腐蚀法、深反应离子刻蚀(DRIE)、反应离子刻蚀(RIE)、XeF₂气相腐蚀及释放腐蚀中的一种或组合。

如图5a～图5m，示意了制作所述主芯片各步骤所呈现的剖面结构示意图。

如图5a，首先提供所述上单晶硅片1，并在所述上单晶硅片1的表面生长所述上临时氧化层2。所述上单晶硅片1包括N型或P型、晶面为(100)、单面或双面抛光的硅片。本实施例中，所述上单晶硅片1采用N型，厚度采用420μm，初始电阻率1Ω·cm～10Ω·cm，轴偏切0±0.1°。所述上临时氧化层2的厚度范围包括本实施例中，所述上临时氧化层2的厚度采用

如图5b，在所述上单晶硅片1一表面刻蚀上浅槽3。通过所述上临时氧化层2作为腐蚀掩模，以便于利用KOH腐蚀液在所述上单晶硅片1的表面进行腐蚀，以形成所述上浅槽3。所述上浅槽3的深度范围包括0.5μm～10μm。本实施例中，所述上浅槽3的深度优选为2μm。此步骤还可包括在所述上浅槽3中制作观测孔18的氮化硅薄膜的步骤，其中，所述氮化硅薄膜的厚度范围包括10nm～50nm，制备方法包括沉积所述氮化硅薄膜，并将所述氮化硅薄膜图形化，用于制作带有所述氮化硅薄膜的所述观测孔18。本实施例中，为减少工艺步骤，所述观测孔18采用通孔。

如图5c，将所述上单晶硅片1表面的所述临时氧化层2去除，然后在所述上单晶硅片1的表面重新生长一层埋氧层4。所述上临时氧化层2的去除方法包括BOE湿法腐蚀。所述埋氧层4包括厚度范围为的氧化硅。本实施例中，所述埋氧层4的厚度采用

如图5d，将所述埋氧层4图形化，形成观测孔预开孔5及悬臂梁预开孔6。所述埋氧层4图形化的方法包括BOE湿法腐蚀。所述观测孔预开孔5为后续形成所述观测孔18提供刻蚀窗口，所述悬臂梁预开孔6为后续形成所述悬臂梁17提供刻蚀窗口。

如图5e，提供所述下单晶硅片7，并在所述下单晶硅片7的表面生长所述下临时氧化层8。所述下单晶硅片7包括N型或P型、晶面为(100)、单面或双面抛光的硅片。本实施例中，所述下单晶硅片7采用N型，厚度采用420μm，初始电阻率1Ω·cm～10Ω·cm，轴偏切0±0.1°。所述下临时氧化层8的厚度范围包括本实施例中，所述下临时氧化层8的厚度采用

如图5f，在所述下单晶硅片7一表面进行刻蚀，以形成主芯片凹槽9。所述主芯片凹槽9采用KOH腐蚀液在下单晶硅片7一表面进行腐蚀，形成所述主芯片凹槽9，所述主芯片凹槽9的深度范围包括0.5μm～50μm。本实施例中，所述主芯片凹槽9的深度采用1μm。

如图5g，在所述主芯片凹槽9中制作主芯片窗口10。所述主芯片窗口10的厚度范围包括10nm～50nm，所述主芯片窗口10的材料包括氮化硅或低应力氮化硅。本实施例中，所述主芯片窗口10的厚度采用30nm，包括采用LPCVD方法制备的低应力氮化硅。

如图5h，将所述下单晶硅9表面的下临时氧化层8去除，所述下临时氧化层8的去除方法包括BOE湿法腐蚀8。

如图5i，将完成图5d工艺的所述上单晶硅片1与完成图5h工艺的所述下单晶硅片7进行键合，且使得所述主芯片窗口10位于所述观测孔预开孔5的下方。然后将所述上单晶硅片1进行CMP减薄，以形成器件层11。所述器件层11的厚度范围包括1μm～10μm。本实施例中，所述器件层11的厚度采用3μm。

如图5j，将所述主芯片基底的表面通过氧化生长绝缘材料层12，然后通过离子注入法或扩散法在所述器件层11中制作所述加热电阻13以及检测压阻14。再在所述加热电阻13以及检测压阻14上方刻蚀，去除绝缘材料层12，以形成接触孔15，去除所述绝缘材料层12的方法包括RIE刻蚀法。所述绝缘材料层12包括氧化硅或氮化硅，其厚度范围包括本实施例中，所述绝缘材料层12采用厚度为的氧化硅。

如图5k，在剩余的所述绝缘材料层12的表面及接触孔15中形成电路引线16。所述电路引线16包括但不限于Al、Au等材料。本实施例中，所述电路引线16采用Au线。

如图5l，对所述器件层11进行刻蚀，刻蚀位置与所述观测孔预开孔5及悬臂梁预开孔6相对应，以释放所述观悬臂梁17及位于所述悬臂梁17上的观测孔18。所述器件层11进行刻蚀时，可以选用KOH湿法腐蚀、DRIE干法刻蚀、XeF₂气相腐蚀或释放腐蚀等方法。本实施例中，选用KOH湿法腐蚀的方法来进行所述器件层11的刻蚀。

如图5m，对所述下单晶硅片7进行刻蚀，以释放所述主芯片窗口10、主芯片进气孔19及主芯片出气孔20，包括利用KOH湿法腐蚀的方法来进行所述下单晶硅片7的刻蚀，从而完成所述主芯片的制作。

图6a～图6b示意了制作所述辅芯片各步骤所呈现的剖面结构示意图。

如图6a，提供辅芯片基底21，所述辅芯片基底21包括一单晶硅片，所述单晶硅片表面生长有一层薄膜材料，将所述薄膜材料图形化，用于制作所述辅芯片窗口22。所述辅芯片基底21包括N型或P型、晶面为(100)、单面或双面抛光的硅片。本实施例中所述辅芯片基底21采用N型单晶硅片，厚度采用420μm，初始电阻率1Ω·cm～10Ω·cm，轴偏切0±0.1°。所述辅芯片窗口22的材料包括氮化硅薄膜或低应力氮化硅薄膜，厚度范围包括10nm～50nm。本实施例中，所述辅芯片窗口22采用厚度为30nm，通过LPCVD法形成的低应力氮化硅薄膜。在制备所述辅芯片窗口22之前还可包括制作辅芯片凹槽的步骤，所述辅芯片凹槽的深度范围包括1μm～400μm，所述辅芯片凹槽位于所述悬臂梁17的上方，所述辅芯片凹槽的尺寸大于所述悬臂梁17的尺寸，从而可为所述悬臂梁17的谐振提供足够的收容空间，而后在所述辅芯片凹槽中制备所述辅芯片窗口22。

如图6b，对所述辅芯片基底21进行刻蚀，以释放所述辅芯片窗口22，包括利用KOH湿法腐蚀的方法来进行所述辅芯片基底21的刻蚀，以完成所述辅芯片的制作。

实施例三

本实施例还提供一种采用实施例一及二中的TEM构效关联直接原位表征的所述芯片对Cu纳米线与H₂S气体的界面反应进行原位实时构效关联表征的应用，以进一步介绍本发明。

表征的具体步骤如下：

将Cu纳米线用水分散后，利用移液器分别涂覆在所述主芯片的所述悬臂梁17中的所述观测孔18的边缘；待水干后将所述主芯片装入所述TEM样品杆23中，且将所述辅芯片装入所述TEM样品杆23中，置入TEM中。

用高纯氮气吹扫12小时后，将所述芯片通电，在维持330K、100mbar的环境不变的条件下，预热1小时，然后在TEM下，对位于所述悬臂梁17上的Cu纳米线的形貌进行录像，进行录像10秒和扫频记录所述悬臂梁17的谐振频率10秒的交替操作。

45分钟后，将通入气体切换为同样流量和压力的稀释H₂S气体(浓度1ppm)，同样进行录像和扫频交替的操作，通过TEM在所述悬臂梁17上观测Cu纳米线形貌变化，利用所述悬臂梁17实时获得所述悬臂梁17谐振频率的减小量，从而计算出Cu纳米线质量的增加量。

综上所述，本发明提供了一种用于TEM构效关联直接原位表征的芯片及其制作方法，通过主芯片、辅芯片以及TEM样品杆上的密封圈的配合，可将通入的反应气体局域在密闭的反应腔之中，避免对TEM的腔体的高真空环境造成破坏；TEM的透射电子束可穿透主芯片窗口及辅芯片窗口上集成的氮化硅薄膜，从而可对位于悬臂梁上的待测样品进行高分辨成像，实现在气固反应过程中，对待测样品的结构进行原位TEM表征；主芯片上集成的悬臂梁可进行谐振微称重，从而实时地获取位于悬臂梁上的待测样品的质量变化，进而利用变温微称重法提取待测样品与气体界面分子作用的理化特性参数。通过将悬臂梁及观测孔相集成，并采用对待测样品的形貌变化观测及质量变化检测的交替进行，可对同一待测样品进行直接原位表征。本发明可进行待测样品的形貌变化及质量变化检测，利用变温微称重方法，可在TEM中观测待测样品形貌变化，快速提取待测样品与气体分子界面作用的整套理化参数，进而建立材料的理化参数与材料结构之间的联系，实现材料的TEM构效关联原位表征；通过测量结构与理化性质间的关系，对材料按需构筑进行优化指导，特别是根据测量的界面自组装动力学/热力学参数，可指导外场作用来调控界面自组装，进而达到可控的自组装分子排列和取向，实现用测量技术支撑纳米材料的研发。本发明可直接、原位、实时表征，可广泛应用于纳米材料在气固反应过程中的TEM原位表征。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种用于TEM构效关联直接原位表征的芯片，其特征在于，所述芯片包括主芯片及辅芯片，其中，所述主芯片包括：

悬臂梁，所述悬臂梁包括观测孔，通过所述悬臂梁的谐振用以检测位于所述悬臂梁上的待测样品的质量变化；

主芯片凹槽，所述主芯片凹槽位于所述悬臂梁下方，通过所述主芯片凹槽为所述悬臂梁的谐振提供容纳空间；

主芯片窗口，所述主芯片窗口位于所述观测孔下方；

气孔，所述气孔位于所述悬臂梁的外侧并贯穿所述主芯片，所述气孔包括主芯片进气孔及主芯片出气孔；

所述辅芯片包括：

辅芯片窗口，所述辅芯片窗口位于所述观测孔上方；

所述主芯片及辅芯片相对设置，并分别固定于TEM样品杆上，且所述主芯片与所述辅芯片之间形成气体通道，所述气体通道与所述主芯片进气孔及主芯片出气孔相连接；所述主芯片、辅芯片及TEM样品杆之间形成闭合空间；TEM通过所述辅芯片窗口、观测孔及主芯片窗口观测所述待测样品的形貌变化。

2.根据权利要求1所述的用于TEM构效关联直接原位表征的芯片，其特征在于：所述待测样品的形貌变化观测及质量变化检测交替进行；其中，所述待测样品的质量变化检测使用开环扫频测试，输出信号为所述悬臂梁的谐振频率，利用该输出信号的变化换算为所述待测样品的质量变化。

3.根据权利要求1所述的用于TEM构效关联直接原位表征的芯片，其特征在于：所述主芯片包括加热电阻及检测压阻，其中，所述加热电阻通以直流叠加交流的电流，用于同时驱动所述悬臂梁的振动及控制所述悬臂梁的温度。

4.根据权利要求1所述的用于TEM构效关联直接原位表征的芯片，其特征在于：所述观测孔包括通孔或带有氮化硅薄膜的观测孔。

5.根据权利要求4所述的用于TEM构效关联直接原位表征的芯片，其特征在于：所述氮化硅薄膜的厚度范围包括10nm～50nm，且所述待测样品位于所述氮化硅薄膜上。

6.根据权利要求1所述的用于TEM构效关联直接原位表征的芯片，其特征在于：所述主芯片窗口包括氮化硅薄膜主芯片窗口，所述氮化硅薄膜的厚度范围包括10nm～100nm；所述辅芯片窗口包括氮化硅薄膜辅芯片窗口，所述氮化硅薄膜的厚度范围包括10nm～100nm。

7.根据权利要求1所述的用于TEM构效关联直接原位表征的芯片，其特征在于：所述悬臂梁下表面与所述主芯片窗口之间包括深度范围为0.5μm～10μm的间隙。

8.根据权利要求1所述的用于TEM构效关联直接原位表征的芯片，其特征在于：所述辅芯片还包括与所述悬臂梁对应设置的辅芯片凹槽，所述辅芯片凹槽的深度范围包括5μm～400μm。

9.根据权利要求1所述的用于TEM构效关联直接原位表征的芯片，其特征在于：所述主芯片及辅芯片与所述TEM样品杆之间还包括密封圈。

10.一种用于TEM构效关联直接原位表征的芯片的制作方法，其特征在于，所述芯片包括主芯片及辅芯片，其中，制作所述主芯片包括以下步骤：

提供主芯片基底；

在所述主芯片基底中制作悬臂梁、主芯片凹槽、主芯片窗口及气孔；其中，所述悬臂梁包括观测孔；所述主芯片凹槽位于所述悬臂梁下方，通过所述主芯片凹槽为所述悬臂梁的谐振提供容纳空间；所述主芯片窗口位于所述观测孔下方；所述气孔位于所述悬臂梁的外侧并贯穿所述主芯片，所述气孔包括主芯片进气孔及主芯片出气孔；通过所述悬臂梁的谐振用以检测位于所述悬臂梁上的待测样品的质量变化；

制作所述辅芯片包括以下步骤：

提供辅芯片基底；

在所述辅芯片基底中制作辅芯片窗口，所述辅芯片窗口位于所述观测孔上方；TEM通过所述辅芯片窗口、观测孔及主芯片窗口观测所述待测样品的形貌变化。

11.根据权利要求10所述的用于TEM构效关联直接原位表征的芯片的制作方法，其特征在于：所述主芯片基底包括位于上方的上单晶硅片及位于下方的下单晶硅片，其中，所述悬臂梁形成于所述上单晶硅片中；所述主芯片凹槽及主芯片窗口形成于所述下单晶硅片中。

12.根据权利要求11所述的用于TEM构效关联直接原位表征的芯片的制作方法，其特征在于：包括将所述上单晶硅片与所述下单晶硅片进行键合的步骤。

13.根据权利要求10所述的用于TEM构效关联直接原位表征的芯片的制作方法，其特征在于：包括在所述主芯片基底中制作加热电阻、检测压阻及电路引线的步骤。

14.根据权利要求10所述的用于TEM构效关联直接原位表征的芯片的制作方法，其特征在于：制作所述悬臂梁、主芯片凹槽、主芯片窗口、辅芯片窗口及气孔的方法包括KOH腐蚀法、深反应离子刻蚀(DRIE)、反应离子刻蚀(RIE)、XeF₂气相腐蚀及释放腐蚀中的一种或组合。