CN109671623B - 栅极与薄膜晶体管的制造方法 - Google Patents
栅极与薄膜晶体管的制造方法 Download PDFInfo
- Publication number
- CN109671623B CN109671623B CN201811568270.7A CN201811568270A CN109671623B CN 109671623 B CN109671623 B CN 109671623B CN 201811568270 A CN201811568270 A CN 201811568270A CN 109671623 B CN109671623 B CN 109671623B
- Authority
- CN
- China
- Prior art keywords
- metal layer
- manufacturing
- gate
- aluminum
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 239000010409 thin film Substances 0.000 title claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 83
- 239000002184 metal Substances 0.000 claims abstract description 83
- 239000002131 composite material Substances 0.000 claims abstract description 40
- UNQHSZOIUSRWHT-UHFFFAOYSA-N aluminum molybdenum Chemical compound [Al].[Mo] UNQHSZOIUSRWHT-UHFFFAOYSA-N 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 18
- 238000004544 sputter deposition Methods 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical group [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 239000002253 acid Substances 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开一种栅极与薄膜晶体管的制造方法。所述栅极的制造方法包含：提供一基板；形成一第一金属层在所述基板上；形成一铝钼复合金属层在所述第一金属层上；及形成一第二金属层在所述铝钼复合金属层上，以形成所述栅极。本发明实施例的栅极与薄膜晶体管的制造方法可减少或避免所述栅极的毛刺结构的产生，进而改善所述薄膜晶体管的工作效率。
Description
技术领域
本发明是有关于一种半导体领域，特别是有关于一种栅极与薄膜晶体管的制造方法。
背景技术
近年来，显示技术得到快速的发展，平板显示器已取代笨重的CRT显示器日益深入人们的日常生活中。目前，常用的平板显示器包括液晶显示器(Liquid Crystal Display，LCD)和有机发光二极管(Organic Light-Emitting Diode，OLED)显示器。上述平板显示器具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。
而在平板显示器的阵列基板中，每一个像素配备了用于控制该像素的开关单元，即薄膜晶体管(Thin Film Transistor，TFT)，TFT至少包含栅极、源极区与漏极区。通过驱动电路可以独立控制每一个像素，同时不会对其他像素造成串扰等的影响。
目前薄膜晶体管中，主要是采用Al/Mo的双层结构。然而，此种栅极由于界面处的原电池反应(galvanic reaction)与阳极氧化反应，容易形成相间的孔洞结构。此外，由于后续制造过程中使用的药液在所述孔洞结构的顶端的疏水作用，易导致孔洞宽化，因而在Al层的尖端(taper)上形成如图3所示的毛刺结构(burr structure)。由于毛刺的存在会影响后续栅极绝缘层的覆盖性，或者产生电荷积累，甚至可能导致尖端放电，进而影响薄膜晶体管的工作效率。
故，有必要提供一种栅极与薄膜晶体管的制造方法，以解决现有技术所存在的问题。
发明内容
有鉴于此，本发明提供一种栅极与薄膜晶体管的制造方法，以解决现有技术中使用双层结构的栅极所存在的影响薄膜晶体管的工作效率的问题。
本发明的一目的在于提供一种栅极及薄膜晶体管的制造方法，其可以通过在二个金属层之间形成一铝钼复合金属层，以减少或避免毛刺结构的产生，进而改善薄膜晶体管的工作效率。
为达成本发明的前述目的，本发明一实施例提供一种栅极的制造方法，其中所述栅极的制造方法包含：提供一基板；形成一第一金属层在所述基板上；形成一铝钼复合金属层在所述第一金属层上；及形成一第二金属层在所述铝钼复合金属层上，以形成所述栅极。
在本发明的一实施例中，所述铝钼复合金属层是通过一溅镀处理而形成，其中所述溅镀处理是在0.2至0.3Pa之间的一处理压力、180至200℃之间的一处理温度下通过一铝钼复合金属靶材以17至70kw的一处理功率进行的。
在本发明的一实施例中，所述铝钼复合金属层的一厚度是介于360至500纳米之间。
在本发明的一实施例中，所述栅极的制造方法更包含对所述栅极进行一蚀刻步骤，以图案化所述栅极。
在本发明的一实施例中，所述蚀刻步骤是通过一含铝成分的酸剂来进行的。
在本发明的一实施例中，所述蚀刻步骤的一蚀刻时间是介于6至18秒及所述蚀刻步骤的一蚀刻温度介于35至45℃之间。
在本发明的一实施例中，所述第一金属层是一铝层以及所述第二金属层是一钼层。
再者，本发明另一实施例提供一种薄膜晶体管的制造方法，其中所述薄膜晶体管的制造方法包含步骤：提供一基板；形成一栅极，其中形成所述栅极的步骤包含：形成一第一金属层在所述基板上；形成一铝钼复合金属层在所述第一金属层上；形成一第二金属层在所述铝钼复合金属层上，以形成所述栅极；覆盖一栅极绝缘层在所述栅极上；以及形成一源极区与一漏极区在所述栅极绝缘层上。
在本发明的一实施例中，所述铝钼复合金属层是通过一溅镀处理而形成，其中所述溅镀处理是在0.2至0.3Pa之间的一处理压力、180至200℃之间的一处理温度下通过一铝钼复合金属靶材以17至70kw的一处理功率进行的。
在本发明的一实施例中，所述铝钼复合金属层的一厚度是介于360至500纳米之间。
与现有技术相比较，本发明实施例的一种栅极及薄膜晶体管的制造方法，其可以通过在二个金属层之间形成一铝钼复合金属层，以减少或避免毛刺结构的产生，进而改善薄膜晶体管的工作效率。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下：
附图说明
图1A是本发明一实施例的栅极的制造方法的流程示意图。
图1B是本发明一实施例的栅极的制造方法制得的栅极的剖面示意图。
图1C是本发明一实施例的栅极的制造方法制得的栅极的显微镜上视照片。
图1D是本发明一实施例的栅极的制造方法制得的栅极的显微镜剖面照片。
图2A是本发明一实施例的薄膜晶体管的制造方法的流程示意图。
图2B是本发明一实施例的薄膜晶体管的制造方法制得的薄膜晶体管的剖面示意图。
图3是现有的栅极的显微镜剖面照片。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1A及1B所示，本发明一实施例的栅极的制造方法10主要包含步骤11至14：提供一基板(步骤11)；形成一第一金属层在所述基板上(步骤12)；形成一铝钼复合金属层在所述第一金属层上(步骤13)；及形成一第二金属层在所述铝钼复合金属层上，以形成所述栅极(步骤14)。本发明将于下文利用逐一详细说明一实施例的上述各步骤的实施细节及其原理。
本发明一实施例的栅极的制造方法10首先是步骤11：提供一基板111。在本步骤11中，所述基板111例如是一衬底基板，可用于承载后续所形成的第一金属层121、铝钼复合金属层131以及第二金属层141。在一实施例中，所述基板111例如是一柔性基板、一透光基板或者一柔性透光基板。
本发明一实施例的栅极的制造方法10接着是步骤12：形成一第一金属层121在所述基板111上。在本步骤12中，所述第一金属层121例如可通过沉积或溅镀方式形成在所述基板111上。在一具体实施例中，所述第一金属层121例如是一铝层，而所述溅镀方式例如是在0.2至0.3Pa之间的一处理压力、180至200℃之间的一处理温度下通过一铝靶材以60至70kw的一处理功率进行的。在另一实施例中，所述第一金属层121的厚度例如是介于300至400纳米之间。
本发明一实施例的栅极的制造方法10接着是步骤13：形成一铝钼复合金属层131在所述第一金属层121上。在本步骤13中，主要是通过形成所述铝钼复合金属层131，以使隔开所述第一金属层121与后续形成的第二金属层141，从而减少或避免原电池反应(galvanic reaction)与阳极氧化反应，以减少或避免毛刺结构的产生。在一实施例中，所述铝钼复合金属层是通过一溅镀处理而形成，其中所述溅镀处理是在0.2至0.3Pa之间的一处理压力、180至200℃之间的一处理温度下通过一铝钼复合金属靶材以17至70kw的一处理功率进行的。
另一方面，所述铝钼复合金属层131可以是覆盖所述第一金属层121的原本暴露在外界的表面。在一实施例中，所述铝钼复合金属层131的一厚度是介于130至160纳米之间(例如135纳米、140纳米、145纳米、150纳米及155纳米)。所述铝钼复合金属层131的一厚度是介于360至500纳米之间。
本发明一实施例的栅极的制造方法10最后是步骤14：形成一第二金属层141在所述铝钼复合金属层131上，以形成所述栅极101。在本步骤14中，所述第二金属层141例如可通过沉积或溅镀方式形成在所述铝钼复合金属层131上。在一具体实施例中，所述第二金属层141例如是一钼层，而所述溅镀方式例如是在0.2至0.3Pa之间的一处理压力、180至200℃之间的一处理温度下通过一钼靶材以17至25kw的一处理功率进行的。在另一实施例中，所述第二金属层141的厚度例如是介于60至100纳米之间。
在一实施例中，所述栅极的制造方法10更包含对所述栅极101进行一蚀刻步骤，以图案化所述栅极101。例如所述蚀刻步骤的一蚀刻时间是介于6至18秒，及所述蚀刻步骤的一蚀刻温度介于35至45℃之间。在一范例中，所述蚀刻步骤是通过一含铝成分的酸剂来进行的。
请参照图1C及1D，其分别是通过上述栅极的制造方法10制得的栅极的显微镜上视照片与显微镜剖面照片。从图1C及1D中可知，所述第一金属层及所述铝钼复合金属层的尖端(taper；如图1C及1D的圆圈处)未观察到毛刺结构(burr structure)。因此，本发明实施例的栅极的制造方法10制得的栅极可减少或避免毛刺结构的产生，进而改善后续所形成的薄膜晶体管的工作效率。
请参照图2A及2B所示，本发明一实施例的薄膜晶体管的制造方法20主要包含步骤21至24：提供一基板211(步骤21)；形成一栅极221，其中形成所述栅极221的步骤包含：形成一第一金属层在所述基板上；形成一铝钼复合金属层在所述第一金属层上；及形成一第二金属层在所述铝钼复合金属层上，以形成所述栅极221(步骤22)；覆盖一栅极绝缘层231在所述栅极221上(步骤23)；以及形成一源极区241与一漏极区242在所述栅极绝缘层231上(步骤24)。本发明将于下文利用逐一详细说明一实施例的上述各步骤的实施细节及其原理。
要提到的是，步骤21及22可参考上述栅极的制造方法10。故不再重复描述。
本发明一实施例的薄膜晶体管201的制造方法20的步骤23是：覆盖一栅极绝缘层231在所述栅极221上。在本步骤中，在本步骤23中，例如可通过半导体工艺中常见材料或制作方法，将所述栅极绝缘层231覆盖在所述栅极221上。
本发明一实施例的薄膜晶体管201的制造方法20的步骤24最后是：形成一源极区241与一漏极区242在所述栅极绝缘层231上。在本步骤24中，例如可通过半导体工艺中常见材料或制作方法，将所述源极区241与所述漏极区242覆盖在所述栅极上。在一实施例中，所述源极区241与所述漏极区242之间可具有薄膜晶体管201的一通道区243。
综上所述，本发明实施例提供一种栅极及薄膜晶体管的制造方法，其可以通过在二个金属层之间形成一铝钼复合金属层，以减少或避免毛刺结构的产生，进而改善薄膜晶体管的工作效率。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。
Claims (8)
1.一种栅极的制造方法，其特征在于：所述栅极的制造方法包含步骤：
提供一基板；
形成一第一金属层在所述基板上；
形成一铝钼复合金属层在所述第一金属层上，其中所述铝钼复合金属层是通过一溅镀处理而形成，其中所述溅镀处理是在0.2至0.3Pa之间的一处理压力、180至200℃之间的一处理温度下通过一铝钼复合金属靶材以17至70kw的一处理功率进行的；及
形成一第二金属层在所述铝钼复合金属层上，以形成所述栅极。
2.如权利要求1所述的栅极的制造方法，其特征在于：所述铝钼复合金属层的一厚度是介于360至500纳米之间。
3.如权利要求1所述的栅极的制造方法，其特征在于：所述栅极的制造方法更包含对所述栅极进行一蚀刻步骤，以图案化所述栅极。
4.如权利要求3所述的栅极的制造方法，其特征在于：所述蚀刻步骤是通过一含铝成分的酸剂来进行的。
5.如权利要求4所述的栅极的制造方法，其特征在于：所述蚀刻步骤的一蚀刻时间是介于6至18秒及所述蚀刻步骤的一蚀刻温度介于35至45℃之间。
6.如权利要求1所述的栅极的制造方法，其特征在于：所述第一金属层是一铝层以及所述第二金属层是一钼层。
7.一种薄膜晶体管的制造方法，其特征在于：所述薄膜晶体管的制造方法包含步骤：
提供一基板；
形成一栅极，其中形成所述栅极的步骤包含：
形成一第一金属层在所述基板上；
形成一铝钼复合金属层在所述第一金属层上，其中所述铝钼复合金属层是通过一溅镀处理而形成，其中所述溅镀处理是在0.2至0.3Pa之间的一处理压力、180至200℃之间的一处理温度下通过一铝钼复合金属靶材以17至70kw的一处理功率进行的；及
形成一第二金属层在所述铝钼复合金属层上，以形成所述栅极；
覆盖一栅极绝缘层在所述栅极上；以及
形成一源极区与一漏极区在所述栅极绝缘层上。
8.如权利要求7所述的薄膜晶体管的制造方法，其特征在于：所述铝钼复合金属层的一厚度是介于360至500纳米之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811568270.7A CN109671623B (zh) | 2018-12-21 | 2018-12-21 | 栅极与薄膜晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811568270.7A CN109671623B (zh) | 2018-12-21 | 2018-12-21 | 栅极与薄膜晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109671623A CN109671623A (zh) | 2019-04-23 |
| CN109671623B true CN109671623B (zh) | 2020-11-24 |
Family
ID=66145710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811568270.7A Active CN109671623B (zh) | 2018-12-21 | 2018-12-21 | 栅极与薄膜晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109671623B (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001223365A (ja) * | 2000-02-10 | 2001-08-17 | Fujitsu Ltd | 薄膜トランジスタ及びその製造方法 |
| CN1309036C (zh) * | 2004-12-13 | 2007-04-04 | 友达光电股份有限公司 | 薄膜晶体管元件的制造方法 |
| KR20070038331A (ko) * | 2005-10-05 | 2007-04-10 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US20090090915A1 (en) * | 2007-10-05 | 2009-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device having thin film transistor, and method for manufacturing the same |
| CN102623461A (zh) * | 2012-03-19 | 2012-08-01 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制作方法 |
| CN103227208B (zh) * | 2013-04-10 | 2016-12-28 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、阵列基板和显示装置 |
| CN106876539B (zh) * | 2017-02-17 | 2019-04-05 | 深圳市华星光电技术有限公司 | 石墨烯发光晶体管及其制作方法、主动石墨烯发光显示器 |
| CN107863356A (zh) * | 2017-11-06 | 2018-03-30 | 武汉华星光电半导体显示技术有限公司 | Tft基板及其制作方法 |
-
2018
- 2018-12-21 CN CN201811568270.7A patent/CN109671623B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109671623A (zh) | 2019-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10276606B2 (en) | Array substrate and display device and method for making the array substrate | |
| CN107424957B (zh) | 柔性tft基板的制作方法 | |
| CN106653768B (zh) | Tft背板及其制作方法 | |
| US9806279B2 (en) | Organic light emitting display device comprising auxiliary electrode having void therein and manufacturing method thereof | |
| US8987725B2 (en) | Flat panel display device | |
| EP3848972A1 (en) | Display panel and manufacturing method therefor | |
| US10373989B2 (en) | Thin-film transistor array substrate and manufacturing method thereof | |
| CN107706224B (zh) | 一种显示面板及其制作方法 | |
| US10290688B2 (en) | AMOLED device and manufacturing method thereof | |
| WO2019140733A1 (zh) | 柔性amoled基板及其制作方法 | |
| US9373650B2 (en) | TFT array substrate, manufacturing method thereof and display panel | |
| CN107611085B (zh) | Oled背板的制作方法 | |
| US9929183B2 (en) | Array substrate, manufacturing method of array substrate and display device | |
| US20160218124A1 (en) | Thin film transistor driving backplane and manufacturing method thereof, and display panel | |
| EP3188249A1 (en) | Thin film transistor, manufacturing method therefor, display substrate and display device | |
| US10204922B2 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display device | |
| CN110534577B (zh) | 一种薄膜晶体管及制备方法 | |
| EP3252802B1 (en) | Thin film transistor manufacturing method and array substrate manufacturing method | |
| US20240016030A1 (en) | Display panel and manufacturing method thereof | |
| US20150206982A1 (en) | Thin film transistor for a display device, display device and method of manufacturing a display device | |
| CN110071148A (zh) | 有机发光二极管显示装置及其制造方法 | |
| CN109671623B (zh) | 栅极与薄膜晶体管的制造方法 | |
| CN107818987B (zh) | 半导体装置及其制造方法和显示设备及其制造方法 | |
| US20140183520A1 (en) | Oxide thin film transistor structure and method thereof | |
| CN108922892B (zh) | 阵列基板及其制作方法、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL Huaxing Photoelectric Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |