CN109660253B - 一种数字振幅控制的压控振荡器 - Google Patents

一种数字振幅控制的压控振荡器 Download PDF

Info

Publication number
CN109660253B
CN109660253B CN201811309397.7A CN201811309397A CN109660253B CN 109660253 B CN109660253 B CN 109660253B CN 201811309397 A CN201811309397 A CN 201811309397A CN 109660253 B CN109660253 B CN 109660253B
Authority
CN
China
Prior art keywords
transistor
switch
control signal
terminal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811309397.7A
Other languages
English (en)
Other versions
CN109660253A (zh
Inventor
刘帘曦
廖栩锋
沐俊超
高少璞
朱樟明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201811309397.7A priority Critical patent/CN109660253B/zh
Publication of CN109660253A publication Critical patent/CN109660253A/zh
Application granted granted Critical
Publication of CN109660253B publication Critical patent/CN109660253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本发明涉及一种数字振幅控制的压控振荡器，包括压控振荡电路和连接所述压控振荡电路的数字振幅控制电路，该数字振幅控制电路，包括负峰值检测模块、比较模块、逻辑电路模块，负峰值检测模块，用于检测输入信号的负峰值；比较模块，连接负峰值检测模块，用于判断负峰值是否超过基准电压范围，并输出判断结果，判断结果包括负峰值超过基准电压范围和负峰值未超过基准电压范围；逻辑电路模块，连接比较模块，用于根据判断结果决定是否输出控制信号来调整振幅，其中，判断结果为负峰值超过基准电压范围，输出控制信号调整振幅。本发明通过使用数字振幅控制电路，减少了采用模拟振幅控制电路给压控振荡器引入的相位噪声，从而提高了压控振荡器的性能。

Description

一种数字振幅控制的压控振荡器
技术领域
本发明属于微波通信集成电路领域，具体涉及一种数字振幅控制的压控振荡器。
背景技术
随着移动通信技术的快速发展，6GHz以下的黄金通信频段已经很难得到较宽的连续频谱，严重制约了通信产业的发展。相比之下，毫米波频段的频谱资源丰富并且目前还未得到充分的开发利用，因此，毫米波通信将成为第5代移动通信的研究热点。
毫米波通信属于微波通信，波长范围是1～10mm，频率范围是30～300GHz。因此，应用于毫米波通信技术的锁相环***(Phase-Locked Loop，简称PLL)需要较高的频率。典型的PLL包括鉴频鉴相器(Phase Frequency Detector，简称PFD)、电荷泵(Charge Pump，简称CP)、低通滤波器(Low-Filter，简称LF)、压控振荡器(Voltage Controlled Oscillator，简称VCO)和分频器。其中，VCO对电路中的输出振幅控制起到关键作用。为了实现较宽的调谐频率，通常通过改变VCO电路内并联电容的容值。但是这种方式也存在一定的缺点，当并联电容的容值较大时，VCO电路的输出振幅会降低，甚至无法起振。对此，传统的解决方案为采用模拟振幅控制电路对VCO的输出振幅进行控制。
然而，模拟振幅控制电路中通常会引入运算放大器件，而运算放大器件会给VCO电路引入相位噪声，引入的相位噪声会对VCO电路性能产生极大的影响。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种数字振幅控制电路及其压控振荡器。
本发明实施例提供了一种数字振幅控制电路，包括：
负峰值检测模块、比较模块、逻辑电路模块，其中：
负峰值检测模块，用于检测输入信号的负峰值；
比较模块，连接所述负峰值检测模块，用于判断所述负峰值是否超过基准电压范围，并输出判断结果，所述判断结果包括所述负峰值超过所述基准电压范围和所述负峰值未超过所述基准电压范围；
逻辑电路模块，连接所述比较模块，用于根据所述判断结果决定是否输出控制信号来调整振幅，其中，所述判断结果为所述负峰值未超过所述基准电压范围，不需输出所述控制信号调整振幅，所述判断结果为所述负峰值超过所述基准电压范围，输出所述控制信号调整振幅。
在本发明的一个实施例中，所述比较模块包括第一比较器和第二比较器，其中：
所述第一比较器的正输入端与第一基准电压连接，所述第一比较器的负输入端与所述负峰值检测模块的输出端连接，所述第一比较器的输出端与所述逻辑电路模块的第一输入端连接；
所述第二比较器的正输入端与第二基准电压连接，所述第二比较器的负输入端与所述负峰值检测模块的输出端连接，所述第二比较器的输出端与所述逻辑电路模块的第二输入端连接。
在本发明的一个实施例中，所述第一比较器为迟滞比较器。
在本发明的一个实施例中，所述第二比较器为迟滞比较器。
本发明实施例提供了一种数字振幅控制的压控振荡器，包括如上述任意一项所述实施例中的数字振幅控制电路。
本发明实施例提供了一种数字振幅控制的压控振荡器，还包括压控振荡电路，连接所述数字振幅控制电路；所述压控振荡电路包括恒定电流源ID，第一电阻R1，第二电阻R2，第三电阻R3，第四电阻R4，第五电阻R5，第一电感L1，第二电感L2，第一电容C1，第二电容C2，第三电容C3，第四电容C4，第一晶体管N1，第二晶体管N2，第三晶体管N3，第四晶体管N4，第五晶体管N5，第六晶体管N6，第七晶体管N7，第八晶体管N8，第一开关S1，第二开关S2，第三开关S3，第四开关S4，其中，
电源VDD与所述恒定电流源ID的输入端、所述第一电感L1的一端、所述第二电感L2的一端连接，所述第一电感L1的另一端与所述第一电容C1的一端、所述第一晶体管N1的漏极连接，所述第一电感L2的另一端与所述第一电容C2的一端、所述第二晶体管N2的漏极连接，所述第一电容C1的另一端与所述第二晶体管N2的栅极、所述第五电阻R5的一端连接，所述第二电容C2的另一端与所述第一晶体管N1的栅极、所述第四电阻R4的一端连接，所述第四电阻R4的另一端与所述第一电阻R1的一端、所述第三电容C3的一端连接、所述第五电阻R5的另一端连接，所述第一电阻R1的一端还与所述第三电容C3的一端连接，所述第一晶体管N1的源极与所述第二晶体管N2的源极、所述第四晶体管N4的漏极、所述第一开关S1的第一端、所述第二开关S2的第一端、所述第三开关S3的第一端、所述第四开关S4的第一端连接，所述第二晶体管N2的源极与所述第一开关S1的第一端、所述第二开关S2的第一端、所述第三开关S3的第一端、所述第四开关S4的第一端连接，所述第一开关S1的第二端与所述第五晶体管N5的漏极连接，所述第二开关S2的第二端与所述第六晶体管N6的漏极连接，所述第三开关S3的第二端与所述第七晶体管N7的漏极连接，所述第四开关S4的第二端与所述第八晶体管N8的漏极连接，所述第四晶体管N4的栅极、所述第五晶体管N5的栅极、所述第六晶体管N6的栅极、所述第七晶体管N7的栅极、所述第八晶体管N8的栅极依次串联，所述第四晶体管N4的栅极与所述第四电容C4的一端、所述第三电阻R3的一端连接，所述第三电阻R3的另一端与所述第二电阻R2的一端、所述第三晶体管N3的栅极、所述第三晶体管N3的漏极连接，所述第二电阻R2的另一端与所述第一电阻R1的另一端、所述恒定电流源ID的输出端连接，所述第三电容C3的另一端、所述第四电容C4的另一端、所述第三晶体管N3的源极、所述第四晶体管N4的源极、所述第五晶体管N5的源极、所述第六晶体管N6的源极、所述第七晶体管N7的源极、所述第八晶体管N8的源极均接地。
在本发明的一个实施例中，所述第一电感L1、所述第一电容C1、所述第一晶体管N1漏极的连接点连接于所述负峰值检测模块的第一输入端，所述第二电感L2、所述第二电容C2、所述第二晶体管N2漏极的连接点连接于所述负峰值检测模块的第二输入端。
在本发明的一个实施例中，所述逻辑电路模块的第一控制信号输出端与所述第一开关S1的第一端连接，所述逻辑电路模块的第二控制信号输出端与所述第二开关S2的第一端连接，所述逻辑电路模块的第三控制信号输出端与所述第三开关S3的第一端连接，所述逻辑电路模块的第四控制信号输出端与所述第四开关S4的第一端连接。
在本发明的一个实施例中，所述第五晶体管N5、所述第六晶体管N6、所述第七晶体管N7、所述第八晶体管N8工艺尺寸比例为8:4:2:1。
在本发明的一个实施例中，所述第一晶体管N1、所述第二晶体管N2、所述第三晶体管N3、所述第四晶体管N4、所述第五晶体管N5、所述第六晶体管N6、所述第七晶体管N7、所述第八晶体管N8均为N型MOS管。
与现有技术相比，本发明的有益效果：
1、本发明通过使用数字振幅控制电路，减少了采用模拟振幅控制电路给压控振荡器引入的相位噪声，从而提高了压控振荡器的性能。
2、本发明数字振幅控制电路集成于压控振荡电路中，不需要通过外片引入控制信号，从而实现对压控振荡电路振幅的控制，电路设计简单。
3、本发明通过使用数字振幅控制电路控制压控振荡电路的偏置电流，使得压控振荡电路的振幅能保持在一定范围内。
4、本发明通过使用数字振幅控制电路，保证了压控振荡器在不同温度、不同工艺特性下的压控振荡电路振幅，从而拓宽了压控振荡器的调谐频率。
5、本发明通过压控振荡器电路中的低通滤波器，滤除了电路中的高频噪声，改善了电路中对高频相位噪声性能。
附图说明
图1为本发明实施例提供的一种数字振幅控制电路的模块示意图；
图2为本发明实施例提供的一种数字振幅控制电路的电路结构示意图；
图3为本发明实施例提供的一种数字振幅控制的压控振荡器的电路示意图；
图4为本发明实施例提供的一种数字振幅控制的压控振荡器与传统模拟振幅控制的压控振荡器的相位噪声比较示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1、图2、图3，图1为本发明实施例提供的一种数字振幅控制电路的模块示意图，图2为本发明实施例提供的一种数字振幅控制电路的电路结构示意图，图3为本发明实施例提供的一种数字振幅控制的压控振荡器的电路示意图。本发明实施例提供的一种数字振幅控制电路及其压控振荡器，其电路结构包括：
本实施例提供了一种数字振幅控制电路，包括：
负峰值检测模块、比较模块、逻辑电路模块，其中：
负峰值检测模块，用于检测输入信号的负峰值；
比较模块，连接负峰值检测模块，用于判断负峰值是否超过基准电压范围，并输出判断结果，其中，判断结果包括负峰值超过基准电压范围和负峰值未超过基准电压范围；
逻辑电路模块，连接比较模块，用于根据判断结果决定是否输出控制信号来调整振幅，其中，判断结果为负峰值未超过基准电压范围，不需输出控制信号调整振幅，判断结果为负峰值超过基准电压范围，输出控制信号调整振幅。
进一步地，比较模块包括第一比较器和第二比较器，其中：
第一比较器的正输入端与第一基准电压连接，第一比较器的负输入端与负峰值检测模块的输出端连接，第一比较器的输出端与逻辑电路模块的第一输入端连接；
第二比较器的正输入端与第二基准电压连接，第二比较器的负输入端与负峰值检测模块的输出端连接，第二比较器的输出端与逻辑电路模块的第二输入端连接。
优选地，第一比较器为迟滞比较器。
优选地，第二比较器为迟滞比较器。
本实施例中，负峰值检测模块采用的是负峰值检测器实现，第一比较器具体为第一迟滞比较器CMP1，第二比较器具体为第二迟滞比较器CMP2，基准电压范围为第一基准电压VREF1和第二基准电压VREF2之间。
本实施例提供了一种数字振幅控制的压控振荡器，包括数字振幅控制电路，数字振幅控制电路由上述提到的数字振幅控制电路构成。
本实施例提供的一种数字振幅控制的压控振荡器，还包括压控振荡电路，连接数字振幅控制电路；压控振荡电路包括恒定电流源ID，第一电阻R1，第二电阻R2，第三电阻R3，第四电阻R4，第五电阻R5，第一电感L1，第二电感L2，第一电容C1，第二电容C2，第三电容C3，第四电容C4，第一晶体管N1，第二晶体管N2，第三晶体管N3，第四晶体管N4，第五晶体管N5，第六晶体管N6，第七晶体管N7，第八晶体管N8，第一开关S1，第二开关S2，第三开关S3，第四开关S4，其中，
电源VDD与恒定电流源ID的输入端、第一电感L1的一端、第二电感L2的一端连接，第一电感L1的另一端与第一电容C1的一端、第一晶体管N1的漏极连接，第一电感L2的另一端与第一电容C2的一端、第二晶体管N2的漏极连接，第一电容C1的另一端与第二晶体管N2的栅极、第五电阻R5的一端连接，第二电容C2的另一端与第一晶体管N1的栅极、第四电阻R4的一端连接，第四电阻R4的另一端与第一电阻R1的一端、第三电容C3的一端连接、第五电阻R5的另一端连接，第一电阻R1的一端还与第三电容C3的一端连接，第一晶体管N1的源极与第二晶体管N2的源极、第四晶体管N4的漏极、第一开关S1的第一端、第二开关S2的第一端、第三开关S3的第一端、第四开关S4的第一端连接，第二晶体管N2的源极与第一开关S1的第一端、第二开关S2的第一端、第三开关S3的第一端、第四开关S4的第一端连接，第一开关S1的第二端与第五晶体管N5的漏极连接，第二开关S2的第二端与第六晶体管N6的漏极连接，第三开关S3的第二端与第七晶体管N7的漏极连接，第四开关S4的第二端与第八晶体管N8的漏极连接，第四晶体管N4的栅极、第五晶体管N5的栅极、第六晶体管N6的栅极、第七晶体管N7的栅极、第八晶体管N8的栅极依次串联，第四晶体管N4的栅极与第四电容C4的一端、第三电阻R3的一端连接，第三电阻R3的另一端与第二电阻R2的一端、第三晶体管N3的栅极、第三晶体管N3的漏极连接，第二电阻R2的另一端与第一电阻R1的另一端、恒定电流源ID的输出端连接，第三电容C3的另一端、第四电容C4的另一端、第三晶体管N3的源极、第四晶体管N4的源极、第五晶体管N5的源极、第六晶体管N6的源极、第七晶体管N7的源极、第八晶体管N8的源极均接地。
进一步地，第一电感L1、第一电容C1、第一晶体管N1漏极的连接点连接于负峰值检测模块的第一输入端，第二电感L2、第二电容C2、第二晶体管N2漏极的连接点连接于负峰值检测模块的第二输入端。其中，本实施例中，第一电感L1、第一电容C1、第一晶体管N1漏极的连接点为第一输出电压VN，第二电感L2、第二电容C2、第二晶体管N2漏极的连接点为第二输出电压VP。
进一步地，逻辑电路模块的第一控制信号输出端与第一开关S1的第一端连接，逻辑电路模块的第二控制信号输出端与第二开关S2的第一端连接，逻辑电路模块的第三控制信号输出端与第三开关S3的第一端连接，逻辑电路模块的第四控制信号输出端与第四开关S4的第一端连接。
优选地，第五晶体管N5、第六晶体管N6、第七晶体管N7、第八晶体管N8工艺尺寸比例为8:4:2:1。
优选地，第一晶体管N1、第二晶体管N2、第三晶体管N3、第四晶体管N4、第五晶体管N5、第六晶体管N6、第七晶体管N7、第八晶体管N8均为N型MOS管。
请再参见图3，本实施例提供了一种数字振幅控制的压控振荡器的电路实现原理，详细说明如下：
本发明数字振幅控制的压控振荡器的振幅设计为：
Figure GDA0003033672420000101
其中，Adiff是压控振荡电路的振幅，Ibias是压控振荡电路的偏置电流，Rt是压控振荡电路谐振腔并联电阻。可以看到，压控振荡电路的振幅是由Ibias控制的，通过调节Ibias从而调节压控振荡电路的振幅Adiff。其中，压控振荡电路谐振腔并联电阻Rt与压控振荡电路中的第一电感L1、第二电感L2有关。
在本实施例中，压控振荡电路的偏置电流Ibias由第一偏置电压VB1作用在第四晶体管N4、第五晶体管N5、第六晶体管N6、第七晶体管N7、第八晶体管N8的栅极和第四晶体管N4、第五晶体管N5、第六晶体管N6、第七晶体管N7、第八晶体管N8的漏极来决定的。其中，第一偏置电压VB1为第三电阻R3、第四电容C4、第四晶体管N4栅极连接点处的电压。流过第四晶体管N4的为电流I1，流过第五晶体管N5的电流为I2，流过第六晶体管N6的电流为I3，流过第七晶体管N7的电流为I4，流过第八晶体管N8的电流为I5，电流I1、电流I2、电流I3、电流I4、电流I5共同构成偏置电流Ibias。而电流I2、电流I3、电流I4、电流I5能否成为偏置电流Ibias的一部分分别取决于第一开关S1、第一开关S2、第二开关S3、第三开关S4的断开与闭合。
具体地，当第一开关S1、第二开关S2、第三开关S3、第四开关S4都断开时，电流I2、电流I3、电流I4、电流I5均为0，则偏置电流Ibias＝I1；当仅有第一开关S1闭合时，电流I3、电流I4、电流I5均为0，电流I2不为0，则偏置电流Ibias＝I1+I2；当第一开关S1、第二开关S2、第三开关S3、第四开关S4均都闭合，电流I2、电流I3、电流I4、电流I5均不为0，则偏置电流为Ibias＝I1+I2+I3+I4+I5；其他情况以此类推，开关为闭合，该开关对应电流不为0，需要加入偏置电流Ibias中，否则开关为断开，该开关对应的电流为0，不需要加入偏置电流Ibias中。可见，流过第四晶体管N4的电流I1一定为偏置电流Ibias的一部分，流过第五晶体管N5的电流为I2是否能成为偏置电流Ibias的一部分取决于第一开关S1的开合，流过第六晶体管N6的电流为I3是否能成为偏置电流Ibias的一部分取决于第二开关S2的开合，流过第七晶体管N7的电流为I4是否能成为偏置电流Ibias的一部分取决于第三开关S3的开合，流过第八晶体管N8的电流为I5是否能成为偏置电流Ibias的一部分取决于第四开关S4的开合，即对应的开关闭合，那么对应电流成为偏置电流Ibias的一部分，对应开关断开，那么对应电流不会电流成为偏置电流Ibias的一部分。其中，电流I2、电流I3、电流I4、电流I5的比例为8:4:2:1，电流I2、电流I3、电流I4、电流I5的比例为8:4:2:1，主要受第五晶体管N5、第六晶体管N6、第七晶体管N7、第八晶体管N8工艺尺寸影响，本实施例中第五晶体管N5、第六晶体管N6、第七晶体管N7、第八晶体管N8工艺尺寸比例为8:4:2:1。
进一步地，数字振幅控制的压控振荡器实现原理为：数字振幅控制电路中的负峰值检测器检测压控振荡电路中的第一输出电压VN和第二输出电压VP，通过负峰值检测器输出当前压控振荡电路的振幅，将该压控振荡电路的振幅分别通过第一迟滞比较器CMP1、第二迟滞比较器CMP2与第一基准电压VREF1、第二基准电压VREF2进行比较，本实施例中第一基准电压VREF1取值为0.60V和第二基准电压VREF2取值为0.64V，压控振荡电路的振幅被限定于压控振荡电路的振幅范围内，其中，本实施例中压控振荡电路的振幅范围为第一基准电压VREF1和第二基准电压VREF2之间，即0.60V～0.64V，也就是说，压控振荡电路的振幅波动范围在正负20mV内。当第一迟滞比较器CMP1中，压控振荡电路的振幅在压控振荡电路的振幅范围内，则第一迟滞比较器CMP1输出为0，而当压控振荡电路的振幅超出压控振荡电路的振幅范围，第一迟滞比较器CMP1输出进行翻转，即第一迟滞比较器CMP1输出从0变为1；同理，当第二迟滞比较器CMP2中，压控振荡电路的振幅在压控振荡电路的振幅范围内，则第二迟滞比较器CMP2输出为1，而当压控振荡电路的振幅超出压控振荡电路的振幅范围，第二迟滞比较器CMP2输出进行翻转，即第二迟滞比较器CMP2输出从1变为0。最后，通过逻辑电路的第一控制信号输出端输出第一控制信号B1、第二控制信号输出端输出第二控制信号B2、第三控制信号输出端输出第三控制信号B3、第四控制信号输出端输出第四控制信号B4，从而调控压控振荡电路的偏置电流Ibias，将压控振荡电路的振幅调节在压控振荡电路的振幅范围内。
例如，在初始阶段，逻辑电路调整第一控制信号B1、第二控制信号B2、第三控制信号B3、第四控制信号B4的输出值为1、0、0、0，此时偏置电流为Ibias＝I1+I2。当负峰值检测器检测到压控振荡电路的振幅小于第一基准电压VREF1，第一迟滞比较器CMP1输出进行翻转，即第一迟滞比较器CMP1输出从0变为1，那么，逻辑电路将调节第一控制信号B1、第二控制信号B2、第三控制信号B3、第四控制信号B4的输出值为1、0、0、1，偏置电流Ibias会增大，即Ibias＝I1+I2+I5，此时压控振荡电路的振幅会增大。如果此时负峰值检测器检测到压控振荡电路的振幅仍小于第一基准电压VREF1，第一迟滞比较器CMP1保持输出为1，逻辑电路将调节第一控制信号B1、第二控制信号B2、第三控制信号B3、第四控制信号B4的输出值为1、0、1、0，偏置电流Ibias继续会增大，即Ibias＝I1+I2+I4，此时压控振荡电路的振幅会增大。如果此时振幅负峰值检测器检测到压控振荡电路的振幅仍小于第一基准电压VREF1，那么电路会继续如上步骤，通过调节第一控制信号B1、第二控制信号B2、第三控制信号B3、第四控制信号B4的输出值来增加偏置电流Ibias，从而增加压控振荡电路的振幅，直到压控振荡电路振幅位于第一基准电压VREF1和第二基准电压VREF2之间。当压控振荡电路振幅位于第一基准电压VREF1和第二基准电压VREF2之间时，将第一迟滞比较器CMP1输出进行翻转，即第一迟滞比较器CMP1输出从1变为0。本实施例中，第一控制信号B1、第二控制信号B2、第三控制信号B3、第四控制信号B4变化不局限于此，具体变化情况与环境中温度、工艺流程等相关。
再比如，在初始阶段，逻辑电路调整第一控制信号B1、第二控制信号B2、第三控制信号B3、第四控制信号B4的输出值为1、0、0、0，此时Ibias＝I1+I2。当负峰值检测器检测到压控振荡电路的振幅大于第二基准电压VREF2，第二迟滞比较器CMP2输出进行翻转，即第一迟滞比较器CMP2输出从1变为0，那么，逻辑电路将调节第一控制信号B1、第二控制信号B2、第三控制信号B3、第四控制信号B4的输出值为0、1、1、1，偏置电流Ibias会减小，即Ibias＝I1+I3+I4+I5，此时压控振荡电路的振幅会减小。类似的，如果负峰值检测器检测到压控振荡电路的振幅仍大于第二基准电压VREF2，那么电路会继续如上步骤，通过调节第一控制信号B1、第二控制信号B2、第三控制信号B3、第四控制信号B4的输出值来减小偏置电流Ibias，从而得到较小的压控振荡电路的振幅，直到压控振荡电路的振幅位于第一基准电压VREF1和第二基准电压VREF2之间。当压控振荡电路的振幅位于第一基准电压VREF1和第二基准电压VREF2之间时，将第二迟滞比较器CMP2输出进行翻转，即第二迟滞比较器CMP2输出从0变为1。本实施例中，第一控制信号B1、第二控制信号B2、第三控制信号B3、第四控制信号B4变化不局限于此，具体变化情况与环境中温度、工艺流程等相关。
本实施例通过使用数字振幅控制电路控制压控振荡电路的偏置电流，使得压控振荡电路的振幅能保持在一定范围内，同时本实施例数字振幅控制电路集成在压控振荡电路中，不需要通过外片引入控制信号，从而实现对压控振荡电路振幅的控制，电路设计简单。
为了确认本申请数字振幅控制电路对压控振荡电路的振幅调整的优越性，本实施例分别在标准工艺、慢速工艺、快速工艺三种不同工艺下，对未使用数字振幅控制电路的方法与本申请使用了数字振幅控制方法进行了比较，具体请参见表1。
表1压控振荡器在不同温度、不同工艺下的振幅控制情况
Figure GDA0003033672420000151
表1为压控振荡器在不同温度、不同工艺下的振幅控制情况。本实施例中，本实施例中压控振荡电路的振幅范围为第一基准电压VREF1和第二基准电压VREF2之间，即0.60V～0.64V。由表可见，未使用数字振幅控制电路时，压控振荡电路的振幅被控制在0.535V～0.655V，即正负60mV；而使用了本申请的数字振幅控制电路时，压控振荡电路的振幅被控制在0.60V～0.64V，即正负20mV。可见，本申请的数字振幅控制电路可以为压控振荡器提供更加宽泛的压控振荡电路振幅范围。其中，tt表示标准工艺，ss表示慢速度工艺，ff表示快速度工艺。
本实施例通过使用数字振幅控制电路，保证了压控振荡器在不同温度、不同工艺特性下的压控振荡电路振幅，从而拓宽了压控振荡器的调谐频率。
图4为本发明实施例提供的一种数字振幅控制的压控振荡器与传统模拟振幅控制的压控振荡器的噪声相位比较示意图。可见，在任何频率下，本发明的数字振幅控制的压控振荡器比传统的模拟振幅控制的压控振荡器的抑制噪声性能好。例如，在1MHZ处，本发明相对传统的模拟振幅控制电路的相位噪声改善了5dBc。
本实施例的有益效果：
1、本实施例通过使用数字振幅控制电路，减少了采用模拟振幅控制电路给压控振荡器引入的相位噪声，从而提高了压控振荡器的性能。
2、本实施例数字振幅控制电路集成在压控振荡电路中，不需要通过外片引入控制信号，从而实现对压控振荡电路振幅的控制，电路设计简单。
3、本实施例通过使用数字振幅控制电路控制压控振荡电路的偏置电流，使得压控振荡电路的振幅能保持在一定范围内。
4、本实施例通过使用数字振幅控制电路，保证了压控振荡器在不同温度、不同工艺特性下的压控振荡电路振幅，从而拓宽了压控振荡器的调谐频率。
5、本实施例通过压控振荡器电路中的低通滤波器，滤除了电路中的高频噪声，改善了电路中对高频相位噪声性能。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (5)

1.一种数字振幅控制的压控振荡器，其特征在于，包括压控振荡电路，和连接所述压控振荡电路的数字振幅控制电路，其中，
所述压控振荡电路包括恒定电流源(ID)，第一电阻(R1)，第二电阻(R2)，第三电阻(R3)，第四电阻(R4)，第五电阻(R5)，第一电感(L1)，第二电感(L2)，第一电容(C1)，第二电容(C2)，第三电容(C3)，第四电容(C4)，第一晶体管(N1)，第二晶体管(N2)，第三晶体管(N3)，第四晶体管(N4)，第五晶体管(N5)，第六晶体管(N6)，第七晶体管(N7)，第八晶体管(N8)，第一开关(S1)，第二开关(S2)，第三开关(S3)，第四开关(S4)，其中，电源VDD与所述恒定电流源(ID)的输入端、所述第一电感(L1)的一端、所述第二电感(L2)的一端连接，所述第一电感(L1)的另一端与所述第一电容(C1)的一端、所述第一晶体管(N1)的漏极连接，所述第一电感(L2)的另一端与所述第一电容(C2)的一端、所述第二晶体管(N2)的漏极连接，所述第一电容(C1)的另一端与所述第二晶体管(N2)的栅极、所述第五电阻(R5)的一端连接，所述第二电容(C2)的另一端与所述第一晶体管(N1)的栅极、所述第四电阻(R4)的一端连接，所述第四电阻(R4)的另一端与所述第一电阻(R1)的一端、所述第三电容(C3)的一端连接、所述第五电阻(R5)的另一端连接，所述第一电阻(R1)的一端还与所述第三电容(C3)的一端连接，所述第一晶体管(N1)的源极与所述第二晶体管(N2)的源极、所述第四晶体管(N4)的漏极、所述第一开关(S1)的第一端、所述第二开关(S2)的第一端、所述第三开关(S3)的第一端、所述第四开关(S4)的第一端连接，所述第二晶体管(N2)的源极与所述第一开关(S1)的第一端、所述第二开关(S2)的第一端、所述第三开关(S3)的第一端、所述第四开关(S4)的第一端连接，所述第一开关(S1)的第二端与所述第五晶体管(N5)的漏极连接，所述第二开关(S2)的第二端与所述第六晶体管(N6)的漏极连接，所述第三开关(S3)的第二端与所述第七晶体管(N7)的漏极连接，所述第四开关(S4)的第二端与所述第八晶体管(N8)的漏极连接，所述第四晶体管(N4)的栅极、所述第五晶体管(N5)的栅极、所述第六晶体管(N6)的栅极、所述第七晶体管(N7)的栅极、所述第八晶体管(N8)的栅极依次串联，所述第四晶体管(N4)的栅极与所述第四电容(C4)的一端、所述第三电阻(R3)的一端连接，所述第三电阻(R3)的另一端与所述第二电阻(R2)的一端、所述第三晶体管(N3)的栅极、所述第三晶体管(N3)的漏极连接，所述第二电阻(R2)的另一端与所述第一电阻(R1)的另一端、所述恒定电流源(ID)的输出端连接，所述第三电容(C3)的另一端、所述第四电容(C4)的另一端、所述第三晶体管(N3)的源极、所述第四晶体管(N4)的源极、所述第五晶体管(N5)的源极、所述第六晶体管(N6)的源极、所述第七晶体管(N7)的源极、所述第八晶体管(N8)的源极均接地；
所述数字振幅控制电路包括负峰值检测模块、比较模块、逻辑电路模块，其中，负峰值检测模块，用于检测输入信号的负峰值；比较模块，连接所述负峰值检测模块，用于判断所述负峰值是否超过基准电压范围，并输出判断结果，所述判断结果包括所述负峰值超过所述基准电压范围和所述负峰值未超过所述基准电压范围；逻辑电路模块，连接所述比较模块，用于根据所述判断结果决定是否输出控制信号来调整振幅，其中，所述判断结果为所述负峰值未超过所述基准电压范围，不需输出所述控制信号调整振幅，所述判断结果为所述负峰值超过所述基准电压范围，输出所述控制信号调整振幅，其中，所述逻辑电路模块的第一控制信号输出端与所述第一开关(S1)的第一端连接，所述逻辑电路模块的第二控制信号输出端与所述第二开关(S2)的第一端连接，所述逻辑电路模块的第三控制信号输出端与所述第三开关(S3)的第一端连接，所述逻辑电路模块的第四控制信号输出端与所述第四开关(S4)的第一端连接；
第一控制信号、第二控制信号、第三控制信号和第四控制信号依次分别用于控制第一开关、第二开关、第三开关和第四开关的闭合或断开状态；
第一开关、第二开关、第三开关和第四开关用于控制压控振荡电路的偏置电流，以实现压控振荡电路的振幅调节；
所述第一电感(L1)、所述第一电容(C1)、所述第一晶体管(N1)漏极的连接点连接于所述负峰值检测模块的第一输入端，所述第二电感(L2)、所述第二电容(C2)、所述第二晶体管(N2)漏极的连接点连接于所述负峰值检测模块的第二输入端；
所述比较模块包括第一比较器和第二比较器，其中：
所述第一比较器的正输入端与第一基准电压连接，所述第一比较器的负输入端与所述负峰值检测模块的输出端连接，所述第一比较器的输出端与所述逻辑电路模块的第一输入端连接；
所述第二比较器的正输入端与第二基准电压连接，所述第二比较器的负输入端与所述负峰值检测模块的输出端连接，所述第二比较器的输出端与所述逻辑电路模块的第二输入端连接；
当所述负峰值检测模块 检测到压控振荡电路的振幅小于所述第一基准电压时，第一比较器输出进行翻转，逻辑电路调节所述第一控制信号、所述第二控制信号、所述第三控制信号和所述第四控制信号的输出值，偏置电流增大，进一步使压控振荡电路的振幅增大；
当所述负峰值检测模块 检测到压控振荡电路的振幅大于所述第二基准电压时，第二比较器输出进行翻转，逻辑电路调节所述第一控制信号、所述第二控制信号、所述第三控制信号和所述第四控制信号的输出值，偏置电流减小，进一步使压控振荡电路的振幅减小。
2.根据权利要求1所述的压控振荡器，其特征在于，所述第五晶体管(N5)、所述第六晶体管(N6)、所述第七晶体管(N7)、所述第八晶体管(N8)工艺尺寸比例为8:4:2:1。
3.根据权利要求1所述的数字振幅控制的压控振荡器，其特征在于，所述第一晶体管(N1)、所述第二晶体管(N2)、所述第三晶体管(N3)、所述第四晶体管(N4)、所述第五晶体管(N5)、所述第六晶体管(N6)、所述第七晶体管(N7)、所述第八晶体管(N8)均为N型MOS管。
4.根据权利要求1所述的数字振幅控制的压控振荡器，其特征在于，所述第一比较器为迟滞比较器。
5.根据权利要求1所述的数字振幅控制的压控振荡器，其特征在于，所述第二比较器为迟滞比较器。
CN201811309397.7A 2018-11-05 2018-11-05 一种数字振幅控制的压控振荡器 Active CN109660253B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811309397.7A CN109660253B (zh) 2018-11-05 2018-11-05 一种数字振幅控制的压控振荡器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811309397.7A CN109660253B (zh) 2018-11-05 2018-11-05 一种数字振幅控制的压控振荡器

Publications (2)

Publication Number Publication Date
CN109660253A CN109660253A (zh) 2019-04-19
CN109660253B true CN109660253B (zh) 2022-11-25

Family

ID=66110161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811309397.7A Active CN109660253B (zh) 2018-11-05 2018-11-05 一种数字振幅控制的压控振荡器

Country Status (1)

Country Link
CN (1) CN109660253B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110768667B (zh) * 2019-09-17 2023-08-01 西安电子科技大学 一种双数字环路控制的低功耗低相位噪声c类vco
CN113783528B (zh) * 2021-09-08 2024-04-12 苏州磐启微电子有限公司 一种低功耗的振荡器电路
CN115309220A (zh) * 2022-08-16 2022-11-08 上海芯问科技有限公司 一种磁敏蛋白质传感器的读出电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102368679A (zh) * 2011-11-24 2012-03-07 思瑞浦(苏州)微电子有限公司 用于振荡器稳定输出的峰值检测电路
CN103501177A (zh) * 2013-09-24 2014-01-08 华为技术有限公司 自动幅度控制电路
CN104242924A (zh) * 2013-07-26 2014-12-24 西安电子科技大学 具有自动频率校准功能的多频带电感-电容压控振荡器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038552B2 (en) * 2003-10-07 2006-05-02 Analog Devices, Inc. Voltage controlled oscillator having improved phase noise
DE102004005514A1 (de) * 2004-01-30 2005-08-25 Atmel Germany Gmbh Oszillatorschaltung mit selbstregelnder Rückkopplung
CN101686053A (zh) * 2009-07-21 2010-03-31 清华大学 采用键合线作为振荡器电感的频率自校正锁相环
US8217729B2 (en) * 2010-02-17 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including an LC tank circuit and operating methods thereof
CN103166572A (zh) * 2011-12-09 2013-06-19 国民技术股份有限公司 振荡器加速起振的方法、加速起振单元及振荡器
CN103391046B (zh) * 2012-05-07 2016-02-10 联咏科技股份有限公司 电感电容式压控振荡器电路
CN103731101B (zh) * 2012-10-12 2017-08-25 中国科学院微电子研究所 一种抗干扰的高频压控振荡器
CN104143977B (zh) * 2014-08-25 2017-09-22 清华大学 一种压控振荡器
CN105897263B (zh) * 2016-03-29 2018-11-06 武汉芯泰科技有限公司 一种宽带压控振荡器及频率合成器
CN106026923B (zh) * 2016-05-16 2018-07-17 东南大学 一种近阈值低功耗正交压控振荡器
CN105955395B (zh) * 2016-06-16 2018-05-08 上海兆芯集成电路有限公司 自动功率控制***、方法与偏压电流控制电路
TWI628913B (zh) * 2017-04-20 2018-07-01 國立暨南國際大學 Voltage controlled oscillator
CN107800387B (zh) * 2017-09-11 2020-11-10 西安电子科技大学 一种振幅控制电路及电感电容压控振荡器电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102368679A (zh) * 2011-11-24 2012-03-07 思瑞浦(苏州)微电子有限公司 用于振荡器稳定输出的峰值检测电路
CN104242924A (zh) * 2013-07-26 2014-12-24 西安电子科技大学 具有自动频率校准功能的多频带电感-电容压控振荡器
CN103501177A (zh) * 2013-09-24 2014-01-08 华为技术有限公司 自动幅度控制电路

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
A 16-GHz CMOS differential Colpitts VCO for DS-UWB and 60-GHz direct-conversion receiver applications;C.-C. Lee 等;《MICROWAVE AND OPTICAL TECHNOLOGY LETTERS》;20070727;第49卷(第10期);2489-2492 *
A 174.3-dB FoM VCO-based CT ΔΣ modulator with a fully-digital phase extended quantizer and tri-level resistor DAC in 130-nm CMOS;Shaolan Li 等;《IEEE Journal of Solid-State Circuits》;20170502;第52卷(第7期);1940-1952 *
一种低压低功耗小数分频锁相环设计;高少璞;《中国优秀硕士学位论文全文数据库 信息科技辑》;20210515(第5(2021年)期);I136-205 *
一种具有延迟校准功能的可编程多相位时钟电路;刘术彬;《西安电子科技大学学报》;20140404;第41卷(第6期);57-64 *
基于锁相环原理的MEMS硅陀螺闭环驱动电路设计;江文宁;《中国优秀硕士学位论文全文数据库 信息科技辑》;20160215(第2(2016年)期);I136-897 *
数字声解码器SAA7283ZP简介;张雅红;《家电检修技术》;20000323(第6期);42 *

Also Published As

Publication number Publication date
CN109660253A (zh) 2019-04-19

Similar Documents

Publication Publication Date Title
US8330511B2 (en) PLL charge pump with reduced coupling to bias nodes
US8487707B2 (en) Frequency synthesizer
CN109660253B (zh) 一种数字振幅控制的压控振荡器
US9236872B2 (en) Voltage-controlled oscillator, signal generation apparatus, and electronic device
US8710930B2 (en) Differential ring oscillator and method for calibrating the differential ring oscillator
CN103297042A (zh) 一种可快速锁定的电荷泵锁相环电路
CN210899136U (zh) 一种锁相环电路、芯片、电路板以及电子设备
KR101082724B1 (ko) 2π 슬립 검출을 이용하여 위상 동기 루프(ＰＬＬ)합성기를 거칠게 동조시키는 시스템 및 방법
US7106142B2 (en) Ring-type voltage oscillator with improved duty cycle
US7652544B2 (en) Voltage controlled oscillator and frequency control method of the voltage controlled oscillator
US20100207673A1 (en) Asymmetric charge pump and phase locked loops having the same
JP3748414B2 (ja) 位相同期ループ回路
US20120169372A1 (en) Differential logic circuit, frequency divider, and frequency synthesizer
US20090267662A1 (en) Fast response phase-locked loop charge-pump driven by low voltage input
US8248123B2 (en) Loop filter
US9391626B2 (en) Capacitive load PLL with calibration loop
US7605663B2 (en) Method and apparatus for stabilizing output frequency of PLL (phase lock loop) and phase lock loop thereof
US20070241823A1 (en) Rail-to-rail input voltage-controlled oscillating device
TW201332296A (zh) 差動電荷泵電路
US7394329B2 (en) Analog varactor
US7659785B2 (en) Voltage controlled oscillator and PLL having the same
JP3659630B2 (ja) 電圧参照回路およびそれを用いた半導体回路装置
US10715156B1 (en) PLL for continuous-time delta-sigma modulator based ADCs
CN108075773B (zh) 用于锁相环的启动电路及锁相环
US7388440B1 (en) Circuit and method to speed up PLL lock-time and prohibit frequency runaway

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant