CN109659235A - Tft的制备方法、tft、阵列基板及显示装置 - Google Patents

Tft的制备方法、tft、阵列基板及显示装置 Download PDF

Info

Publication number
CN109659235A
CN109659235A CN201811534064.4A CN201811534064A CN109659235A CN 109659235 A CN109659235 A CN 109659235A CN 201811534064 A CN201811534064 A CN 201811534064A CN 109659235 A CN109659235 A CN 109659235A
Authority
CN
China
Prior art keywords
layer
tft
polysilicon layer
preparation
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811534064.4A
Other languages
English (en)
Other versions
CN109659235B (zh
Inventor
胡俊艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201811534064.4A priority Critical patent/CN109659235B/zh
Publication of CN109659235A publication Critical patent/CN109659235A/zh
Application granted granted Critical
Publication of CN109659235B publication Critical patent/CN109659235B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例公开了一种TFT的制备方法、TFT、阵列基板及显示装置。本发明实施例中方法包括：在基板上形成缓冲层、多晶硅层、栅极绝缘层、源极层、漏极层和栅极层；其中，多晶硅层形成于缓冲层之上，源极层和漏极层形成于多晶硅层两侧，栅极绝缘层形成于多晶硅层、源极层和漏极层之上，在基板上形成缓冲层和多晶硅层之后，形成栅极绝缘层之前，对多晶硅层进行一次离子植入，以调整TFT的亚阈值摆幅不低于预设阈值，并使得植入离子浓度的峰值落在多晶硅层下方的缓冲层中。本发明实施例中在调整TFT的亚阈值摆幅的情况下，不会对TFT的其他电学特性参数产生不良影响，提升了TFT整体产品性能。

Description

TFT的制备方法、TFT、阵列基板及显示装置
技术领域
本发明涉及半导体材料技术领域，具体涉及一种TFT的制备方法、TFT、阵列基板及显示装置。
背景技术
薄膜晶体管(Thin-film transistor，TFT)是场效应晶体管的种类之一，大略的制作方式是在基板上沉积各种不同的薄膜，如半导体主动层、介电层和金属电极层。薄膜晶体管对显示器件的工作性能具有十分重要的作用。薄膜晶体管(TFT)由于其良好的开关特性，目前已广泛应用于显示装置。
TFT一个典型用途是控制驱动电流或驱动电压的驱动TFT，由于工艺条件、驱动环境等，驱动TFT的电气特性如阈值电压、迁移率等可能因像素的不同而变化。目前，显示屏幕的灰阶是通过驱动TFT的栅极电压来控制，而TFT的栅极电压由显示芯片控制，并由数据信号线写入。为了获得良好的显示效果，需要保证栅极电压工作在合适的工作电压范围内。这是因为，当驱动TFT的栅极工作电压范围太小，则驱动TFT不能准确地控制足够数量的灰阶。当驱动TFT的栅极工作电压范围太大，则会超出驱动芯片的工作电压范围，且显示器的功耗增加。
亚阈值摆幅是用来表征驱动TFT元件工作时栅极电压对导通电流大小的控制能力的物理量，目前是通过调整亚阈值摆幅来调整控制TFT栅极工作电压范围。但现有技术中采用传统的低温多晶硅技术(Low Temperature Poly-silicon，LTPS)工艺制作的驱动TFT亚阈值摆幅一般偏小，而若采用沟道掺杂，退火工艺的改变来调整亚阈值摆幅则会对TFT器件的其他电学特性参数产生不良影响，如开启电压偏离目标值。
发明内容
本发明实施例提供一种TFT的制备方法、TFT、阵列基板及显示装置，在调整TFT的亚阈值摆幅的情况下，不会对TFT的其他电学特性参数产生不良影响，提升了TFT整体产品性能。
为解决上述问题，第一方面，本申请本发明一种TFT的制备方法，所述方法包括：在基板上形成缓冲层、多晶硅层、栅极绝缘层、源极层、漏极层和栅极层；
其中，所述多晶硅层形成于所述缓冲层之上，所述源极层和漏极层形成于所述多晶硅层两侧，所述栅极绝缘层形成于所述多晶硅层、所述源极层和漏极层之上，在基板上形成所述缓冲层和多晶硅层之后，形成所述栅极绝缘层之前，对所述多晶硅层进行一次离子植入，以调整TFT的亚阈值摆幅不低于预设阈值，并使得植入离子浓度的峰值落在多晶硅层下方的缓冲层中。
进一步的，所述离子植入的离子种类为P5+。
进一步的，所述离子植入的离子种类为Si4+。
进一步的，所述离子植入能量为30KeV～100KeV。
进一步的，所述多晶硅层的厚度为300～600埃。
进一步的，所述多晶硅层的厚度为450埃。
进一步的，所述预设阈值小于0.45mV/dec。
第二方面，本申请提供一种TFT，所述TFT采用如第一方面中任一所述的TFT制备方法制备而成。
第三方面，本申请提供一种阵列基板，所述阵列基板包括第二方面中所述的TFT。
第四方面，本申请提供一种显示装置，所述显示装置包括第三方面中所述的阵列基板。
本发明实施例方法通过在基板上形成缓冲层、多晶硅层、栅极绝缘层、源极层、漏极层和栅极层；其中，多晶硅层形成于缓冲层之上，源极层和漏极层形成于多晶硅层两侧，栅极绝缘层形成于多晶硅层、源极层和漏极层之上，在基板上形成缓冲层和多晶硅层之后，形成栅极绝缘层之前，对多晶硅层进行一次离子植入，以调整TFT的亚阈值摆幅不低于预设阈值，并使得植入离子浓度的峰值落在多晶硅层下方的缓冲层中。本发明实施例中通过离子植入轰击碰撞来调整多晶硅层的结晶品质，从而改变TFT的亚阈值摆幅，同时，由于植入能量较高，掺杂离子元素多数击穿多晶硅层而进入到缓冲层，因此未形成有效掺杂，此部分掺杂元素对驱动TFT的其他电学特性参数不会造成明显的影响，因此在调整TFT的亚阈值摆幅的情况下，不会对TFT的其他电学特性参数产生不良影响，提升了TFT整体性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是目前显示器中常用的像素发光控制电路；
图2是为TFT1的不同栅极电压对应不同的驱动灰阶示意图；
图3是本发明实施例中制备的TFT的结构示意图；
图4是传统制程制备TFT过程中的植入离子浓度分布的示意图；
图5是本发明实施例中制程制备TFT过程中的植入离子浓度分布的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
薄膜晶体管(Thin-film transistor，TFT)是场效应晶体管的种类之一，大略的制作方式是在基板上沉积各种不同的薄膜，如栅极层、栅极绝缘层和金属电极层等，薄膜晶体管对显示器件的工作性能具有十分重要的作用。
如图1所示，为目前显示器中常用的像素发光控制电路，图1中以有源矩阵有机发光二极体或主动矩阵有机发光二极体(Active-matrix organic light-emitting diode，AMOLED)屏幕为例进行介绍，AMOLED屏幕是采用驱动TFT元件来控制OLED像素发光的光电显示器件。图1中，TFT1为驱动TFT。屏幕的灰阶是通过TFT1的栅极电压来控制，而TFT1的栅极电压由显示芯片控制，并由数据信号线写入。
如图2所示，为TFT1的不同栅极电压对应不同的驱动灰阶示意图，当TFT1的栅极工作电压范围太小，则TFT1不能准确地控制足够数量的灰阶。当TFT1的栅极工作电压范围太大，则会超出驱动芯片的工作电压范围，且显示器的功耗增加。为了获得良好的显示效果，需要保证栅极电压工作在合适的工作电压范围内。
亚阈值摆幅是用来表征驱动TFT元件工作时栅极电压对导通电流大小的控制能力的物理量，数值上等于当TFT导通电流增加一个数量级时，需要的最小的栅极电压变化量。因此，若采用亚阈值摆幅较大的驱动TFT，则TFT1的栅极工作电压范围较大。相反，若采用亚阈值摆幅较小的驱动TFT，则TFT1的栅极工作电压范围较小。因此采用合适的工艺中来保证制作的驱动TFT具有合适而均一的亚阈值摆幅比较关键。
如图3所示，为本发明实施例中TFT的制备方法制备的TFT的一个实施例结构示意图，该方法包括：在基板上形成缓冲层102、多晶硅层103、栅极绝缘层106、源极层104、漏极层105和栅极层107；其中，所述多晶硅层103形成于所述缓冲层102之上，所述源极层104和漏极层105形成于所述多晶硅层103两侧，所述栅极绝缘层106形成于所述多晶硅层103、所述源极层104和漏极层105之上，在基板上形成所述缓冲层102和多晶硅层103之后，形成所述栅极绝缘层106之前，对所述多晶硅层103进行一次离子植入，以调整TFT的亚阈值摆幅不低于预设阈值，并使得植入离子浓度的峰值落在多晶硅层下方的缓冲层中。
需要说明的是，图3所示的TFT结构中部分TFT必要结构并未全部示出，例如基板，图3仅作为示例进行介绍，不以此为限。
其中，亚阈值摆幅为半导体输出特性曲线中从关态(截止状态)到开态(导通状态)的这部分曲线的斜率，该斜率越小，表示薄膜晶体管从关态到开态的响应速度越快，相应地，亚阈值摆幅特性越好，薄膜晶体管的性能也越好；该斜率越大，表示薄膜晶体管从关态到开态的响应速度越慢，相应地，亚阈值摆幅特性较差，薄膜晶体管的性能也较差。
本发明实施例中，预设阈值为保证TFT性能的预先设定的合理的亚阈值摆幅值，本发明实施例中，发明人根据实验数据得到，未进行离子植入一般大约为0.25～0.455mV/dec，亚阈值摆幅在不低于0.45mV/dec可以有效保证TFT性能，因此，优选的，所述预设阈值可以为0.45～0.8mV/de，即进行本发明实施例中离子植入后，亚阈值摆幅可以是在0.45～0.8mV/de范围内，例如亚阈值摆幅可以为0.45mV/dec。
本发明实施例方法通过在基板上形成缓冲层、多晶硅层、栅极绝缘层、源极层、漏极层和栅极层；其中，多晶硅层形成于缓冲层之上，源极层和漏极层形成于多晶硅层两侧，栅极绝缘层形成于多晶硅层、源极层和漏极层之上，在基板上形成缓冲层和多晶硅层之后，形成栅极绝缘层之前，对多晶硅层进行一次离子植入，以调整TFT的亚阈值摆幅不低于预设阈值，并使得植入离子浓度的峰值落在多晶硅层下方的缓冲层中。本发明实施例中通过离子植入轰击碰撞来调整多晶硅层的结晶品质，从而改变TFT的亚阈值摆幅，同时，由于植入能量较高，掺杂离子元素多数击穿多晶硅层而进入到缓冲层，因此未形成有效掺杂，此部分掺杂元素对驱动TFT的其他电学特性参数不会造成明显的影响，因此在调整TFT的亚阈值摆幅的情况下，不会对TFT的其他电学特性参数产生不良影响，提升了TFT整体产品性能。
本发明实施例中，所述多晶硅层103形成于所述缓冲层102之上，所述源极层104和漏极层1045形成于所述多晶硅层103两侧，所述栅极绝缘层106形成于所述多晶硅层103、所述源极层104和漏极层105之上，栅极层107位于所述栅极层之上，即本发明实施例中的薄膜晶体管为顶栅型结构。缓冲层102、多晶硅层103、栅极绝缘层106、源极层104、漏极层105和栅极层107可以采用传统的构图工艺形成，这里不再详述。
其中，本发明实施例中，所述离子植入的离子种类可以为P5+或Si4+，离子植入的方式可以为整面植入，即通过多晶硅层整面进行离子植入。
目前采用有的方案的传统制程制备TFT可以获得合适的亚阈值摆幅，但是可能会导致其他电学特性参数的偏离目标值，具体的，传统制程的沟道掺杂采用的离子植入能量较低，掺杂离子元素大多数保留在多晶硅层，活化后形成有效掺杂，对TFT的其他电学特性参数会造成明显的影响，如开启电压受沟道损伤离子植入影响较大。
而本发明实施例中的离子植入能量较高，图4、图5分布显示了传统制程和本发明实施例中制备TFT过程中的植入离子浓度分布的示意图。图4的示意图为传统制程植入离子后浓度分布情况，由图4示意图可知，传统制程中掺杂离子元素大多数保留在多晶硅层，而图5为本发明实施例中制备TFT过程中的植入离子浓度分布情况，由图5示意图可知本发明实施例中制备TFT过程中植入离子浓度的峰值落在多晶硅层下方的缓冲层中。
具体的，根据发明人的实验得到，本发明实施例中，当离子植入能量为30KeV～100KeV，调整TFT的亚阈值摆幅不低于预设阈值，并使得植入离子浓度的峰值落在多晶硅层下方的缓冲层中。优选的，离子植入能量为50KeV～90KeV，可以保证亚阈值摆幅和有效掺杂的元素比例得到合理的平衡。
本发明实施例中通过离子植入轰击碰撞来调整多晶硅层的结晶品质，从而改变TFT的亚阈值摆幅，同时由于掺杂离子元素大部分穿过多晶硅层，主要保留在多晶硅层正下方的缓冲层中，而在沟道中形成有效掺杂的元素比例较小，因此，通过该种方式制备的TFT，在调整TFT的亚阈值摆幅的情况下，不会对TFT的其他电学特性参数产生不良影响，提升了TFT整体产品性能。
另一方面，由于离子植入是通过穿越多晶硅层实现的，为了便于离子植入的进行，本发明实施例中，所述多晶硅层的厚度可以为300～600埃，优选的，所述多晶硅层的厚度为450埃。
本发明实施例还提供一种薄膜晶体管TFT，该TFT采用本发明实施例中上述描述的TFT的制备方法中任意一个中的制备方法制成。
通过采用上述实施例中任意一个的制备方法制成的TFT，亚阈值摆幅大大降低，且不会对TFT的其他电学特性参数产生不良影响，提升了TFT整体产品性能。
本发明实施例中还提供一种阵列基板，包括本发明实施例中上述描述的TFT实施例中的TFT。
通过采用如上实施例中描述的TFT，使该阵列基板的性能得到了进一步提升。
本实施例还提供一种显示装置，包括如上实施例中描述的阵列基板。
通过采用如上实施例中描述的的阵列基板，进一步提升了该显示装置的性能。
本发明所提供的显示装置可以为，液晶面板、液晶电视、显示器、OLED面板、OLED电视、手机、导航仪等任何具有显示功能的产品或部件。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见上文针对数据处理方法的详细描述，此处不再赘述。
具体实施时，以上各个单元或结构可以作为独立的实体来实现，也可以进行任意组合，作为同一或若干个实体来实现，以上各个单元或结构的具体实施可参见前面的方法实施例，在此不再赘述。
以上各个操作的具体实施可参见前面的实施例，在此不再赘述。
以上对本发明实施例所提供的一种TFT的制备方法、TFT、阵列基板及显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种TFT的制备方法，其特征在于，所述方法包括：在基板上形成缓冲层、多晶硅层、栅极绝缘层、源极层、漏极层和栅极层；
其中，所述多晶硅层形成于所述缓冲层之上，所述源极层和漏极层形成于所述多晶硅层两侧，所述栅极绝缘层形成于所述多晶硅层、所述源极层和漏极层之上，在基板上形成所述缓冲层和多晶硅层之后，形成所述栅极绝缘层之前，对所述多晶硅层进行一次离子植入，以调整TFT的亚阈值摆幅不低于预设阈值，并使得植入离子浓度的峰值落在多晶硅层下方的缓冲层中。
2.根据权利要求1所述的TFT的制备方法，其特征在于，所述离子植入的离子种类为P5+。
3.根据权利要求1所述的TFT的制备方法，其特征在于，所述离子植入的离子种类为Si4 +。
4.根据权利要求1至3中任一所述的TFT的制备方法，其特征在于，所述离子植入能量为30KeV～100KeV。
5.根据权利要求1所述的TFT的制备方法，其特征在于，所述多晶硅层的厚度为300～600埃。
6.根据权利要求5所述的TFT的制备方法，其特征在于，所述多晶硅层的厚度为450埃。
7.根据权利要求1所述的TFT的制备方法，其特征在于，所述预设阈值为0.45～0.8mV/dec。
8.一种TFT，其特征在于，所述TFT采用如权利要求1至7中任一所述的TFT制备方法制备而成。
9.一种阵列基板，其特征在于，所述阵列基板包括权利要求8中所述的TFT。
10.一种显示装置，其特征在于，所述显示装置包括权利要求9中所述的阵列基板。
CN201811534064.4A 2018-12-14 2018-12-14 Tft的制备方法、tft、阵列基板及显示装置 Active CN109659235B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811534064.4A CN109659235B (zh) 2018-12-14 2018-12-14 Tft的制备方法、tft、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811534064.4A CN109659235B (zh) 2018-12-14 2018-12-14 Tft的制备方法、tft、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN109659235A true CN109659235A (zh) 2019-04-19
CN109659235B CN109659235B (zh) 2021-12-03

Family

ID=66113111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811534064.4A Active CN109659235B (zh) 2018-12-14 2018-12-14 Tft的制备方法、tft、阵列基板及显示装置

Country Status (1)

Country Link
CN (1) CN109659235B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993618A (zh) * 2019-12-04 2020-04-10 武汉华星光电半导体显示技术有限公司 一种tft阵列基板及其制备方法、显示面板
CN112992070A (zh) * 2021-02-25 2021-06-18 合肥维信诺科技有限公司 像素电路及其驱动方法、显示面板及显示装置

Citations (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1512248A (zh) * 2002-12-28 2004-07-14 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列衬底及其制造方法
WO2006032673A1 (en) * 2004-09-21 2006-03-30 Applied Research Systems Ars Holding N.V. Use of il-17f for the treatment and/or prevention of neurologic diseases
CN1783439A (zh) * 2004-12-01 2006-06-07 中华映管股份有限公司 薄膜晶体管的制造方法
CN101262005A (zh) * 2008-04-11 2008-09-10 中国科学院上海微***与信息技术研究所 使用肖特基二极管为选通管的相变存储单元及制备方法
CN101266982A (zh) * 2007-03-16 2008-09-17 株式会社半导体能源研究所 半导体器件、半导体显示器件及半导体器件的制造方法
CN101350331A (zh) * 2007-07-20 2009-01-21 株式会社半导体能源研究所 显示装置的制造方法
US20090072237A1 (en) * 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and display device including the thin film transistor
CN101404294A (zh) * 2007-10-05 2009-04-08 株式会社半导体能源研究所 薄膜晶体管、及具有其的显示装置、和其制造方法
CN101419980A (zh) * 2007-10-23 2009-04-29 株式会社半导体能源研究所 微晶半导体膜,薄膜晶体管和包括薄膜晶体管的显示设备
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
JP2011109090A (ja) * 2009-11-09 2011-06-02 Abb Technology Ag ファストリカバリーダイオード
CN103325679A (zh) * 2012-03-23 2013-09-25 立新半导体有限公司 一种半导体功率器件背面的制备方法
CN103839994A (zh) * 2012-11-23 2014-06-04 上海联星电子有限公司 一种igbt结构及其制作方法
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
CN103972105A (zh) * 2014-05-05 2014-08-06 清华大学 具有SiGe沟道的MOSFET及其形成方法
CN104167446A (zh) * 2014-07-14 2014-11-26 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置
CN104659285A (zh) * 2015-01-20 2015-05-27 深圳市华星光电技术有限公司 适用于amoled的tft背板制作方法及结构
US20150263176A1 (en) * 2014-03-13 2015-09-17 National Taiwan Normal University Thin film transistor and manufacturing method for the same
CN105185742A (zh) * 2015-09-22 2015-12-23 武汉华星光电技术有限公司 一种阵列基板的制作方法及阵列基板
US20160027867A1 (en) * 2014-07-25 2016-01-28 Kabushiki Kaisha Toshiba Semiconductor device
US20170162378A1 (en) * 2015-12-08 2017-06-08 Miin-Jang Chen Method of manufacturing substrate for epitaxy
US20180006065A1 (en) * 2015-09-18 2018-01-04 Hon Hai Precision Industry Co., Ltd. Array substrate and display device and method for making the array substrate
CN207458949U (zh) * 2017-09-26 2018-06-05 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置
CN108364871A (zh) * 2018-03-30 2018-08-03 武汉华星光电技术有限公司 一种薄膜晶体管及其制备方法
US10043864B2 (en) * 2015-07-31 2018-08-07 Toshiba Memory Corporation Thin film semiconductor device
CN108598096A (zh) * 2018-06-15 2018-09-28 深圳市华星光电技术有限公司 Tft阵列基板及其制作方法

Patent Citations (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1512248A (zh) * 2002-12-28 2004-07-14 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列衬底及其制造方法
WO2006032673A1 (en) * 2004-09-21 2006-03-30 Applied Research Systems Ars Holding N.V. Use of il-17f for the treatment and/or prevention of neurologic diseases
CN1783439A (zh) * 2004-12-01 2006-06-07 中华映管股份有限公司 薄膜晶体管的制造方法
CN101266982A (zh) * 2007-03-16 2008-09-17 株式会社半导体能源研究所 半导体器件、半导体显示器件及半导体器件的制造方法
CN101350331A (zh) * 2007-07-20 2009-01-21 株式会社半导体能源研究所 显示装置的制造方法
US20090072237A1 (en) * 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and display device including the thin film transistor
CN101404294A (zh) * 2007-10-05 2009-04-08 株式会社半导体能源研究所 薄膜晶体管、及具有其的显示装置、和其制造方法
CN101419980A (zh) * 2007-10-23 2009-04-29 株式会社半导体能源研究所 微晶半导体膜,薄膜晶体管和包括薄膜晶体管的显示设备
CN101262005A (zh) * 2008-04-11 2008-09-10 中国科学院上海微***与信息技术研究所 使用肖特基二极管为选通管的相变存储单元及制备方法
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
JP2011109090A (ja) * 2009-11-09 2011-06-02 Abb Technology Ag ファストリカバリーダイオード
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
CN103325679A (zh) * 2012-03-23 2013-09-25 立新半导体有限公司 一种半导体功率器件背面的制备方法
CN103839994A (zh) * 2012-11-23 2014-06-04 上海联星电子有限公司 一种igbt结构及其制作方法
US20150263176A1 (en) * 2014-03-13 2015-09-17 National Taiwan Normal University Thin film transistor and manufacturing method for the same
CN103972105A (zh) * 2014-05-05 2014-08-06 清华大学 具有SiGe沟道的MOSFET及其形成方法
CN104167446A (zh) * 2014-07-14 2014-11-26 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置
US20160027867A1 (en) * 2014-07-25 2016-01-28 Kabushiki Kaisha Toshiba Semiconductor device
CN104659285A (zh) * 2015-01-20 2015-05-27 深圳市华星光电技术有限公司 适用于amoled的tft背板制作方法及结构
US10043864B2 (en) * 2015-07-31 2018-08-07 Toshiba Memory Corporation Thin film semiconductor device
US20180006065A1 (en) * 2015-09-18 2018-01-04 Hon Hai Precision Industry Co., Ltd. Array substrate and display device and method for making the array substrate
CN105185742A (zh) * 2015-09-22 2015-12-23 武汉华星光电技术有限公司 一种阵列基板的制作方法及阵列基板
US20170162378A1 (en) * 2015-12-08 2017-06-08 Miin-Jang Chen Method of manufacturing substrate for epitaxy
CN207458949U (zh) * 2017-09-26 2018-06-05 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置
CN108364871A (zh) * 2018-03-30 2018-08-03 武汉华星光电技术有限公司 一种薄膜晶体管及其制备方法
CN108598096A (zh) * 2018-06-15 2018-09-28 深圳市华星光电技术有限公司 Tft阵列基板及其制作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SAMOJU, VR；MOHAPATRA, S；BHUSHAN, S.: "Analytical Modeling and Simulation of Subthreshold Characteristics of Recessed-Source/Drain (Re-S/D) Silicon-on-Insulator MOSFETs with Gaussian Doping Profile", 《JOURNAL OF NANOELECTRONICS AND OPTOELECTRONICS》 *
江朝庆: "激光晶化能量对多晶硅薄膜晶体管特性影响的研究", 《电子技术与软件工程》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993618A (zh) * 2019-12-04 2020-04-10 武汉华星光电半导体显示技术有限公司 一种tft阵列基板及其制备方法、显示面板
CN110993618B (zh) * 2019-12-04 2022-10-04 武汉华星光电半导体显示技术有限公司 一种tft阵列基板及其制备方法、显示面板
CN112992070A (zh) * 2021-02-25 2021-06-18 合肥维信诺科技有限公司 像素电路及其驱动方法、显示面板及显示装置
CN112992070B (zh) * 2021-02-25 2023-04-07 合肥维信诺科技有限公司 像素电路及其驱动方法、显示面板及显示装置

Also Published As

Publication number Publication date
CN109659235B (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
CN106920804B (zh) 一种阵列基板、其驱动方法、显示面板及显示装置
TW201714296A (zh) 陣列基板、顯示裝置及陣列基板的製備方法
WO2014134925A1 (zh) 多晶硅薄膜晶体管及其制备方法、阵列基板
US10409115B2 (en) Liquid crystal display panel, array substrate and manufacturing method thereof
CN108550625B (zh) 一种薄膜晶体管及其制作方法
CN104538458A (zh) 一种显示装置、阵列基板、薄膜晶体管及其制作方法
CN110867459B (zh) 显示面板及其制作方法、显示装置
US8963157B2 (en) Thin film transistor, array substrate, and manufacturing method thereof
CN108461538A (zh) 薄膜晶体管及其制备方法和控制方法、显示面板和装置
CN104241299B (zh) 氧化物半导体tft基板的制作方法及结构
KR100676330B1 (ko) 반도체장치,반도체장치의제조방법및박막트랜지스터의제조방법
CN109659235A (zh) Tft的制备方法、tft、阵列基板及显示装置
WO2019037631A1 (zh) 一种阵列基板及其制造方法
US10629746B2 (en) Array substrate and manufacturing method thereof
CN105185788A (zh) 阵列基板及其制造方法
CN109065548B (zh) 一种阵列基板及其制备方法
CN107104151A (zh) 一种双栅电极金属氧化物薄膜晶体管及其制备方法
Ito et al. 24‐1: Invited Paper: Development of High Quality IGZO‐TFT with Same On‐Current as LTPS
US10290655B2 (en) Low temperature polysilicon array substrate and method for manufacturing the same
US9768324B2 (en) Co-planar oxide semiconductor TFT substrate structure and manufacture method thereof
WO2003067666A1 (fr) Dispositif a semi-conducteur et son procede de production
CN106653695B (zh) 一种低温多晶硅阵列基板及其制作方法
Park et al. Prospects of oxide TFTs approaching LTPS
US9614036B2 (en) Manufacture method of TFT substrate and sturcture thereof
CN104157701B (zh) 氧化物半导体tft基板的制作方法及结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant