CN110867459B - 显示面板及其制作方法、显示装置 - Google Patents
显示面板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN110867459B CN110867459B CN201911184320.6A CN201911184320A CN110867459B CN 110867459 B CN110867459 B CN 110867459B CN 201911184320 A CN201911184320 A CN 201911184320A CN 110867459 B CN110867459 B CN 110867459B
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- layer
- insulating layer
- driving thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000010409 thin film Substances 0.000 claims abstract description 317
- 230000004888 barrier function Effects 0.000 claims abstract description 82
- 239000010410 layer Substances 0.000 claims description 492
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 41
- 230000000903 blocking effect Effects 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 36
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 32
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 15
- 239000010408 film Substances 0.000 claims description 13
- 238000002425 crystallisation Methods 0.000 claims description 12
- 230000008025 crystallization Effects 0.000 claims description 12
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 5
- 239000011787 zinc oxide Substances 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 abstract description 11
- 238000009413 insulation Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 19
- 238000005468 ion implantation Methods 0.000 description 17
- 230000009286 beneficial effect Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 241001270131 Agaricus moelleri Species 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 101150037603 cst-1 gene Proteins 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000001579 optical reflectometry Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明描述了一种显示面板及其制作方法、显示装置，包括，驱动电路包括驱动薄膜晶体管和开关薄膜晶体管，驱动薄膜晶体管的栅极绝缘层为第一绝缘层，开关薄膜晶体管的栅极绝缘层为第二栅极绝缘层，第一栅极绝缘层的厚度大于第二栅极绝缘层的厚度，第一栅极绝缘层至少包括阻挡层和第一绝缘层，第二栅极绝缘层至少包括第一绝缘层，阻挡层位于第一绝缘层靠近驱动薄膜晶体管的有源层一侧。相较于现有技术，提升驱动薄膜晶体管的驱动能力和增加开关薄膜晶体管的开启速度。
Description
技术领域
本发明涉及显示领域，更具体地，特别是涉及一种显示面板及其制作方法、显示装置。
背景技术
有机发光二极管(Organic Light-Emitting Diode，OLED)显示器，也称为有机电致发光显示器，是一种新兴的平板显示装置，由于其具有制备工艺简单、成本低、功耗低、发光亮度高、工作温度适应范围广、体积轻薄、响应速度快，而且易于实现彩色显示和大屏幕显示、易于实现和集成电路驱动器相匹配、易于实现柔性显示等优点，因而具有广阔的应用前景。
OLED按照驱动方式可以分为无源矩阵型OLED(Passive Matrix OLED，PMOLED)和有源矩阵型OLED(Active Matrix OLED，AMOLED)两大类，即直接寻址和薄膜晶体管(ThinFilm Transistor，TFT)矩阵寻址两类。其中，AMOLED具有呈阵列式排布的像素，属于主动显示类型，发光效能高，通常用作高清晰度的大尺寸显示装置。
驱动电路中薄膜晶体管包括驱动薄膜晶体管(Driving TFT)、开关薄膜晶体管(Switch TFT)，在有机电致发光器件制备时，驱动薄膜晶体管与开关薄膜晶体管的栅极绝缘层设置基本相同，从而驱动薄膜晶体管与开关薄膜晶体管的亚阈值摆幅相近。亚阈值摆幅指的是晶体管在亚阈状态工作时或者用作为逻辑开关时的一个重要参数，也可以称为S因子，S因子可以定义为:S＝dVgs/d(1og10Id),S在数值上等于为使薄膜晶体管的漏极电流Id变化一个数量级时所需要的栅极电压增量△Vgs，亚阈值摆幅的单位可以是[mV/decade]。
驱动薄膜晶体管的亚阈值摆幅越大，驱动薄膜晶体管能够更准确的控制有机发光显示面板的灰阶。开关薄膜晶体管的亚阈值摆幅越小，开关薄膜晶体管的开启速度越快。
可见，驱动薄膜晶体管亚阈值摆幅与开关薄膜晶体管的亚阈值摆幅之问存在矛盾，那么发明一种解决两者之间矛盾的方案，对进一步提高有机发光显示面板的品质是非常必要的。
发明内容
有鉴于此，本发明提供一种显示面板及其制作方法、显示装置，解决了实现驱动薄膜晶体管的驱动能力同时满足开关薄膜晶体管的快速开启能力。
第一方面，本发明实施例提供了一种显示面板，包括：
衬底基板；
多个薄膜晶体管，薄膜晶体管位于衬底基板一侧，薄膜晶体管包括驱动薄膜晶体管和开关薄膜晶体管；
驱动薄膜晶体管的栅极绝缘层为第一栅极绝缘层，开关薄膜晶体管的栅极绝缘层为第二栅极绝缘层，第一栅极绝缘层的厚度大于第二栅绝缘层的厚度；
其中，第一栅极绝缘层至少阻挡层和第一绝缘层，第二栅极绝缘层至少包括第一绝缘层，阻挡层位于第一绝缘层靠近驱动薄膜晶体管的有源层一侧。
基于同一发明构思，第二方面，本发明还提供了一种显示装置，包括本发明提供的任意一种显示面板。
第三方面，本发明还提供了一种显示面板的制备方法，包括：
提供一衬底基板；
在所述衬底基板上形成多个薄膜晶体管，其中，所述薄膜晶体管包括驱动薄膜晶体管和开关薄膜晶体管；
所述驱动薄膜晶体管的栅极绝缘层为第一栅极绝缘层，所述开关薄膜晶体管的栅极绝缘层为第二栅极绝缘层，所述第一栅极绝缘层的厚度大于所述第二栅极绝缘层的厚度；
所述第一栅极绝缘层至少包括阻挡层和第一绝缘层，所述第二栅极绝缘层至少包括所述第一绝缘层，所述阻挡层位于所述第一绝缘层靠近所述驱动薄膜晶体管的有源层一侧。
与现有技术相比，本发明还提供了一种显示面板及其制作方法、显示装置，至少实现了如下有益效果：
本发明提供的制作方法所制作的显示面板，一方面，驱动电路包括驱动薄膜晶体管和开关薄膜晶体管，驱动薄膜晶体管的栅极绝缘层为第一绝缘层，开关薄膜晶体管的栅极绝缘层为第二栅极绝缘层，第一栅极绝缘层的厚度大于所述第二栅极绝缘层的厚度，即驱动薄膜晶体管的栅极绝缘层的厚度大于开关薄膜晶体管的栅极绝缘层的厚度，可以增大驱动薄膜晶体管的亚阈值摆幅，进而在不影响操作电压及电路操作速度的情况下，有利于实现灰阶定义，提升驱动薄膜晶体管的驱动能力，提升显示面板的显示性能；同时，可以减小开关薄膜晶体管的亚阈值摆幅，进而增加开关薄膜晶体管的开启速度；平衡了驱动薄膜晶体管和开关薄膜晶体管的栅极绝缘层厚度不兼容的问题，保证了驱动薄膜晶体管和开关薄膜晶体管的各自的栅极绝缘层处于最优化的厚度，提高驱动电路的稳定性能，提高显示品质。另一方面，第一栅极绝缘层至少包括阻挡层和第一绝缘层，第二栅极绝缘层至少包括第一绝缘层，阻挡层位于第一绝缘层靠近驱动薄膜晶体管的有源层一侧，第一栅极绝缘层与第二栅极绝缘层都包括第一绝缘层，即第二栅极绝缘层的第一绝缘层能够与第一栅极绝缘层中的第一绝缘层采用同层同材料制备，不需要额外的制备工艺分步制备驱动薄膜晶体管和开关薄膜晶体管的栅极绝缘层，简化制备工艺，降低制作成本。
当然，实施本发明的任一产品不必特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
图1为本发明实施例提供的显示面板一种可选实施方式示意图；
图2为图1所示显示面板中驱动薄膜晶体管的有源层和开关薄膜晶体管的有源层结晶程度对比图；
图3为本发明实施例提供的显示面板又一种可选实施方式示意图；
图4为本发明实施例提供的显示面板的驱动薄膜晶体管的一种可选实施例示意图；
图5为本发明实施例提供的显示面板的驱动薄膜晶体管的另一种可选实施例示意图；
图6为本发明实施例提供的显示面板的驱动薄膜晶体管的另一种可选实施例示意图；
图7为本发明实施例提供的显示面板的驱动薄膜晶体管的另一种可选实施例示；
图8为本发明实施例提供的显示面板中阻挡层对光的反射率与阻挡层的厚度的曲线图意图；
图9为本发明实施例提供的显示面板另有一种可选实施例示意图；
图10为本发明实施例提供的显示装置示意图；
图11本发明实施例提供的一种显示面板的制作方法的流程图；
图12为图11对应所示的制作方法对应的显示面板的结构图；
图13是本发明实施例提供的又一种显示面板的制作方法的流程图；
图14为图13对应所示的制作方法对应的显示面板的结构图；
图15是本发明实施例提供的又一种显示面板的制作方法的流程图；
图16为图15对应所示的制作方法对应的显示面板的结构图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1为本发明实施例提供的显示面板一种可选实施方式示意图。如图1所示显示面板包括，衬底基板10，多个薄膜晶体管，薄膜晶体管位于沉底基板一侧，其中薄膜晶体管包括驱动薄膜晶体管20和开关薄膜晶体管30，驱动薄膜晶体管20的栅极绝缘层为第一栅极绝缘绝缘层401，开关薄膜晶体管30的栅极绝缘层为第二和栅极绝缘层402，第一栅极绝缘层401和厚度大于第二栅极绝缘层402的厚度。
薄膜晶体管的栅极绝缘层可以理解的是为薄膜晶体管的有源层与该薄膜晶体管栅极之间的绝缘层的统称为该薄膜晶体管的栅极绝缘层(Gate Insulator，GI)。需要说明的是栅极绝缘层的厚度可以理解为栅极绝缘层在垂直于衬底基板所在平面的方向上栅极绝缘层的膜层厚度。
继续参考图1第一栅极绝缘层401至少包括阻挡层4022和第一绝缘层4011，第二栅极绝缘层至少402包括第一绝缘层4011，其中阻挡层4022位于第一绝缘层4011靠近驱动薄膜晶体管20的有源层201一侧，即阻挡层4022位于驱动薄膜晶体管20的有源层201与第一绝缘层4011之间，而开关薄膜晶体管30的栅极绝缘层402不包括阻挡层4022。一方面，即驱动薄膜晶体管的栅极绝缘层的厚度大于开关薄膜晶体管的栅极绝缘层的厚度，可以增大驱动薄膜晶体管的亚阈值摆幅，进而在不影响操作电压及电路操作速度的情况下，有利于实现灰阶定义，提升驱动薄膜晶体管的驱动能提，提升显示面板的显示性能；同时，可以减小开关薄膜晶体管的亚阈值摆幅，进而增加开关薄膜晶体管的开启速度；平衡了驱动薄膜晶体管和开关薄膜晶体管的栅极绝缘层厚度不兼容的问题，保证了驱动薄膜晶体管和开关薄膜晶体管的各自的栅极绝缘层处于最优化的厚度，提高驱动电路的稳定性能，提高显示品质；另一方面，阻挡层位于第一绝缘层靠近驱动薄膜晶体管的有源层一侧，第一栅极绝缘层与第二栅极绝缘层都包括第一绝缘层，即第二栅极绝缘层的第一绝缘层能够与第一栅极绝缘层中的第一绝缘层采用同层同材料制备，不需要额外的制备工艺分步制备驱动薄膜晶体管和开关薄膜晶体管的栅极绝缘层，简化制备工艺，降低制作成本；再一方面，驱动薄膜晶体管的栅极绝缘层包括阻挡层可以吸收或者反射ELA过程部分激光，保证在驱动薄膜晶体管的有源层多晶硅层的结晶程度小于开关薄膜晶体管的结晶程度以减小驱动薄膜晶体管的工作电流，更好得显示不同的灰阶，提高显示质量。
驱动薄膜晶体管20为低温多晶硅薄膜晶体管(Low Temperature PolysiliconThin Film Transistor，LTPS-TFT)，在低温多晶硅薄膜晶体管的制备过程中，对LTPS-TFT有源层进行准分子激光退火(Excimer Laser Annealing，ELA)，将有源层的非晶硅层进行回火加工使得该非晶硅层结晶，因此形成一定晶粒尺寸且整齐排列的多晶硅层。在显示面板中，驱动电路中的驱动薄膜晶体管需具有较低的漏电流性质，如果多晶硅层的晶粒尺寸较大，则该多晶硅层不利于制造较低漏电流特质的薄膜晶体管，故驱动薄膜晶体管的多晶硅层的晶粒不能太大。相反，开关薄膜晶体管的需要较高的载流子迁移率以及导通状态电流特性，利于开关薄膜晶体管的开启关断能力，提高开启速率。
如图1所示，驱动薄膜晶体管20的第一有源层201远离衬底基板10一侧表面设置有阻挡层，一方面，该阻挡层不仅能够增加驱动薄膜晶体管的栅极绝缘层的厚度，保证驱动薄膜晶体管的栅极绝层401厚度大于开关薄膜晶体管的栅极绝缘层的厚度，提升驱动薄膜晶体管的驱动能力更好的显示不同的灰阶和确保开关薄膜晶体管的开启关断速率；另一方面，阻挡层覆盖有源层201一侧表面，在制备完有源层之后，对薄膜晶体管的非晶硅层(即前述有源层，有源层是沉积一层非晶硅然后进行一定处理结晶成为多晶硅层)进行ELA过程，驱动薄膜晶体管20处的该阻挡层4022可以吸收一部分的激光，减小一定的曝光，相比于驱动薄膜晶体管20的曝光量，开关晶薄膜体管的由于没有阻挡层4022的阻挡部分曝光，同一曝光工艺中，使得开关薄膜晶体管30第二有源层301(多晶硅层)的晶化程度大于驱动薄膜晶体管20第一有源层201(多晶硅层)的晶化程度。
需要说明的是，显示面板还包括发光器件，发光器件包括阳极、发光层和阴极，驱动薄膜晶体管驱动发光器件发光，开关薄膜晶体管泳衣传递信号做开关作用。图1中以与阳极80连接的晶体管表示驱动薄膜晶体管，但并不限定本申请的结构。
可选的，驱动薄膜晶体管第一有源层的晶粒尺寸小于第二有源层的晶粒尺寸。
图2为图1所示显示面板中驱动薄膜晶体管的有源层和开关薄膜晶体管的有源层结晶程度对比图。如图2所示开关薄膜晶体管30多晶硅层(第二有源层301)的晶粒尺寸大于驱动薄膜晶体管20多晶硅层(第一有源层201)的晶粒尺寸。利用阻挡层4022对驱动晶薄膜体管20的第一有源层201进行遮挡，在ELA过程中，阻挡层4022吸收或者反射激光的部分能量，使得第一有源层201吸收的能量小，受激光融化程度低凝结晶粒能力较低，形成晶粒较小；同时，由于开关薄膜晶体管30在ELA过程中无阻挡层，开关薄膜晶体管原非晶硅层吸收能量大，形成的多晶硅层(第二有源层301)结晶能力好，晶粒大。通过设置阻挡层，保证开关薄膜晶体管和驱动薄膜晶体管有不同的结晶程度，不仅保证了开关薄膜晶体管具有较大的工作电流，提高开关薄膜晶体管的开启关闭速率，还保证了驱动薄膜晶体管兼有较小的工作电流，更好的显示不同的灰阶，提高显示质量。
继续参考图1，如图1所示，衬底基板10上依次设置有源层、栅极绝缘层、栅极、层间绝缘层和源漏极层，其中驱动薄膜晶体管20的栅极为第一栅极202，驱动薄膜晶体管20的有源层为第一有源层201，驱动薄膜晶体管20还包括第一源极203S和第一漏极203D，开关薄膜晶体管30包括第二栅极302、第二有源层301和第二源漏极303，其中源极303S和漏极303D。驱动薄膜晶体管20的第一有源层201与开关薄膜晶体管30的第二有源层301同层同材料设置，驱动薄膜晶体管20的第一栅极202和开关薄膜晶体管30的第二栅极302同层制备。可选的，开关薄膜晶体管为LTPS-TFT，驱动薄膜晶体管为LTPS-TFT。开关薄膜晶体管与驱动薄膜晶体管多个膜层均可以同层同材料制备，简化工艺，而且为分别保证驱动薄膜晶体管与开关薄膜晶体管均处于最优性能，利用ELA过程设置阻挡层就能够保证驱动薄膜晶体管与开关薄膜晶体管的晶化程度不同，还能通过阻挡层保证驱动薄膜晶体管与开关薄膜晶体管的栅极绝缘层出于各自最佳厚度，提高驱动电路稳定性和显示面板的可靠性。
继续参考图1，可选的，显示面板还可以存储电容，存储电容的第一极板Cst1与驱动薄膜晶体管的栅极同层同材料制备，存储电容的第二极板Cst2与第一极板Cst1在垂直于衬底基板所在方向交叠形成存储电容。可选的，显示面板包括一些层间绝缘层，如图1所述，第一层间绝缘层501、第二层间绝缘层502和第二层间绝缘层，还可以包括部分绝缘层60以及平坦化层70，平坦化层70位于薄膜晶体管源漏极远离衬底基板一侧，实现平坦化功能，保证后续显示面板制成工艺稳定性，提高显示面板性能。可选的，显示面板还包括发光层，发光层位于薄膜晶体管源漏极远离衬底基板一侧，发光层包括阳极80、发光器件和阴极(图中仅示出了阳极80，其余结构并未画出)；可选的，发光器件包括OLED发光器件和LED发光器件，本申请对此不作限定。
需要说明的是，本申请限定阻挡层的位置是在第一绝缘层与有源层之间，但是并未薄膜晶体管的类型做限定，也就是本申请中薄膜晶体管可以是顶栅或者底栅结构。
可选的，驱动薄膜晶体管的有源层包括搭接区、欧姆接触区和沟道区，欧姆接触区连接沟道区与搭接区，阻挡层至少覆盖沟道区。
图3为本发明实施例提供的显示面板又一种可选实施方式示意图。如图3所示，驱动薄膜晶体管20的有源层201包括搭接区2011、欧姆接触区2012和沟道区2013，欧姆接触区2012连接沟道区2013和搭接区2011，搭接区2011是驱动薄膜晶体管20源极203S与漏极203D与有源层连接区域，沟道区2013为与第一栅极202交叠的区域。可选的，沟道区2013只有一个，沟道区2013两侧分别有两个欧姆接触区2012连接两侧的搭接区2011，一般为了避免载流子效应的产生，在搭接区2011为重掺杂离子注入，沟道区2012为轻掺杂离子注入，欧姆接触区2012则为有重掺杂离子注入区域过渡到轻掺杂离子注入区域的离子掺杂过渡区。可选的，阻挡层4022至少覆盖沟道区2013。
图4为本发明实施例提供的显示面板的驱动薄膜晶体管的一种可选实施例示意图。为清除描述阻挡层与有源层的相对位置关系，本发明人对显示面板的其他膜层进行省去或者简化，并不作为本发明结构的限定。参考图4，驱动薄膜晶体管20包括第一有源层201(包括多个分区)、第一栅极绝缘层401(包括阻挡层4022和第一绝缘层4011)、第一栅极202和源漏极(包括源极203S和漏极203D)，其中阻挡层4022覆盖沟道区2013，即阻挡层4022在第一有源层201的正投影覆盖沟道区2013，在对第一有源层201的搭接区进行重掺杂离子注入时，阻挡层正好可以阻挡重掺杂时过多的离子注入到沟道区，影响沟道区2013的离子过多注入，影响驱动薄膜晶体管的电子迁移率，影响其驱动能力，不需要额外在利用其它膜层或者再次进行图案化来制备遮挡层，以ELA阻挡层复用离子注入的遮挡层，减小了一道光罩，减小对位精度，简化了工艺，且不需要使用半色调眼膜版(Half Tone Mask，HTM)，节省制作成本。同时，利用阻挡层作为离子注入的遮挡层，在多晶硅层两侧可以自然形成对称的搭接区，避免了掺杂离子注入偏差导致的栅极区域偏移。
可选的，阻挡层覆盖欧姆接触区。
图5为本发明实施例提供的显示面板的驱动薄膜晶体管的另一种可选实施例示意图。如图5所示，阻挡层4022覆盖欧姆接触区2012和沟道区2013，阻挡层4022在第一有源层201所在平面的正投影覆盖沟道区2013和欧姆接触区2012。在对驱动薄膜晶体管20多晶硅层进行离子注入时候，第一栅极202和阻挡层4022对沟道区203均存在遮挡，阻挡层4022对欧姆接触区2013形成部分遮挡，搭接区2011则不存在膜层遮挡，有利于搭接区2011进行重浓度离子掺杂，沟道区2013实现低浓度离子掺杂。
可选的，位于沟道区的阻挡层的厚度大于位于欧姆接触区的阻挡层的厚度。
图6为本发明实施例提供的显示面板的驱动薄膜晶体管的另一种可选实施例示意图。如图6所示，位于沟道区2013的阻挡层4022的厚度大于位于欧姆接触区2012的阻挡层4022的厚度，其中厚度定义为垂直于衬底基所在平面的方向上阻挡层的厚度。通过对不同区域阻挡层的厚度调节不同，在同一离子注入制备工艺中能够实现不同区域掺杂浓度不同。
可选的，阻挡层覆盖搭接区。
图7为本发明实施例提供的显示面板的驱动薄膜晶体管的另一种可选实施例示意图。如图7所示，阻挡层4022覆盖搭接区2011、欧姆接触区2012和沟道区2013，阻挡层4022整体覆盖第一有源层201，能够保证ELA过程中非晶硅层的整体的晶化程度均一性。可选的，覆盖沟道区2013的阻挡层4022的厚度、覆盖欧姆接触区2012的阻挡层4022的厚度、覆盖搭接区2011的阻挡层4022的厚度逐渐减小，利用实现各个区域掺杂浓度的不同。
可选的，阻挡层包括氧化铟镓锌。
继续参考图1，阻挡层4022的材料包括氧化铟镓锌(Indium gallium zinc oxide，IGZO)，IGZO作为阻挡层4022在ELA过程中能够对激光吸收和反射能力较好，利于ELA过程中驱动薄膜晶体管的不完全曝光；同时IGZO的主体材料是氧化锌(Zinc oxide,ZnO)，ZnO的熔点为1975℃，而有源层中硅(silicon,Si)的熔点为1410℃，因此在有源层在ELA晶化结晶过程中不会带来杂质，有利于提升驱动薄膜晶体管的驱动能力。
可选的，阻挡层的厚度介于30nm到50nm之间。
阻挡层材料为IGZO，其厚度介于30nm到50nm之间。阻挡层的在ELA过程中对激光进行一定的能量反射或者吸收，使得第一有源层201吸收的能量小，受激光融化程度低凝结晶粒能力较低，形成晶粒较小，保证了驱动薄膜晶体管兼有较小的工作电流，更好的显示不同的灰阶，提高显示质量。图8为本发明实施例提供的显示面板中阻挡层对光的反射率与阻挡层的厚度的曲线图。如图8所示，横坐标(单位：nm)表示的是阻挡层的厚度d，纵坐标表示阻挡层对于激光的透过率，当阻挡层的阻挡层厚度d介于30nm到50nm阻挡层的透过率最低，非晶硅层接收到的ELA能像最小，晶粒尺寸最小，利于驱动薄膜晶体管，更好的显示灰阶。当阻挡层厚度大于50nm或者小于30nm时，阻挡层的透过率会增大，对ELA激光的阻挡作用较弱，影响有源层结晶程度较大，不利于驱动薄膜晶体管的灰阶显示。
可选的，驱动薄膜晶体管为多晶硅薄膜晶体管，开关薄膜晶体管为氧化物薄膜晶体管；其中，氧化物薄膜晶体管的有源层与阻挡层同层同材料。
图9为本发明实施例提供的显示面板另有一种可选实施例示意图。如图9所示，驱动薄膜晶体管20为多晶硅薄膜晶体管(LTPS-TFT),开关薄膜晶体管30为氧化物薄膜晶体管(Oxide thin film transistor)，其中氧化物薄膜晶体管的有源层301与阻挡层4022同层同材料制备，即第二有源层301和阻挡层4022均为IGZO，节省工艺降低成本。另外，氧化物薄膜晶体管具有较高的电子迁移率相比于多晶硅薄膜晶体管，其制程简单、成本低、大面积均匀性高本发明实施例提供的像素驱动电路中用于实现的开关的开关薄膜晶体管为氧化物薄膜晶体管，由于氧化物薄膜晶体管具有低漏电流的优点，不仅减少了像素驱动电路中的漏电流，而且还降低在显示过程中像素驱动电路的功耗。
本发明还提供一种显示装置，图10为本发明实施例提供的显示装置示意图。如图10所示，显示装置包括本发明任一实施例提供的显示面板。本发明提供的显示装置包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、手机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等。
基于同一发明构思，还提供了本发明一种显示面板的制作方法，包括，提供一衬底基板。在所提供的衬底基板上形成多个薄膜晶体管，其中，薄膜晶体管包括驱动薄膜晶体管和开关薄膜晶体管，驱动薄膜晶体管的栅极绝缘层为第一栅极绝缘层，开关薄膜晶体管的栅极绝缘层为第二栅极绝缘层，第一栅极绝缘层的厚度大于第二栅极绝缘层的厚度；第一栅极绝缘层至少包括阻挡层和第一绝缘层，第二栅极绝缘层至少包括第一绝缘层，阻挡层位于所述第一绝缘层靠近驱动薄膜晶体管的有源层一侧。
图11本发明实施例提供的一种显示面板的制作方法的流程图。图12为图11对应所示的制作方法对应的显示面板的结构图。结合参考图11和图12，本发明提供的显示面板的制备方法，包括，步骤S1，提供一衬底基板；步骤S2，在所提供的衬底基板上形成多个薄膜晶体管，其中，薄膜晶体管包括驱动薄膜晶体管和开关薄膜晶体管，驱动薄膜晶体管的栅极绝缘层为第一栅极绝缘层，开关薄膜晶体管的栅极绝缘层为第二栅极绝缘层，第一栅极绝缘层的厚度大于第二栅极绝缘层的厚度；第一栅极绝缘层至少包括阻挡层和第一绝缘层，第二栅极绝缘层至少包括第一绝缘层，阻挡层位于所述第一绝缘层靠近驱动薄膜晶体管的有源层一侧，即阻挡层4022位于驱动薄膜晶体管20的有源层201与第一绝缘层4011之间，而开关薄膜晶体管30的栅极绝缘层402不包括阻挡层4022。一方面，即驱动薄膜晶体管的栅极绝缘层的厚度大于开关薄膜晶体管的栅极绝缘层的厚度，可以增大驱动薄膜晶体管的亚阈值摆幅，进而在不影响操作电压及电路操作速度的情况下，有利于实现灰阶定义，提升驱动薄膜晶体管的驱动能提，提升显示面板的显示性能；同时，可以减小开关薄膜晶体管的亚阈值摆幅，进而增加开关薄膜晶体管的开启速度；平衡了驱动薄膜晶体管和开关薄膜晶体管的栅极绝缘层厚度不兼容的问题，保证了驱动薄膜晶体管和开关薄膜晶体管的各自的栅极绝缘层处于最优化的厚度，提高驱动电路的稳定性能，提高显示品质；另一方面，阻挡层位于第一绝缘层靠近驱动薄膜晶体管的有源层一侧，第一栅极绝缘层与第二栅极绝缘层都包括第一绝缘层，即第二栅极绝缘层的第一绝缘层能够与第一栅极绝缘层中的第一绝缘层采用同层同材料制备，不需要额外的制备工艺分步制备驱动薄膜晶体管和开关薄膜晶体管的栅极绝缘层，简化制备工艺，降低制作成本；再一方面，驱动薄膜晶体管的栅极绝缘层包括阻挡层可以吸收或者反射ELA过程部分激光，保证在驱动薄膜晶体管的有源层多晶硅层的结晶程度小于开关薄膜晶体管的结晶程度以减小驱动薄膜晶体管的工作电流，更好得显示不同的灰阶，提高显示质量。
可选的，在衬底基板上形成多个所述薄膜晶体管，包括，在衬底基板上方形成有源层，有源层包括驱动薄膜晶体管的有源层和开关薄膜晶体管的有源层；在驱动薄膜晶体管的有源层所在膜层上方形成所述阻挡层；在阻挡层以及所述开关薄膜晶体管所在膜层上方形成第一绝缘层；在第一绝缘层上方形成薄膜晶体管的栅极，栅极包括驱动薄膜晶体管的栅极和所述开关薄膜晶体管的栅极；在栅极所在膜层上方形成层间绝缘层；在层间绝缘层上方形成所述薄膜晶体管的源漏极，源漏极包括所述驱动薄膜晶体管的源漏极和开关薄膜晶体管的源漏极。
图13是本发明实施例提供的又一种显示面板的制作方法的流程图。图14为图13对应所示的制作方法对应的显示面板的结构图。结合图13和图14所示，步骤S2在衬底基板10上形成多个薄膜晶体管，包括，
步骤一S21，在衬底基板10上方形成有源层，有源层包括驱动薄膜晶体管20的有源层201(第一有源层)和开关薄膜晶体管30的有源层301(第二有源层)；
步骤二S22，在驱动薄膜晶体管20的有源层201所在膜层上方形成阻挡层4022
步骤三S23，在阻挡层4022以及开关薄膜晶体管30所在膜层上方形成第一绝缘层4011；
步骤四S24，在第一绝缘层4011上方形成薄膜晶体管的栅极，栅极包括驱动薄膜晶体管20的栅极202(第一栅极)和开关薄膜晶体管30的栅极302(第二栅极)；
步骤五S25，在栅极所在膜层上方形成层间绝缘层50；其中层间绝缘层可以为多层，图13中仅示出了三层层间绝缘层，第一层间绝缘层501、第二层间绝缘层502和第三层间绝缘层503；
步骤六S26，在层间绝缘层50形成薄膜晶体管的源漏极，源漏极包括所述驱动薄膜晶体管20的源漏极(第一源极203S和第一漏极203D)和开关薄膜晶体管30的源漏极(第二源极303S和第二漏极303D)。
可选的，在所述阻挡层以及所述开关薄膜晶体管所在膜层上方形成所述第一绝缘层之前还包括，在衬底基板上形成非晶硅层，所述非晶硅层包括所述驱动薄膜晶体管的第一非晶硅和所述开关薄膜晶体管的第二非晶硅；在所述非晶硅上形成所述阻挡层；用一光源照射所述非晶硅层进行晶化处理，所述非晶硅层转化为多晶硅层，所述多晶硅层包括所述驱动薄膜晶体管的第一多晶硅和所述开关薄膜晶体管的第二多晶硅；对所述多晶硅层进行掺杂和图案化。
图15是本发明实施例提供的又一种显示面板的制作方法的流程图。图16为图15对应所示的制作方法对应的显示面板的结构图。如图15和图16所示，在阻挡层以及开关薄膜晶体管所在膜层上方形成所述第一绝缘层之前还包括，步骤S31，在衬底基板10上形成非晶硅层01’，所述非晶硅层包括所述驱动薄膜晶体管的第一非晶硅和所述开关薄膜晶体管的第二非晶硅，由于此时对非晶硅层没有进行图案化，所以第一非晶硅和第二非晶硅均在图中显示为非晶硅层01’，其中非晶硅层为一整层的结构，用一光源照射非晶硅层进行晶化处理，非晶硅层转化为多晶硅层；步骤S32，对多晶硅层进行图案化处理，形成驱动薄膜晶体管20的第一多晶硅201和开关薄膜晶体管30的第二多晶硅301；步骤S33，对第一多晶硅层和第二多晶硅层进行掺杂。
需要说明的是，在衬底基板上还可以设置缓冲层或者其他保护膜层，然后在缓冲层上方进行制备非晶硅层，本发明并不限定于此。
在对多晶硅层进行重掺杂离子注入时，阻挡层正好可以阻挡重掺杂时过多的离子注入到沟道区，影响沟道区2013的离子过多注入，影响驱动薄膜晶体管的电子迁移率，影响其驱动能力，不需要额外在利用其它膜层或者再次进行图案化来制备遮挡层，以ELA阻挡层复用离子注入的遮挡层，减小了一道光罩，减小对位精度，简化了工艺，且不需要使用半色调眼膜版(Half Tone Mask，HTM)，节省制作成本。同时，利用阻挡层作为离子注入的遮挡层，在多晶硅层两侧可以自然形成对称的搭接区，避免了掺杂离子注入偏差导致的栅极区域偏移。
可选的，光源包括准分子激光对应的紫外波段。紫外波段激光能量高有利于开关晶体管的非晶硅层结晶程度高。
可选的，驱动薄膜晶体管为多晶硅薄膜晶体管，开关薄膜晶体管为氧化物薄膜晶体管，氧化物晶体管的有源层与阻挡层采用同一工艺制备。当驱动薄膜晶体管为多晶硅薄膜晶体管，开关薄膜晶体管为氧化物薄膜晶体管，氧化物晶体管的有源层与阻挡层采用同一工艺制备，氧化物薄膜晶体管具有较高的电子迁移率相比于多晶硅薄膜晶体管，其制程简单、成本低、大面积均匀性高本发明实施例提供的像素驱动电路中用于实现的开关的开关薄膜晶体管为氧化物薄膜晶体管，由于氧化物薄膜晶体管具有低漏电流的优点，不仅减少了像素驱动电路中的漏电流，而且还降低在显示过程中像素驱动电路的功耗。
通过上述实施例可知，本发明提供的显示面板及其制作方法、显示装置，至少实现了如下的有益效果：
本发明提供的制作方法所制作的显示面板，一方面，驱动电路包括驱动薄膜晶体管和开关薄膜晶体管，驱动薄膜晶体管的栅极绝缘层为第一绝缘层，开关薄膜晶体管的栅极绝缘层为第二栅极绝缘层，第一栅极绝缘层的厚度大于所述第二栅极绝缘层的厚度，即驱动薄膜晶体管的栅极绝缘层的厚度大于开关薄膜晶体管的栅极绝缘层的厚度，可以增大驱动薄膜晶体管的亚阈值摆幅，进而在不影响操作电压及电路操作速度的情况下，有利于实现灰阶定义，提升驱动薄膜晶体管的驱动能提，提升显示面板的显示性能；同时，可以减小开关薄膜晶体管的亚阈值摆幅，进而增加开关薄膜晶体管的开启速度；平衡了驱动薄膜晶体管和开关薄膜晶体管的栅极绝缘层厚度不兼容的问题，保证了驱动薄膜晶体管和开关薄膜晶体管的各自的栅极绝缘层处于最优化的厚度，提高驱动电路的稳定性能，提高显示品质。另一方面，第一栅极绝缘层至少包括阻挡层和第一绝缘层，第二栅极绝缘层至少包括第一绝缘层，阻挡层位于第一绝缘层靠近驱动薄膜晶体管的有源层一侧，第一栅极绝缘层与第二栅极绝缘层都包括第一绝缘层，即第二栅极绝缘层的第一绝缘层能够与第一栅极绝缘层中的第一绝缘层采用同层同材料制备，不需要额外的制备工艺分步制备驱动薄膜晶体管和开关薄膜晶体管的栅极绝缘层，简化制备工艺，降低制作成本。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (12)
1.一种显示面板，其特征在于，包括，
衬底基板；
多个薄膜晶体管，所述薄膜晶体管位于所述衬底基板一侧，所述薄膜晶体管包括驱动薄膜晶体管和开关薄膜晶体管；
所述驱动薄膜晶体管的栅极绝缘层为第一栅极绝缘层，所述开关薄膜晶体管的栅极绝缘层为第二栅极绝缘层，所述第一栅极绝缘层的厚度大于所述第二栅极绝缘层的厚度；
所述第一栅极绝缘层至少包括阻挡层和第一绝缘层，所述第二栅极绝缘层至少包括所述第一绝缘层，所述阻挡层位于所述第一绝缘层靠近所述驱动薄膜晶体管的有源层一侧；
其中，所述阻挡层包括氧化铟镓锌，所述阻挡层的厚度介于30nm到50nm之间；
所述驱动薄膜晶体管为多晶硅薄膜晶体管，所述开关薄膜晶体管为氧化物薄膜晶体管；
所述氧化物薄膜晶体管的有源层与所述阻挡层同层同材料；
所述驱动薄膜晶体管的有源层至少包括搭接区，所述搭接区是所述驱动薄膜晶体管的源极、漏极与所述驱动薄膜晶体管的有源层连接区域；所述阻挡层在所述衬底基板方向上的正投影与述搭接区在所述衬底基板方向上的正投影互不交叠。
2.根据权利要求1所述的显示面板，其特征在于，
所述衬底基板上依次设置有源层、栅极绝缘层、栅极、层间绝缘层和源漏极层，
所述驱动薄膜晶体管的栅极为第一栅极，所述开关薄膜晶体管的栅极为第二栅极，所述第一栅极和所述第二栅极同层同材料。
3.根据权利要求2所述的显示面板，其特征在于，
所述驱动薄膜晶体管的有源层包括搭接区、欧姆接触区和沟道区，所述欧姆接触区连接所述沟道区与所述搭接区，所述阻挡层至少覆盖所述沟道区。
4.根据权利要求3所述的显示面板，其特征在于，
所述阻挡层覆盖所述欧姆接触区。
5.根据权利要求4所述的显示面板，其特征在于，
位于所述沟道区的所述阻挡层的厚度大于位于所述欧姆接触区的所述阻挡层的厚度。
6.根据权利要求1所述的显示面板，其特征在于，
所述显示面板还包括发光器件，所述发光器件包括阳极、发光层和阴极；
所述驱动薄膜晶体管驱动所述发光器件发光，所述开关薄膜晶体管用以传递信号。
7.一种显示装置，其特征在于，包括权利要求1-6中任一项所述的显示面板。
8.一种显示面板的制作方法，其特征在于，包括，
提供一衬底基板；
在所述衬底基板上形成多个薄膜晶体管，其中，所述薄膜晶体管包括驱动薄膜晶体管和开关薄膜晶体管；
所述驱动薄膜晶体管的栅极绝缘层为第一栅极绝缘层，所述开关薄膜晶体管的栅极绝缘层为第二栅极绝缘层，所述第一栅极绝缘层的厚度大于所述第二栅极绝缘层的厚度；
所述第一栅极绝缘层至少包括阻挡层和第一绝缘层，所述第二栅极绝缘层至少包括所述第一绝缘层，所述阻挡层位于所述第一绝缘层靠近所述驱动薄膜晶体管的有源层一侧；
其中，所述阻挡层包括氧化铟镓锌，所述阻挡层的厚度介于30nm到50nm之间；
所述驱动薄膜晶体管为多晶硅薄膜晶体管，所述开关薄膜晶体管为氧化物薄膜晶体管；
所述氧化物薄膜晶体管的有源层与所述阻挡层同层同材料；
所述驱动薄膜晶体管的有源层至少包括搭接区，所述搭接区是所述驱动薄膜晶体管的源极、漏极与所述驱动薄膜晶体管的有源层连接区域；所述阻挡层在所述衬底基板方向上的正投影与述搭接区在所述衬底基板方向上的正投影互不交叠。
9.根据权利要求8所述的制作方法，其特征在于，在所述衬底基板上形成多个所述薄膜晶体管，包括，
在所述衬底基板上方形成有源层，所述有源层包括驱动薄膜晶体管的有源层和所述开关薄膜晶体管的有源层；
在所述驱动薄膜晶体管的有源层所在膜层上方形成所述阻挡层；
在所述阻挡层以及所述开关薄膜晶体管所在膜层上方形成所述第一绝缘层；
在所述第一绝缘层上方形成所述薄膜晶体管的栅极，所述栅极包括驱动薄膜晶体管的栅极和所述开关薄膜晶体管的栅极；
在所述栅极所在膜层上方形成层间绝缘层；
在所述层间绝缘层上方形成所述薄膜晶体管的源漏极，所述源漏极包括所述驱动薄膜晶体管的源漏极和所述开关薄膜晶体管的源漏极。
10.根据权利要求9所述的制作方法，其特征在于，在所述阻挡层以及所述开关薄膜晶体管所在膜层上方形成所述第一绝缘层之前还包括，
在所述衬底基板上方形成非晶硅层，所述非晶硅层包括所述驱动薄膜晶体管的第一非晶硅；
在所述非晶硅上形成所述阻挡层；
用一光源照射所述非晶硅层进行晶化处理，所述非晶硅层转化为多晶硅层，所述多晶硅层包括所述驱动薄膜晶体管的第一多晶硅；
对所述多晶硅层进行掺杂和图案化。
11.根据权利要求9所述的制作方法，其特征在于，
所述氧化物薄膜晶体管的有源层与所述阻挡层采用同一工艺制备。
12.根据权利要求10所述的制作方法，其特征在于，
所述光源包括准分子激光对应的紫外波段。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911184320.6A CN110867459B (zh) | 2019-11-27 | 2019-11-27 | 显示面板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911184320.6A CN110867459B (zh) | 2019-11-27 | 2019-11-27 | 显示面板及其制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110867459A CN110867459A (zh) | 2020-03-06 |
| CN110867459B true CN110867459B (zh) | 2022-12-09 |
Family
ID=69656559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911184320.6A Active CN110867459B (zh) | 2019-11-27 | 2019-11-27 | 显示面板及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110867459B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11895870B2 (en) | 2020-07-17 | 2024-02-06 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel and display device |
| CN111785759A (zh) * | 2020-07-17 | 2020-10-16 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN111933677B (zh) * | 2020-08-19 | 2023-05-12 | 云谷（固安）科技有限公司 | 阵列基板、显示面板及其装置 |
| CN113097232B (zh) * | 2021-03-30 | 2024-06-11 | 合肥维信诺科技有限公司 | 一种显示面板、显示面板的制作方法及显示装置 |
| CN113299668B (zh) * | 2021-05-24 | 2023-09-26 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101071793A (zh) * | 2006-05-11 | 2007-11-14 | 统宝光电股份有限公司 | 平面显示器及其制作方法 |
| US20080087889A1 (en) * | 2006-10-16 | 2008-04-17 | Tpo Displays Corp. | Method of fabricating an organic electroluminescent device and system of displaying images |
| CN104143565A (zh) * | 2014-07-28 | 2014-11-12 | 京东方科技集团股份有限公司 | 一种柔性显示基板及其制备方法与显示装置 |
| US20150102350A1 (en) * | 2013-10-15 | 2015-04-16 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| CN107204376A (zh) * | 2017-05-26 | 2017-09-26 | 厦门天马微电子有限公司 | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 |
-
2019
- 2019-11-27 CN CN201911184320.6A patent/CN110867459B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101071793A (zh) * | 2006-05-11 | 2007-11-14 | 统宝光电股份有限公司 | 平面显示器及其制作方法 |
| US20080087889A1 (en) * | 2006-10-16 | 2008-04-17 | Tpo Displays Corp. | Method of fabricating an organic electroluminescent device and system of displaying images |
| US20150102350A1 (en) * | 2013-10-15 | 2015-04-16 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| CN104143565A (zh) * | 2014-07-28 | 2014-11-12 | 京东方科技集团股份有限公司 | 一种柔性显示基板及其制备方法与显示装置 |
| CN107204376A (zh) * | 2017-05-26 | 2017-09-26 | 厦门天马微电子有限公司 | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110867459A (zh) | 2020-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110867459B (zh) | 显示面板及其制作方法、显示装置 | |
| CN106558593B (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
| US10211229B2 (en) | Polysilicon thin film transistor and manufacturing method thereof, array substrate | |
| US10038043B2 (en) | Method for manufacturing AMOLED backplane and structure thereof | |
| US10658403B2 (en) | TFT substrate and manufacturing method thereof | |
| US11075221B2 (en) | Thin-film transistor substrate having overlapping thin-film transistor | |
| US10263057B2 (en) | Organic light emitting display panel and manufacturing method thereof | |
| KR101944644B1 (ko) | Amoled 백플레이트의 제작방법 | |
| US10692975B2 (en) | Thin-film transistor array substrate | |
| US20100182223A1 (en) | Organic light emitting display device | |
| CN106057735B (zh) | Tft背板的制作方法及tft背板 | |
| US9024323B2 (en) | Array substrate and method of fabricating the same | |
| US20170125452A1 (en) | Semiconductor device | |
| US20100176394A1 (en) | Thin film transistor and flat panel display device having the same | |
| WO2016033837A1 (zh) | Tft背板结构及其制作方法 | |
| US20180083142A1 (en) | Manufacture method of tft substrate and manufactured tft substrate | |
| US20040211961A1 (en) | Flat panel display with thin film transistor | |
| US20170352711A1 (en) | Manufacturing method of tft backplane and tft backplane | |
| US11869976B2 (en) | Thin film transistor and manufacturing method therefor, array substrate, and display device | |
| US20230157089A1 (en) | Display Apparatus | |
| TWI375282B (en) | Thin film transistor(tft)manufacturing method and oled display having tft manufactured by the same | |
| KR20030037877A (ko) | Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법 | |
| US20210343543A1 (en) | Manufacturing method of thin film transistor | |
| US10629746B2 (en) | Array substrate and manufacturing method thereof | |
| US20200043953A1 (en) | Array substrate and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |