CN109659223B - 一种改进型SiC平面MOSFET器件的制备方法 - Google Patents
一种改进型SiC平面MOSFET器件的制备方法 Download PDFInfo
- Publication number
- CN109659223B CN109659223B CN201811650753.1A CN201811650753A CN109659223B CN 109659223 B CN109659223 B CN 109659223B CN 201811650753 A CN201811650753 A CN 201811650753A CN 109659223 B CN109659223 B CN 109659223B
- Authority
- CN
- China
- Prior art keywords
- sic
- forming
- mosfet device
- layer
- planar mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 238000000034 method Methods 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 17
- 238000001259 photo etching Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 239000012535 impurity Substances 0.000 abstract description 6
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 28
- 229910010271 silicon carbide Inorganic materials 0.000 description 28
- 238000002513 implantation Methods 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种改进型SiC平面MOSFET器件的制备方法，在传统MOSFET外延表面生长了一层几十纳米的低掺杂外延层，掺杂浓度在1e14cm‑3量级；该改进型MOSFET器件结构可以极大的提升沟道反型层的宽度，减弱SiO2/SiC表面高界面态和掺杂杂质对沟道迁移率的影响，从而提升器件的导通特性。本发明有助于进一步降低器件比导通电阻，在器件导通特性和阻断特性之间作更好的折中。
Description
技术领域
本发明涉及功率半导体领域，特别是一种改进型SiC平面MOSFET器件的制备方法。
背景技术
相比于传统的硅材料，碳化硅作为第三代半导体，具有更宽的禁带宽度，更高的击穿电场强度和更高的热导率。基于碳化硅材料的功率MOSFET(SiC MOSFET)更适合应用于高频和高温等应用环境中。而且SiC MOSFET可以通过热氧化工艺形成表面栅氧化层，可以和传统的硅工艺基本相融。
但是SiO2/SiC表面具有很高的界面态密度，这会极大的降低器件沟道的迁移率，增加沟道电阻，进而增加器件的导通电阻。近几年来，国内外许多研究机构通过各种方法的改进来降低SiO2/SiC表面的界面态密度，提高沟道的载流子迁移率。但是载流子的迁移率仍然很低(一般小于几十cm2/V.s)。这使得器件的比导通电阻很难进一步降低。
发明内容
本发明的目的在于提供一种改进型SiC平面MOSFET器件的制备方法，该结构能够减弱SiO2/SiC表面高界面态和掺杂杂质对沟道迁移率的影响，从而提高沟道载流子迁移率，降低了沟道电阻，提升了器件的性能。
实现本发明目的的技术方案为：一种改进型SiC平面MOSFET器件的制备方法，包括：
在衬底上制备外延层；
在外延层的表面生长SiC本征层；
在外延层表面通过掩膜淀积、光刻、刻蚀和注入工艺形成P阱区域；
通过掩膜淀积、光刻、刻蚀和注入工艺形成N+源极区域；
通过掩膜淀积、光刻、刻蚀和注入工艺P+源极接触区域；
通过热氧化工艺形成栅氧化层；
通过多晶硅淀积工艺在栅氧化层表面形成多晶硅，并通过多晶硅刻蚀工艺形成多晶硅电极；
淀积栅源隔离介质，并通过刻蚀工艺打开源极接触孔；
金属化工艺形成漏极和源极欧姆接触；
淀积隔离介质，并打开栅极和源极加厚金属接触孔；
形成隔离的源电极和栅电极；
器件上表面覆盖保护介质，并开孔使栅极和源极外接。
与现有技术相比，本发明的显著优点为：(1)本发明在外延层的表面生长一定厚度的SiC本征层；可以将沟道宽度展宽，使之离开器件表面，从而降低散射对沟道迁移率的影响；(2)调整器件P阱的注入浓度分布，能够调整器件的阈值电压，保持器件的阈值电压值不变。
附图说明
图1为实施例中制造方法流程示意图。
图2为制备的改进型SiC平面MOSFET器件结构示意图。
图3(a)为横向沟道MOSFET仿真结构示意图，图3(b)为本发明MOSFET导通时电子浓度分布图，图3(c)为传统MOSFET导通时电子浓度分布图。
图4为本发明MOSFET和传统MOSFET在栅压20V时的I-V特性对比图。
图5为调整Pwell表面掺杂浓度后阈值电压的变化图。
具体实施方式
一种改进型SiC平面MOSFET器件的制备方法，包括：
在衬底上制备外延层；
在外延层的表面生长一定厚度的SiC本征层；
在外延层表面通过掩膜淀积、光刻、刻蚀和注入工艺形成P阱区域；
通过掩膜淀积、光刻、刻蚀和注入工艺形成N+源极区域；
通过掩膜淀积、光刻、刻蚀和注入工艺P+源极接触区域；
通过热氧化工艺形成栅氧化层；
通过多晶硅淀积工艺在栅氧化层表面形成多晶硅，并通过多晶硅刻蚀工艺形成多晶硅电极；
淀积栅源隔离介质，并通过刻蚀工艺打开源极接触孔；
金属化工艺形成漏极和源极欧姆接触；
淀积隔离介质，并打开栅极和源极加厚金属接触孔；
形成隔离的源电极和栅电极；
器件上表面覆盖保护介质，并开孔使栅极和源极外接。
进一步的，外延层厚度和浓度的选择取决于实际器件的击穿电压，需要在器件的正向特性和阻断特性之间作一个折中选择。
进一步的，SiC本征层的厚度在10nm～100nm之间。SiC本征层的厚度可以通过牺牲氧化工艺，精确控制表面本征层的厚度。
进一步的，SiC本征层为无掺杂的本征SiC半导体材料。考虑到工艺实现难度，可以进行一定浓度的掺杂，浓度范围小于5e14cm-3。并且本征层的掺杂类型可以为n型也可以为p型。
进一步的，加入本征层会降低器件阈值电压，此时可以通过提升P阱表面的掺杂浓度来调整器件的阈值电压。
进一步的，所述栅氧化层后的为40-100nm。
进一步的，保护介质为聚酰亚胺。
本发明在传统的外延层基础上外延生长了一定厚度的SiC本征层。通过有限元仿真，研究了本征层对器件特性的影响。发现在外延层表面加入SiC本征层，可以显著增加反型层的宽度，从而提升了沟道导电载流子的浓度，与此同时，该结构也减弱SiO2/SiC表面高界面态和掺杂杂质对沟道迁移率的影响，从而提高沟道载流子迁移率，降低了沟道电阻，提升了器件的性能。
下面结合实施例和附图对本发明进行详细说明。
实施例
如图1所示，一种改进型SiC平面MOSFET器件结构的制备方法，包括以下步骤：
(1)在SiC重掺杂衬底表面生长一定厚度的外延层，如图1的(a)所示。
(2)在外延层表面继而生长一定厚度的SiC本征层，如图1的(b)所示。
(3)在外延层表面生长一定厚度的注入掩膜介质，并通过光刻、刻蚀和注入等工艺形成如图1的(c)所示的掩膜形状，并进行P阱离子注入。注入杂质为高能Al离子。注入结束去除表面的掩膜介质。
(4)在外延层表面生长一定厚度的注入掩膜介质，并通过光刻、刻蚀和注入等工艺形成如图1的(d)所示的掩膜形状，并进行N+源极离子注入。注入杂质为高能N离子。注入结束去除表面的掩膜介质。
(5)在外延层表面生长一定厚度的注入掩膜介质，并通过光刻、刻蚀和注入等工艺形成如图1的(e)所示的掩膜形状，并进行P+源极接触区域离子注入。注入杂质为高能Al离子。注入结束去除表面的掩膜介质。
(6)对器件表面作一定清洁处理，继而高温生长40-100nm厚度的栅氧化层。典型值为50nm。然后在栅氧化层表面淀积一定厚度的多晶硅，如图1的(f)。最后通过光刻、刻蚀等工艺形成如图1的(g)所示的形貌。
(7)在表面淀积一定厚度的栅氧电极隔离介质，并去除背面介质。并通过光刻、刻蚀等工艺打开欧姆孔，如图1的(h)所示。
(8)表面和背面依次通过金属化工艺形成源极和漏极欧姆接触，如图1的(i)所示。
(9)继续淀积一定厚度的隔离介质，如图1的(j)所示。制备完成的改进型SiC平面MOSFET器件结构如图2所示。
为了说明本发明对器件性能所带来的提升，利用有限元仿真软件研究了表面SiC本征层为50nm的情况，研究了如图3(a)所示的横向沟道MOSFET器件结构。同时传统的横向沟道MOSFET器件也进行了仿真。图3(b)和图3(c)分别为本发明实施例MOSFET和传统横向沟道MOSFET导通时的电子浓度分布图。可以很明显的看到，采用本发明实例的MOSFET器件结构，器件的导电沟道宽度得到展宽，这有助于降低器件的沟道电阻。图4给出了器件的I-V特性曲线。本发明实施例的MOSFET器件导通电阻明显降低。
同时由于加入本征层(低掺杂层)后，阈值电压会降低，因此可以通过调整P阱表面掺杂浓度来调整阈值电压。图5给出了不同P阱表面掺杂浓度下器件的阈值电压变化情况。可以看出，随着P阱表面掺杂浓度的升高，器件阈值电压随之增加。因此可以通过调整P阱表面掺杂浓度调整阈值电压至预期值。
Claims (6)
1.一种改进型SiC平面MOSFET器件的制备方法，其特征在于，包括：
在衬底上制备外延层；
在外延层的表面生长SiC本征层，SiC本征层掺杂类型为p型；
在外延层表面通过掩膜淀积、光刻、刻蚀和注入工艺形成P阱区域；
通过掩膜淀积、光刻、刻蚀和注入工艺形成N+源极区域；
通过掩膜淀积、光刻、刻蚀和注入工艺形成P+源极接触区域；
通过热氧化工艺形成栅氧化层；
通过多晶硅淀积工艺在栅氧化层表面形成多晶硅，并通过多晶硅刻蚀工艺形成多晶硅电极；
淀积栅源隔离介质，并通过刻蚀工艺打开源极接触孔；
金属化工艺形成漏极和源极欧姆接触；
淀积隔离介质，并打开栅极和源极加厚金属接触孔；
形成隔离的源电极和栅电极；
器件上表面覆盖保护介质，并开孔使栅极和源极外接。
2.根据权利要求1所述的改进型SiC平面MOSFET器件的制备方法，其特征在于，SiC本征层的厚度在10nm～100nm之间。
3.根据权利要求2所述的改进型SiC平面MOSFET器件的制备方法，其特征在于，SiC本征层采用牺牲氧化工艺制备。
4.根据权利要求2或3所述的改进型SiC平面MOSFET器件的制备方法，其特征在于，SiC本征层的掺杂浓度范围小于5e14cm-3。
5.根据权利要求1所述的改进型SiC平面MOSFET器件的制备方法，其特征在于，所述栅氧化层的厚度为40-100nm。
6.根据权利要求1所述的改进型SiC平面MOSFET器件的制备方法，其特征在于，所述保护介质为聚酰亚胺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811650753.1A CN109659223B (zh) | 2018-12-31 | 2018-12-31 | 一种改进型SiC平面MOSFET器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811650753.1A CN109659223B (zh) | 2018-12-31 | 2018-12-31 | 一种改进型SiC平面MOSFET器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109659223A CN109659223A (zh) | 2019-04-19 |
| CN109659223B true CN109659223B (zh) | 2023-04-28 |
Family
ID=66118227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811650753.1A Active CN109659223B (zh) | 2018-12-31 | 2018-12-31 | 一种改进型SiC平面MOSFET器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109659223B (zh) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956238B2 (en) * | 2000-10-03 | 2005-10-18 | Cree, Inc. | Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel |
-
2018
- 2018-12-31 CN CN201811650753.1A patent/CN109659223B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109659223A (zh) | 2019-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103811542B (zh) | 一种锡化物超晶格势垒半导体晶体管 | |
| CN110473911B (zh) | 一种SiC MOSFET器件及其制作方法 | |
| CN111799322B (zh) | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 | |
| JP2002541660A (ja) | 半導体デバイスの製造方法 | |
| JP2016514373A (ja) | 埋め込みウェル領域およびエピタキシャル層を有する電界効果型トランジスタデバイス | |
| CN106549038A (zh) | 一种垂直结构的氮化镓异质结hemt | |
| CN109686781A (zh) | 一种多次外延的超结器件制作方法 | |
| JP3939583B2 (ja) | 電界効果トランジスタの製造方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN115377200A (zh) | 一种半导体器件及其制备方法 | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
| CN103681256B (zh) | 一种碳化硅mosfet器件及其制作方法 | |
| JP2007066959A (ja) | 炭化珪素半導体装置の製造方法 | |
| CN109659223B (zh) | 一种改进型SiC平面MOSFET器件的制备方法 | |
| CN111697060A (zh) | 一种带有沟槽的多沟道碳化硅jfet结构及其制备工艺 | |
| CN111509034A (zh) | 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法 | |
| CN212967711U (zh) | 一种半导体器件及电容器 | |
| CN210575962U (zh) | 一种SiC MOSFET器件 | |
| CN113972261A (zh) | 碳化硅半导体器件及制备方法 | |
| CN106158943A (zh) | N沟碳化硅静电感应晶闸管及其制造方法 | |
| CN206349369U (zh) | 一种碳化硅晶闸管 | |
| CN114121657B (zh) | 一种氮化镓垂直结型场效应管的制备方法 | |
| GB2498525A (en) | A diamond field effect transistor | |
| EP3958295A1 (en) | Semiconductor device, fabrication method, and electronic device | |
| CN116705616A (zh) | 一种氧化镓增强型器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |