CN109614148A - 数据逻辑运算方法、监测方法及装置 - Google Patents
数据逻辑运算方法、监测方法及装置 Download PDFInfo
- Publication number
- CN109614148A CN109614148A CN201811510911.3A CN201811510911A CN109614148A CN 109614148 A CN109614148 A CN 109614148A CN 201811510911 A CN201811510911 A CN 201811510911A CN 109614148 A CN109614148 A CN 109614148A
- Authority
- CN
- China
- Prior art keywords
- data
- ray
- buffer
- sequence
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
- Logic Circuits (AREA)
Abstract
本发明提供了一种数据逻辑运算方法、监测方法及装置,该数据逻辑运算方法,包括:接收第一序列的第一数据;将所述第一序列的第一数据存储于缓冲器;接收第二序列的数据;从所述缓冲器读取所述第一序列的第一数据;利用所述第二序列的数据和读取的所述第一序列的第一数据进行逻辑运算。通过上述方案能够减小存储资源的开销。
Description
技术领域
本发明涉及数据处理技术领域,尤其涉及一种数据逻辑运算方法、监测方法及装置。
背景技术
伴随着移动互联网技术的发展,大数据时代已经真正到来。金融市场蓬勃发展,金融数据也呈现井喷式地增长。金融数据的计算主要是对时间序列进行处理,虽然人类处理数据的能力显著增强,但增强速度远远落后于数据产生的速度。现实中有越来越多的数据亟待处理,所以,如何用最优逻辑和最小的资源开销来分辨并处理有效数据,且能够实时地监测相关模块内各个资源的使用情况,成为当下急需解决的问题。
发明内容
有鉴于此,本发明提供了一种数据逻辑运算方法、监测方法及装置,以减小存储资源的开销。
为了实现上述目的,本发明采用以下方案:
在本发明一实施例中,数据逻辑运算方法,包括:
接收第一序列的第一数据;
将所述第一序列的第一数据存储于缓冲器;
接收第二序列的数据;
从所述缓冲器读取所述第一序列的第一数据;
利用所述第二序列的数据和读取的所述第一序列的第一数据进行逻辑运算。
在本发明一实施例中,一种数据逻辑运算装置,包括:
第一数据输入模块,用于接收第一序列的第一数据;
数据存储模块,用于将所述第一序列的第一数据存储于缓冲器;
第二数据输入模块,用于接收第二序列的数据;
数据读取模块,用于从所述缓冲器读取所述第一序列的第一数据;
逻辑运算模块,用于利用所述第二序列的数据和读取的所述第一序列的第一数据进行逻辑运算。
在本发明一实施例中,监测方法,适用于监测上述实施例所述的数据逻辑运算装置的资源使用参数,包括:
对所述数据逻辑运算装置的至少一个资源使用参数进行计数;
当接收到输出控制信号时,根据所述输出控制信号分别输出所述至少一个资源使用参数的计数结果。
在本发明一实施例中,电子设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述程序时实现上述实施例所述方法的步骤。
在本发明一实施例中,计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现上述实施例所述方法的步骤。
本发明的数据逻辑运算方法、数据逻辑运算装置、监测方法、电子设备及计算机可读存储介质,通过将第一序列的数据存储至缓冲器,待接收到所需的第二序列的数据时再读取该第一序列的数据,将两个序列的数据进行逻辑运算,能够在仅利用一个缓冲器存储一个序列数据的情况下实现对两个序列的数据的逻辑运算,从而能够节省第二序列的数据所需的存储资源。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1是本发明一实施例的数据逻辑运算方法的流程示意图;
图2是本发明另一实施例的数据逻辑运算方法的流程示意图;
图3是本发明又一实施例的数据逻辑运算方法的流程示意图;
图4是本发明再一实施例的数据逻辑运算方法的流程示意图;
图5是本发明再一实施例的数据逻辑运算方法的流程示意图;
图6是本发明一实施例的数据逻辑运算装置的结构示意图;
图7是本发明一实施例的监测方法的流程示意图;
图8是本发明另一实施例的监测方法的流程示意图;
图9是本发明一实施例中的时间序列输入输出示意图;
图10是本发明一实施例中的数据循环存储原理示意图;
图11是本发明一实施例中的调试工作流程时序图;
图12是本发明一实施例中的调试过程中有限状态机的状态转移示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚明白,下面结合附图对本发明实施例做进一步详细说明。在此,本发明的示意性实施例及其说明用于解释本发明,但并不作为对本发明的限定。
图1是本发明一实施例的数据逻辑运算方法的流程示意图。如图1所示,一些实施例的数据逻辑运算方法,可包括:
步骤S110:接收第一序列的第一数据;
步骤S120:将所述第一序列的第一数据存储于缓冲器;
步骤S130:接收第二序列的数据;
步骤S140:从所述缓冲器读取所述第一序列的第一数据;
步骤S150:利用所述第二序列的数据和读取的所述第一序列的第一数据进行逻辑运算。
在上述步骤S110和步骤S130中,该第一序列和该第二序列可以是不同的序列,可以是基于同一变量排序的序列,例如,时间序列、空间序列等。该第一序列的数据和该第二序列的数据可以为二进制形式的数据,可以均为时间序列数据,例如,金融领域的时间序列数据。
在上述步骤S120中,该缓冲器可以仅用于存储同一序列的数据,例如,在一个逻辑运算周期仅用于存储该第一序列的数据。或者,该缓冲器可以分成多个存储区,分别用来存储该第一序列的数据和其他数据,例如,第三序列的数据。当需要将第一序列的第一数据存储于缓冲器时,可以将第一序列的第一数据写入缓冲器的当前写指针所指向的位置,或者,将写指针移动几个位置后,再将第一序列的第一数据写入缓冲器的移动后的写指针所指向的位置。在每一次写入数据到缓冲器时,缓冲器的写指针都可以移动到下一个位置,随着不断存入数据,写指针可以在缓冲器的各个存储位置移动,或者仅在缓冲器中的指定的区域移动。该缓冲器可以是各种类型的缓冲器,例如,环形缓冲器、各级缓存等。
在上述步骤S140中,当需要从所述缓冲器读取第一序列的数据时,可以从缓冲器的当前读指针所指向的位置读取第一序列的数据,或者将读指针移动几个位置后,再从缓冲器的移动后的读指针所指向的位置读取第一序列的数据。在每一次从缓冲器读出数据时,缓冲器的读指针都可以移动到下一个位置,随着不断读出数据,读指针可以在缓冲器的各个存储位置移动,或者仅在缓冲器中的指定的区域移动。在整个缓冲器每次仅用于存储一种序列的数据的情况下,当读指针和写指针所指向的位置相同时,可以认为缓冲器中的数据全部被读出。
在上述步骤S150中,该逻辑运算可以是基于所述第二序列的数据和读取的第一序列的数据的各种计算,例如,加、减等运算。用于逻辑运算的数据可以仅包括该第一序列的数据和该第二序列的数据,或者还可以包括其他参数或序列数据。所述第二序列的数据和读取的第一序列的数据的逻辑运算结果可以直接输出,或者输入至其他模块进行其他处理。
该第一序列的第一数据和该第二序列的数据可以是不同时间接收的数据。例如,在某一时刻,仅接收了该第一序列的第一数据,没有接收到第二序列的数据,则需要将该第一序列的第二数据存储到缓冲器中,等待接收到第二序列的数据,与接收到的第二序列的数据进行逻辑运算。或者,在接收到第一序列的第一数据的同时接收了第二序列的第一数据,但由于该第二序列的第一数据不符合与该第一序列的第一数据进行逻辑运算的条件,所以该第二序列的第一数据需要被丢弃,此时,该第一序列的第一数据需要被存入缓冲器中,等待接收到符合计算条件的第二序列的数据,与接收到的该第二序列的数据进行逻辑运算。该缓冲器中可以存储一个或多个待与第二序列的数据进行逻辑运算的第一序列的数据,当存在多个第一序列的数据等待逻辑运算时,该些第一序列的数据可以根据存储的先后顺序依次被读取出来,与一一到来的第二序列的数据进行逻辑运算。因此,当需要接收两列数据并对其二者进行逻辑运算时,该缓冲器可以用于存储其中一个列中待计算的数据,并在需要的时候被读出以与另一列的数据进行逻辑运算。
本实施例中,通过将第一序列的数据存储至缓冲器,待接收到所需的第二序列的数据时再读取该第一序列的数据,将两个序列的数据进行逻辑运算,能够在仅利用一个缓冲器存储一个序列数据的情况下实现对两个序列的数据的逻辑运算,从而能够节省第二序列的数据所需的存储资源。
在一些实施例中,上述缓冲器可以为环形缓冲器。此时,通过缓冲器存储第一序列的数据,能够在不移动存储数据的情况下重复利用存储空间,从而既能够节省存储资源,又能够节省计算资源。
图2是本发明另一实施例的数据逻辑运算方法的流程示意图。如图2所示,图1所示的数据逻辑运算方法,在上述步骤S120之前和在上述步骤S140之前还可以包括其他步骤。
例如,在上述步骤S120之前,即,将所述第一序列的第一数据存储于缓冲器之前,还可包括:
步骤S160:判断所述第一序列的第一数据是否为有效数据,并在所述第一序列的第一数据为有效数据的情况下,执行将所述第一序列的第一数据存储于缓冲器的步骤。
例如,在上述步骤S140之前,即,从所述缓冲器读取所述第一序列的第一数据之前,还可包括:
步骤S170:判断所述第二序列的数据是否为有效数据,并在所述第二序列的数据为有效数据的情况下,执行从所述缓冲器读取所述第一序列的第一数据的步骤。
在上述步骤S160和步骤S170中,可以根据设定条件来判断该第一序列的数据和该第二序列的数据是否为有效数据,例如,在该第一序列的数据和该第二序列的数据为二进制形式的数据的情况下,当该第一序列的数据或该第二序列的数据的头两位为00时,可以认为该第一序列数据或该第二序列数据为无效数据,反之为有效数据。
本实施例中,仅在该第一序列的数据为有效数据的情况下才将该第一序列的数据存储于缓冲器,以此可以节省缓冲器的存储资源。仅在该第二序列的数据为有效数据的情况下才从缓冲器读取该第一序列的数据进行逻辑运算,以此可以保证运算结果的有效性。
图3是本发明又一实施例的数据逻辑运算方法的流程示意图。如图3所示,图2或图3所示的数据逻辑运算方法,还可包括:
步骤S180:判断所述缓冲器中的所述第一序列的数据是否全部被读取;在所述第一序列的数据全部被读取的情况下,将所述缓冲器的标志位由第一数值更改为初始值,所述第一数值用于标识所述缓冲器存储有所述第一序列的数据。
在上述步骤S180中,例如,对于环形缓冲器,可以在缓冲器的读指针和写指针指向位置一致时,或者读指针和写指针指向位置满足设定条件时,认为第一序列的数据全部被读取。在一些实施例中,当缓冲器中所有数据均被读出时,可以将标志位、读指针和写指针指置为初始状态,例如置为零,可以对寄存器进行清除,以等待下一个数据的输入。之后输入的数据可以是第一序列的数据,可以是第二序列的数据,或者可以是其他序列的数据,区别在于缓冲器中存储不同序列的数据或不同序列组合的数据时,标志位的值不同。
该初始数值可以为对缓冲器进行初始化得到的数值,可以用于表示该缓冲器中没有存储数据或者没有存该第一序列的数据。例如,该标志位可以由两位二进制数表示,此时,该初始数值可以为00,该第一数值可以为01。
本实施例中,在所述第一序列的数据全部被读取的情况下,将所述缓冲器的标志位由第一数值更改为初始值,便于将新数据输入至缓冲器时,重新给标志位置相应的值,从而可以利用同一缓冲器在不同时段存储不同的待计算的序列的数据。
图4是本发明再一实施例的数据逻辑运算方法的流程示意图。如图4所示,图3所示的数据逻辑运算方法,还可包括:
步骤S190:在所述第一序列的第一数据不是有效数据且所述第二序列的数据为有效数据的情况下,将所述标志位由所述初始值更改为第二数值,所述第二数值用于标识所述缓冲器用于存储所述第二序列的数据;在所述第一序列的第一数据是有效数据且所述第二序列的数据不是有效数据的情况下,将所述标志位由所述初始值更改为所述第一数值。
在上述步骤S190中,若不是有效数据可以认为是无效数据。在标志位为初始值的情况下,可以认为缓冲器中的第一序列的数据均被读出,此时,若所述第一序列的第一数据不是有效数据且所述第二序列的数据为有效数据,说明第二序列的数据为待与第一序列的数据进行逻辑运算的数据,此时将所述标志位由所述初始值更改为第二数值,可以将代计算的第二序列的数据存储至缓冲器,等接收到所需的第一序列的数据再被读出进行逻辑运算。
在缓冲器每次仅用于存储一个序列的数据时,该标志位可以由两位二进制数表示,例如,该初始数值可以为00,该第一数值可以为01,该第二数值可以为10。当缓冲器存储多于一列的数据时,该标志位可以由三位或三位以上的二进制数表示,从而表示更多的缓冲器的存储情况。
本实施例中,对于第一序列的数据和第二序列的数据,无论哪一列数据为待逻辑运算的数据时,均可以存储至缓冲器中,以此,两列数据的数据点密度可以不受限制。
图5是本发明再一实施例的数据逻辑运算方法的流程示意图。如图5所示,图1所示的数据逻辑运算方法,还可包括:
步骤S200:接收第三序列的数据;
步骤S210:将所述第三序列的数据存储于所述缓冲器中的第一存储区;所述缓冲器包括所述第一存储区和第二存储区,所述第二存储区用于存储所述第一序列的数据;所述第一存储区的所述第三序列的数据用于结合所述第二序列的数据和读取的所述第一序列的第一数据进行逻辑运算。
在上述步骤S200中,该第三序列可以是不同与上述第一序列、第二序列。第三序列的数据与该第一序列、第二序列可以是基于同一变量排序的序列,例如,时间序列、空间序列等。该第三序列的数据、该第一序列的数据和该第二序列的数据可以均为二进制形式的数据,可以均为时间序列数据,例如,金融领域的时间序列数据。
在上述步骤S210中,例如,对于环形缓冲器,当该缓冲器有100个存储位置时,该第一存储区可以包括第1-50个存储位置,该第二存储区可以包括第51-100个存储位置。缓冲器存储不同序列的数据时,可以用不同的标志位的值表示,例如,标志位可以用三位二进制数表示,当没有存储数据时,标志位置为初始值000,当仅存储第一序列的数据时,标志位置为第一数值001,当仅存储第二序列的数据时,标志位置为第二数值010,仅存储第三序列的数据时,标志位置为第三数值100,当同时存储了第一序列的数据和第三序列的数据时,标志位置为第三数值101,当同时存储了第二序列的数据和第三序列的数据时,标志位置为第四数值110,当同时存储了第二序列的数据和第一序列的数据时,标志位置为第五数值011。当标志位的值为第一数值001,可以表示还可以将第二序列或第三序列存储至缓冲器,当标志位的值为第二数值010,可以表示还可以将第一序列或第三序列存储至缓冲器,当标志位的值为第三数值100,可以表示还可以将第一序列或第二序列存储至缓冲器。在同时存储了第一序列的数据和第三序列的数据时,当有新的第一序列的数据需要存储时,若指针指向的位置不属于第一序列的数据对应的存储区,可以将写指针加设定数值以移动至其存储区,类情况,以此类推。
本实施例中,当需要对三列数据进行逻辑运算时,可以将其中两列数据存储至一个缓冲器,在待计算数据不多的情况下,以此可以充分利用缓冲器的存储空间。
基于与图1所示的数据逻辑运算方法相同的发明构思,本发明实施例还提供了一种数据逻辑运算装置,如下面实施例所述。由于该数据逻辑运算装置解决问题的原理与数据逻辑运算方法相似,因此该数据逻辑运算装置的实施可以参见数据逻辑运算方法的实施,重复之处不再赘述。
图6是本发明一实施例的数据逻辑运算装置的结构示意图。如图6所示,一些实施例的数据逻辑运算装置,可包括:第一数据输入模块310、数据存储模块320、第二数据输入模块330、数据读取模块340及逻辑运算模块350,上述各模块顺序连接。
第一数据输入模块310,用于接收第一序列的第一数据;
数据存储模块320,用于将所述第一序列的第一数据存储于缓冲器;
第二数据输入模块330,用于接收第二序列的数据;
数据读取模块340,用于从所述缓冲器读取所述第一序列的第一数据;
逻辑运算模块350,用于利用所述第二序列的数据和读取的所述第一序列的第一数据进行逻辑运算。
数据逻辑运算装置可以为一芯片,第一数据输入模块310和第二数据输入模块330可以对应芯片的不同输入端口,数据存储模块320和数据读取模块340可以对芯片的缓冲器进行存取控制。芯片还可包括输出端口、时钟信号产生模块、使能信号接收模块等。
在一些实施例中,所述缓冲器为环形缓冲器。
在一些实施例中,图6所示的数据逻辑运算装置,还可包括:第一有效数据判断模块和第二有效数据判断模块。该第一有效数据判断模块连接于第一数据输入模块310和数据存储模块320之间。该第二有效数据判断模块连接于第二数据输入模块330和数据读取模块340之间。
第一有效数据判断模块,用于判断所述第一序列的第一数据是否为有效数据,并在所述第一序列的第一数据为有效数据的情况下,执行将所述第一序列的第一数据存储于缓冲器的步骤;
第二有效数据判断模块,用于判断所述第二序列的数据是否为有效数据,并在所述第二序列的数据为有效数据的情况下,执行从所述缓冲器读取所述第一序列的第一数据的步骤。
在一些实施例中,图6所示的数据逻辑运算装置,还可包括:存储状态判断模块。
存储状态判断模块,用于判断所述缓冲器中的所述第一序列的数据是否全部被读取;在所述第一序列的数据全部被读取的情况下,将所述缓冲器的标志位由第一数值更改为初始值,所述第一数值用于标识所述缓冲器存储有所述第一序列的数据。
在一些实施例中,上述实施例的数据逻辑运算装置,还可包括:标志位更新模块,与上述存储状态判断模块连接。
标志位更新模块,用于在所述第一序列的第一数据不是有效数据且所述第二序列的数据为有效数据的情况下,将所述标志位由所述初始值更改为第二数值,所述第二数值用于标识所述缓冲器用于存储所述第二序列的数据;在所述第一序列的第一数据是有效数据且所述第二序列的数据不是有效数据的情况下,将所述标志位由所述初始值更改为所述第一数值。
在一些实施例中,图6所示的数据逻辑运算装置,还可包括:第三数据输入模块和新增数据存储模块,二者相互连接,该新增数据存储模块可以与逻辑运算模块350连接。
第三数据输入模块,用于接收第三序列的数据;
新增数据存储模块,用于将所述第三序列的数据存储于所述缓冲器中的第一存储区;所述缓冲器包括所述第一存储区和第二存储区,所述第二存储区用于存储所述第一序列的数据;所述第一存储区的所述第三序列的数据用于结合所述第二序列的数据和读取的所述第一序列的第一数据进行逻辑运算。
本发明实施例还提供一种监测方法,适用于监测上述各实施例所述的数据逻辑运算装置的资源使用参数。
图7是本发明一实施例的监测方法的流程示意图。如图7所示,一些实施例的监测方法,可包括:
步骤S410:对所述数据逻辑运算装置的至少一个资源使用参数进行计数;
步骤S420:当接收到输出控制信号时,根据所述输出控制信号分别输出所述至少一个资源使用参数的计数结果。
在上述步骤S410中,所述至少一个资源使用参数可包括所述缓冲器中存储数据的个数、所述逻辑运算模块的运算次数、及所述数据逻辑运算装置的使能时长中的一个或多个。其中,缓冲器中存储数据的个数反映缓冲器资源占用情况,逻辑运算模块的运算次数反映计算资源的占用情况。所述数据逻辑运算装置的使能信号为高电平时,数据逻辑运算装置中的各模块才进入工作状态,可以将该使能信号为高电平的状态为所述数据逻辑运算装置的使能状态,使能时长即为使能状态的时长。
在其他实施例中,本发明的监测方法适用于其他各种数据逻辑运算装置,该数据逻辑运算装置包括用于存储序列数据的缓冲器、利用该序列数据进行逻辑运算的逻辑运算模块等。
在上述步骤S420中,该输出控制信号可以由应用层传输至硬件层。不同时候接收到的输出控制信号可以间隔固定周期。每次接收到的输出控制信号可以包括一个或多个采样点,每个采样点为高电平,可以用于控制资源使用参数的计数结果的输出。
本实施例中,通过对数据逻辑运算装置的至少一个资源使用参数进行计数,当接收到输出控制信号时,根据该输出控制信号分别输出所述至少一个资源使用参数的计数结果,能够实现对数据逻辑运算装置的资源使用参数进行准确监测。
在一些实施例中,在上述步骤S420中,根据所述输出控制信号分别输出所述至少一个资源使用参数的计数结果,可包括:
根据输出控制信号的采样点和所述采样点的计数数值按设定顺序输出所述至少一个资源使用参数。
具体地,例如,可以包括:
进行第一次输出计数,并根据所述输出控制信号的第一个采样点输出所述至少一个资源使用参数中的第一个资源使用参数的计数结果;例如,第一个资源使用参数可以为缓冲器存储数据的个数;输出计数的初始值可以为0,第一次输出计数的结果可以为1;
进行第二次输出计数,并根据所述输出控制信号的第二个采样点和第一次输出计数的结果输出所述至少一个资源使用参数中的第二个资源使用参数的计数结果;例如,第二个资源使用参数可以为所述逻辑运算模块的运算次数,第二次输出计数的结果可以为2;
进行第三次输出计数,并根据所述输出控制信号的第三个采样点和第二次输出计数的结果输出所述至少一个资源使用参数中的第三个资源使用参数的计数结果,直到输出计数的结果满足设定条件;例如,第三个资源使用参数可以为所述数据逻辑运算装置的使能时长,第三次输出计数的结果可以为3,该设定条件可以为大于或等于所述至少一个资源使用参数的参数个数。
图8是本发明另一实施例的监测方法的流程示意图。如图8所示,图7所示的监测方法,在上述步骤S420之后,即,根据所述输出控制信号分别输出所述至少一个资源使用参数的计数结果之后,还可包括:
步骤S430:对用于对至少一个所述资源使用参数进行计数的计数器进行清零,并利用清零后的计数器对至少一个所述资源使用参数进行重新计数,以根据再次接收到的输出控制信号分别输出至少一个所述资源使用参数的重新计数结果。
在上述步骤S430中,每个资源使用参数可以利用一个计数器进行计数。对于其中一些资源使用参数,例如,所述缓冲器中存储数据的个数、所述逻辑运算模块的运算次数,可以在输出计数结果后对相应的计数器进行清零,从而重新进行计数。重新计数的结果可以在下一次接收到输出控制信号的时候进行输出。以此,能够更准确地得知这些资源使用参数的数值。在开始对所述数据逻辑运算装置的至少一个资源使用参数进行计数之前,也可以对计数器进行清零。
在其他实施例中,可以有资源使用参数,例如,所述数据逻辑运算装置的使能时长,不需要对其计数器进行清零,每次接收到输出控制信号时输出的计数结果都是从使能开始到当前时间的计数结果,以此可以对所有使能时段进行累积计数。
在一些实施例中,上述实施例的监测方法可以基于有限状态机原理实现,具体地,可以包括:
步骤S510:利用预先建立的有限状态机监测所述数据逻辑运算装置的至少一个资源使用参数,其中,所述有限状态机的一个状态量对应一个所述资源使用参数的输出。
预先建立的有限状态机可以包括一个或多个用于输出资源使用参数的状态量,其中每个状态量可以用于输出一个资源使用参数。一些实施例中,该有限状态机还可以包括一个初始的状态量,用于在资源使用情况计数周期或时段内,对至少一个资源使用参数进行计数,得到资源使用参数的值。资源使用参数可以指各种能够反应资源使用情况的参数,例如,寄存器资源占用、计算资源占用、使能时长等。该有限状态机可以包括设定的状态量跳变,用于实现不同资源使用参数的输出。
具体地,例如,初始的状态量用于在第一计数时段内对寄存器资源占用的情况进行计数,在第二计数时段内对计算资源占用的情况进行计数,以及在第三计数时段内对使能时长进行计数,当满足不同的状态量跳变条件时,可以对应输出寄存器资源占用的计数数值、计算资源的计数数值或使能时长的计数数值。
该第一计数时段与该第二计数时段可以相同。数据逻辑运算装置可以接收用于控制其各模块变为可用状态的使能信号,那么,该第一计数时段可以是从使能信号变为高电平开始到第一次输出资源使用参数前之间的时段,或者,后一次输出资源使用参数之前与前一次输出资源使用参数之后之间的时段。该第三计数时段可以是从使能信号变为高电平开始到每次输出资源使用参数前之间的时段。
本实施例中,通过利用一个状态量对应一个资源使用参数的输出可以实现对一个或多个资源使用参数的监测输出。
在一些实施例中,上述步骤S510,即,利用预先建立的有限状态机监测所述数据逻辑运算装置的至少一个资源使用参数,可包括:
步骤S511:将输出控制信号和所述输出控制信号的输出计数数值作为预先建立的有限状态机中的状态跳变条件,控制所述至少一个资源使用参数按设定顺序输出。
该输出控制信号可以是从上层应用传输来的信号,可以是离散的采样点。例如,当采样点的数值为1时,表示需要输出资源使用参数,当采样点的数值为0时,表示不输出资源使用参数。该输出控制信号的计数数值可以指获取的采样点表示输出资源使用参数的次数。
例如,第一次获取到该输出控制信号的表示输出资源使用参数的采样点时,该输出计数数值可以为0,此时可以输出第一个资源使用参数;第二次获取到该输出控制信号的表示输出资源使用参数的采样点时,该输出计数数值可以为1,此时可以输出第二个资源使用参数;第三次获取到该输出控制信号的表示输出资源使用参数的采样点时,该输出计数数值可以为2,此时可以输出第三个资源使用参数。该输出计数数值的初始数值可以置为0,之后可以在前一个资源使用参数输出后增加1或其他大小的数值,从而实现对该输出控制信号的表示输出资源使用参数的采样点的计数。可以在输出控制信号和所述输出控制信号的输出计数数值同时满足一定条件的情况下进行状态量调变,例如,当输出控制信号第一次为1且输出计数数值为0时,跳变至第一状态量,输出寄存器资源占用的情况,当输出控制信号第二次为1且输出计数数值为1时,跳变至第二状态量,输出计算资源占用的情况,当输出控制信号第三次为1且输出计数数值为1时,跳变至第三状态量,输出使能时长。
本实施例中,通过控制多个资源使用参数按设定顺序输出,能够简便地实现多个资源使用参数的输出。
在一些实施例中,上述步骤S510可包括:在资源使用情况统计时段内,对至少一个资源使用参数进行计数,得到各所述资源使用参数的值;根据所述参数输出控制信号通过输出状态跳变来顺序输出各所述资源使用参数的值。
在一些实施例中,在资源使用情况统计时段内,对至少一个资源使用参数进行计数,得到各所述资源使用参数的值,具体地,可包括:
在计数周期(第一计数时段)内,可以通过计算所述缓冲器中存储的数据的个数得到寄存器资源占用的数据;在计数周期(第二计数时段)内,可以通过对所述逻辑运算模块的运算次数进行计数得到计算资源占用的数据;从使能信号变为高电平时,可以通过对时钟信号的上升沿进行计数得到所述数据逻辑运算装置中各模块的使能时长;所述使能信号可以用于控制所述数据逻辑运算装置中各模块的使能状态,所述时钟信号可以用于为所述数据逻辑运算装置中各模块计时;所述资源使用情况统计时段包括所述计数周期或从使能信号变为高电平到接收到所述参数输出控制信号的时间间隔;所述至少一个资源使用参数的值包括所述寄存器资源占用的数据、所述计算资源占用的数据及所述使能时长中的至少一个。
在一些实施例中,在所述至少一个资源使用参数的值包括所述寄存器资源占用的数据、所述计算资源占用的数据及所述使能时长的情况下,上述步骤S511可包括,接收参数输出控制信号,并根据所述参数输出控制信号通过输出状态跳变来顺序输出各所述资源使用参数的值,更具体地,可包括:
步骤S521:在接收到的所述参数输出控制信号的第一采样点为设定数值的情况下,输出所述寄存器资源占用的数据、所述计算资源占用的数据及所述使能时长中的第一个数据,并将控制信号计数值由初始值增加设定步长;
步骤S522:在接收到的所述参数输出控制信号的第二采样点为所述设定数值的情况下,输出所述寄存器资源占用的数据、所述计算资源占用的数据及所述使能时长中的第二个数据,并将控制信号计数值继续增加所述设定步长;
步骤S523:在接收到的所述参数输出控制信号的第三采样点为所述设定数值的情况下,输出所述寄存器资源占用的数据、所述计算资源占用的数据及所述使能时长中的第三个数据。
通过上述步骤S521~步骤S523能够实现所述寄存器资源占用的数据、所述计算资源占用的数据及所述使能时长的顺序输出。
为使本领域技术人员更好地了解本发明,下面将以一具体实施例说明本发明的实施方式。
以对两列时间序列进行逻辑运算为例,区别于传统的两列时间序列计算方式和对计算过程中的内部资源使用情况的监测方式,本发明通过一个缓冲器来储存待计算的时间序列数据,根据输入的两列时间序列数据的有效性,来判断是否应该存储有效数据或者计算输出数据结果;在监测方面,本发明通过有限状态机的原理来监测模块内部资源使用情况,根据状态跳变,一个状态输出一个有效监测参数,从而达到监测内部资源使用情况的效果。具体实现方式如下:
图9是本发明一实施例中的时间序列输入输出示意图。在图9中,1表示复位信号rstn清除,所有内部逻辑和部分端口信号恢复至初始状态,一切逻辑准备就绪等待新的计算开启。2表示使能信号enable置位,正式开启新计算。3表示时钟上升沿来临,内部逻辑采样两个输入序列第一个数据元素,之后每个时钟数据更新一次。4表示完成计算结果序列的第一个结果计算,并输出。输入信号in0表示X列数据的输入,输入信号in1表示Y列数据的输入,out表示逻辑运算结果的输出。其中,复位信号rstn、使能信号enable、时钟信号clock、输入周期、输出周期等可以由上层应用传送来。
图10是本发明一实施例中的数据循环存储原理示意图。结合图10所示,对输入的两列序列进行存储计算,具体表现为用一个两位位宽的标志位来标明环形缓冲器中的序列内容,设01表示环形缓冲器中存储的为X序列数据,10表示环形缓冲器中存储的为Y序列数据,00表示环形缓冲器中未存储有效数据,用读指针表示待计算数据的位置,用写指针表示待写入序列数据写入缓冲器的位置。当缓冲器中存储的为X序列数据,即标志位已经置为01,当输入X序列数据有效但输入Y数据序列无效时,存储有效的X序列数据,写指针指向下一位置,读指针不变,无有效数据输出,当输入X序列数据无效但输入Y序列数据有效时,读指针所指向的数据位置与输入有效的Y序列数据进行计算输出,读指针指向下一个待计算的X序列数据,写指针不变。当输入X和Y序列数据均有效时,读指针所指向的数据位置与输入有效的Y序列数据进行计算输出,读写指针均指向下一位置,且对X序列输入的有效数据进行存储,存储的位置即写指针的位置。同理可得当环形缓冲器中存储的为Y序列数据存储和计算输出的处理方法。当写指针与读指针一致时,说明环形缓冲器内数据均已有效输出,标志位、写读指针均置零,等待下一个有效数据的输入。
如图10所示,在输入序列数据存储计算过程中,地址指针(读写指针)均以绕回底部地址(初始位置)之前以升序连接环绕的形式循环(沿写指针依次移动的方向,按时间顺序存储数据)。当接收到第n个元素时,保存在整个寄存器阵列中的数据保持不动,而由指示器来接受第n个元素,以覆盖第n-N个元素先前所占用的位置上的已有值。相较于移动所有数据,这种方式寄存器翻转次数更少,且可循环使用存储资源。
除此以外,本实施例还提供了一种监测资源使用情况的装置,具体过程为利用有限状态机对资源使用情况进行逐一监测,并顺序输出。下面通过实例对本装置进行进一步说明。
图11是本发明一实施例中的调试工作流程时序图。结合图11所示,1表示复位信号rstn清除,模块内部各计数器恢复至0状态,一切逻辑准备就绪等待新的计算开启。2表示监控参数的使能信号dbg_enable置位,模块内部各计数器开始计数。3表示参数的输出控制信号dbg_query置位,从dbg_enable置位过后一个监控参数采样周期,开始从模块读取监控信息数值。注意:这里监控参数采样周期是由应用层决定的,通过dbg_query进行控制,一个采样周期可以包含多个时钟周期,可采集多个监控数据。4表示时钟上升沿来临返回第一个监测参数数值,其相对应的计数器清零,开始下一个采样周期的计数。5表示时钟上升沿来临返回第二个监测参数数值,其相对应的计数器清零,开始下一个采样周期的计数。6表示时钟上升沿来临返回第三个监测参数数值,其相对应的计数器清零,开始下一个采样周期的计数。以此类推,直到所有监控参数读取完成。7表示所有监控参数读取完成,dbg_query信号置零。8表示dbg_query信号置位,开始新一个采样周期各个监控信息数值的读取。9表示时钟上升沿来临返回第一个监测参数数值,其相对应的计数器清零,开始下一个采样周期的计数,如前面所叙述的过程完成新一轮采样周期各个监控信息数值的读取。10表示dbg_enable信号清零,关闭模块内部所有的监控参数计数器,全部计数器复位置零,不再进行调试监测工作。直到dbg_enable重新使能,开始新的调试监测工作。其中,dbg_enable信号、dbg_query信号可以由上层应用传送来。如图11所示,2到3可以是第一次输出时寄存器占用、计算资源占用或使能时长的计数时段或周期,7到8可以是第二次输出时寄存器占用或计算资源占用的计数时段或周期,2到8可以是第二次输出时使能时长的计数时段。
为完成上述监测模块的时序功能,本实施例预先建立了用来监测模块内部资源利用情况的有限状态机(FSM),FSM的状态数可根据需要调试的参数多少进行调整,方便后续调试的修改。
图12是本发明一实施例中的调试过程中有限状态机的状态转移示意图。参见图12,有限状态机可包括初始状态量S0、第一状态量S1、第二状态量S2及第三状态量S3。有限状态机状态跳变条件可包括控制信号dbg_query为1和每个参数输出的状态量对应的计数数值query_count。状态转移如下所述:
复位信号rstn(reset)有效后,对状态机内部所有数据清零或复位,有限状态机停留在S0状态(初始状态量)。
S0状态:监测模块复位对各计数器清零,当dbg_enable为高电平时各计数器一直计数。
Counter_buffer:对每个周期正在占用的寄存器资源进行计数。
Counter_comp:对每个周期占用的计算资源进行计数。
Counter_time:对该模块的使能时长进行计数。
S1状态:当dbg_query==1且query_count==0,即dbg_query第一次为1时,状态跳转到S1,将counter_buffer的计数结果送至输出端dbg_data进行输出,并对counter_buffer清零。
S2状态:当dbg_query==1且query_count==1,即dbg_query第二次为1时,状态跳转到S2(从S0或S1跳转到S2),将counter_comp的计数结果送至输出端dbg_data进行输出,并对counter_comp清零。
S3状态:当dbg_query==1且query_count==2,即dbg_query第三次为1时,状态跳转到S3(从S0或S2跳转到S3),将counter_time的计数结果送至输出端dbg_data进行输出,并对counter_time清零。
再如图12所示,在特殊情况下,S0状态、S1状态、S2状态及S3状态之间的状态跳变不仅可以由S0状态到S1状态,由S1状态到S2状态,由S2状态到S3状态,还可以是任一其他顺序跳变,例如由S0状态到S2状态或S3状态,由S1状态或S2状态到S0状态等。
本实施例,在处理两列时间序列数据逻辑运算的过程中,利用环形缓冲器来存储时间序列的数据,设置一个标志位来标明环形缓冲器内存储的数据类型,并根据输入的两列时间序列数据的有效性,来判断是否进行数据存储和数据计算输出。在监测模块内部资源利用率的过程中,利用有限状态机的原理,设置多个状态量,每个状态监测一个模块内部参数,并利用状态跳变进行监测参数的逐一读取并顺序输出。与现有计数相比,本实施例的优点在于:通过在处理数据的过程中利用环形缓冲器来减小计算资源和存储资源的开销;在监测方面,利用有限状态机实时地对模块内部待监测参数,并通过状态跳变实现监测参数的逐一读取并顺序输出。解决了在对两列时间序列数据逻辑运算的处理过程中,存储资源开销过大,并且不能实时输出及实时监测模块内部各个资源的使用情况的问题。
本发明实施例还提供一种电子设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述程序时实现上述实施例所述方法的步骤。
本发明实施例还提供一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现上述实施例所述方法的步骤。
综上所述,本发明实施例的数据逻辑运算方法、数据逻辑运算装置、监测方法、电子设备及计算机可读存储介质,通过将第一序列的数据存储至缓冲器,待接收到所需的第二序列的数据时再读取该第一序列的数据,将两个序列的数据进行逻辑运算,能够在仅利用一个缓冲器存储一个序列数据的情况下实现对两个序列的数据的逻辑运算,从而能够节省第二序列的数据所需的存储资源。进一步,通过环形缓冲器存储第一序列的数据,能够在不移动存储数据的情况下重复利用存储空间,从而既能够节省存储资源,又能够节省计算资源。
在本说明书的描述中,参考术语“一个实施例”、“一个具体实施例”、“一些实施例”、“例如”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。各实施例中涉及的步骤顺序用于示意性说明本发明的实施,其中的步骤顺序不作限定,可根据需要作适当调整。
本领域内的技术人员应明白,本发明的实施例可提供为方法、***、或计算机程序产品。因此,本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (13)
1.一种数据逻辑运算方法,其特征在于,包括:
接收第一序列的第一数据;
将所述第一序列的第一数据存储于缓冲器;
接收第二序列的数据;
从所述缓冲器读取所述第一序列的第一数据;
利用所述第二序列的数据和读取的所述第一序列的第一数据进行逻辑运算。
2.如权利要求1所述的数据逻辑运算方法,其特征在于,
将所述第一序列的第一数据存储于缓冲器之前,还包括:
判断所述第一序列的第一数据是否为有效数据,并在所述第一序列的第一数据为有效数据的情况下,执行将所述第一序列的第一数据存储于缓冲器的步骤;
从所述缓冲器读取所述第一序列的第一数据之前,还包括:
判断所述第二序列的数据是否为有效数据,并在所述第二序列的数据为有效数据的情况下,执行从所述缓冲器读取所述第一序列的第一数据的步骤。
3.如权利要求2所述的数据逻辑运算方法,其特征在于,还包括:
判断所述缓冲器中的所述第一序列的数据是否全部被读取;在所述第一序列的数据全部被读取的情况下,将所述缓冲器的标志位由第一数值更改为初始值,所述第一数值用于标识所述缓冲器存储有所述第一序列的数据。
4.如权利要求3所述的数据逻辑运算方法,其特征在于,还包括:
在所述第一序列的第一数据不是有效数据且所述第二序列的数据为有效数据的情况下,将所述标志位由所述初始值更改为第二数值,所述第二数值用于标识所述缓冲器用于存储所述第二序列的数据;在所述第一序列的第一数据是有效数据且所述第二序列的数据不是有效数据的情况下,将所述标志位由所述初始值更改为所述第一数值。
5.如权利要求1所述的数据逻辑运算方法,其特征在于,还包括:
接收第三序列的数据;
将所述第三序列的数据存储于所述缓冲器中的第一存储区;所述缓冲器包括所述第一存储区和第二存储区,所述第二存储区用于存储所述第一序列的数据;所述第一存储区的所述第三序列的数据用于结合所述第二序列的数据和读取的所述第一序列的第一数据进行逻辑运算。
6.如权利要求1所述的数据逻辑运算方法,其特征在于,所述缓冲器为环形缓冲器。
7.一种数据逻辑运算装置,其特征在于,包括:
第一数据输入模块,用于接收第一序列的第一数据;
数据存储模块,用于将所述第一序列的第一数据存储于缓冲器;
第二数据输入模块,用于接收第二序列的数据;
数据读取模块,用于从所述缓冲器读取所述第一序列的第一数据;
逻辑运算模块,用于利用所述第二序列的数据和读取的所述第一序列的第一数据进行逻辑运算。
8.一种监测方法,其特征在于,适用于监测如权利要求7所述的数据逻辑运算装置的资源使用参数,包括:
对所述数据逻辑运算装置的至少一个资源使用参数进行计数;
当接收到输出控制信号时,根据所述输出控制信号分别输出所述至少一个资源使用参数的计数结果。
9.如权利要求8所述的监测方法,其特征在于,根据所述输出控制信号分别输出所述至少一个资源使用参数的计数结果,包括:
根据输出控制信号的采样点和所述采样点的计数数值按设定顺序输出所述至少一个资源使用参数。
10.如权利要求8所述的监测方法,其特征在于,根据所述输出控制信号分别输出所述至少一个资源使用参数的计数结果之后,还包括:
对用于对至少一个所述资源使用参数进行计数的计数器进行清零,并利用清零后的计数器对至少一个所述资源使用参数进行重新计数,以根据再次接收到的输出控制信号分别输出至少一个所述资源使用参数的重新计数结果。
11.如权利要求8所述的监测方法,其特征在于,所述至少一个资源使用参数包括所述缓冲器中存储数据的个数、所述逻辑运算模块的运算次数、及所述数据逻辑运算装置的使能时长中的一个或多个。
12.一种电子设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时实现权利要求1至6和8至11任一项所述方法的步骤。
13.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,该程序被处理器执行时实现权利要求1至6和8至11任一项所述方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811510911.3A CN109614148B (zh) | 2018-12-11 | 2018-12-11 | 数据逻辑运算方法、监测方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811510911.3A CN109614148B (zh) | 2018-12-11 | 2018-12-11 | 数据逻辑运算方法、监测方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109614148A true CN109614148A (zh) | 2019-04-12 |
CN109614148B CN109614148B (zh) | 2020-10-02 |
Family
ID=66008905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811510911.3A Active CN109614148B (zh) | 2018-12-11 | 2018-12-11 | 数据逻辑运算方法、监测方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109614148B (zh) |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1860434A (zh) * | 2004-09-06 | 2006-11-08 | 索尼株式会社 | 具有可控周期的伪随机序列的基于细胞自动机的生成方法和装置 |
WO2007129156A2 (en) * | 2006-04-26 | 2007-11-15 | Nokia Corporation | Soft alignment in gaussian mixture model based transformation |
CN101232277A (zh) * | 2007-01-22 | 2008-07-30 | 雅马哈株式会社 | 采样频率转换设备 |
CN101359314A (zh) * | 2007-07-30 | 2009-02-04 | 辉达公司 | 通过将所检索的数据直接写入存储器的存储控制器来最佳使用缓冲器空间 |
US20100225508A1 (en) * | 2006-03-23 | 2010-09-09 | Nec Corporation | Variable-Length Code Decoding Device and Variable-Length Code Decoding Method |
US20160117170A1 (en) * | 2014-10-28 | 2016-04-28 | International Business Machines Corporation | Instructions controlling access to shared registers of a multi-threaded processor |
CN105868026A (zh) * | 2016-04-05 | 2016-08-17 | 浪潮电子信息产业股份有限公司 | 一种计算序列平均值的方法和装置 |
CN106126447A (zh) * | 2015-05-07 | 2016-11-16 | 三星电子株式会社 | 控制存储装置的方法、存储器模块和存储*** |
CN106155867A (zh) * | 2016-08-23 | 2016-11-23 | 珠海金智维信息科技有限公司 | 监控性能数据相似性度量的告警方法和*** |
CN106940639A (zh) * | 2016-01-04 | 2017-07-11 | 国际商业机器公司 | 用于可配置代码指纹的方法、***和计算机可读介质 |
CN107092628A (zh) * | 2017-01-10 | 2017-08-25 | 口碑控股有限公司 | 时间序列数据的处理方法和装置 |
CN107491458A (zh) * | 2016-06-13 | 2017-12-19 | 阿里巴巴集团控股有限公司 | 一种存储时间序列数据的方法和装置以及*** |
CN108600041A (zh) * | 2018-03-22 | 2018-09-28 | 北京奥普维尔科技有限公司 | 一种基于rfc6349的数据块乱序测试方法及装置 |
-
2018
- 2018-12-11 CN CN201811510911.3A patent/CN109614148B/zh active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1860434A (zh) * | 2004-09-06 | 2006-11-08 | 索尼株式会社 | 具有可控周期的伪随机序列的基于细胞自动机的生成方法和装置 |
US20100225508A1 (en) * | 2006-03-23 | 2010-09-09 | Nec Corporation | Variable-Length Code Decoding Device and Variable-Length Code Decoding Method |
WO2007129156A2 (en) * | 2006-04-26 | 2007-11-15 | Nokia Corporation | Soft alignment in gaussian mixture model based transformation |
CN101232277A (zh) * | 2007-01-22 | 2008-07-30 | 雅马哈株式会社 | 采样频率转换设备 |
CN101359314A (zh) * | 2007-07-30 | 2009-02-04 | 辉达公司 | 通过将所检索的数据直接写入存储器的存储控制器来最佳使用缓冲器空间 |
US20160117170A1 (en) * | 2014-10-28 | 2016-04-28 | International Business Machines Corporation | Instructions controlling access to shared registers of a multi-threaded processor |
CN106126447A (zh) * | 2015-05-07 | 2016-11-16 | 三星电子株式会社 | 控制存储装置的方法、存储器模块和存储*** |
CN106940639A (zh) * | 2016-01-04 | 2017-07-11 | 国际商业机器公司 | 用于可配置代码指纹的方法、***和计算机可读介质 |
CN105868026A (zh) * | 2016-04-05 | 2016-08-17 | 浪潮电子信息产业股份有限公司 | 一种计算序列平均值的方法和装置 |
CN107491458A (zh) * | 2016-06-13 | 2017-12-19 | 阿里巴巴集团控股有限公司 | 一种存储时间序列数据的方法和装置以及*** |
CN106155867A (zh) * | 2016-08-23 | 2016-11-23 | 珠海金智维信息科技有限公司 | 监控性能数据相似性度量的告警方法和*** |
CN107092628A (zh) * | 2017-01-10 | 2017-08-25 | 口碑控股有限公司 | 时间序列数据的处理方法和装置 |
CN108600041A (zh) * | 2018-03-22 | 2018-09-28 | 北京奥普维尔科技有限公司 | 一种基于rfc6349的数据块乱序测试方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN109614148B (zh) | 2020-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104915322B (zh) | 一种卷积神经网络硬件加速方法 | |
EP0096176B1 (en) | Method of logic simulation and logic simulation machine | |
CN106227507B (zh) | 计算***及其控制器 | |
Yan et al. | HANSEL: Adaptive horizontal scaling of microservices using Bi-LSTM | |
JP4667206B2 (ja) | マルチコアモデルシミュレーションプログラム、該プログラムを記録した記録媒体、マルチコアモデルシミュレータ、およびマルチコアモデルシミュレーション方法 | |
US20170185700A1 (en) | Selective Execution For Partitioned Parallel Simulations | |
CN104364769B (zh) | 处理器特性的运行时间检测监控 | |
WO2020083050A1 (zh) | 一种数据流处理方法及相关设备 | |
CN103440216A (zh) | 一种通过i2c从设备调试mcu的芯片及方法 | |
CN105550443B (zh) | 一种基于SystemC周期精确的统一染色器阵列TLM模型 | |
CN102981807A (zh) | 一种基于cuda并行环境的gpu程序优化方法 | |
US11636122B2 (en) | Method and apparatus for data mining from core traces | |
CN110058882A (zh) | 一种用于cnn加速的opu指令集定义方法 | |
CN110059023A (zh) | 一种刷新级联缓存的方法、***及设备 | |
CN110032450A (zh) | 一种基于固态盘扩展内存的大规模深度学习方法及*** | |
KR101745392B1 (ko) | 프로그램 분석 장치 및 분석용 프로그램을 기록한 컴퓨터 판독 가능한 저장매체 | |
Long et al. | An intelligent framework for oversubscription management in cpu-gpu unified memory | |
CN109656868A (zh) | 一种cpu与gpu之间的内存数据转移方法 | |
US8340952B2 (en) | Power estimation method and device therefor | |
WO2018076979A1 (zh) | 一种指令间数据依赖的检测方法和装置 | |
CN108038304A (zh) | 一种利用时间局部性的格子玻尔兹曼方法并行加速方法 | |
CN109614148A (zh) | 数据逻辑运算方法、监测方法及装置 | |
CN110221861A (zh) | 一种cpu新型寄存器体系结构及其中断处理方法 | |
CN105378652A (zh) | 线程共享资源分配方法及装置 | |
US5410673A (en) | Method and apparatus for simulating a logic circuit having a plurality of interconnect logic blocks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |