一种物联网信息感知SOC芯片的电源管理***
技术领域
本发明涉及IC电路技术领域,尤其涉及一种物联网信息感知SOC芯片的电源管理***。
背景技术
以物联网智能终端SOC芯片为代表的物联网技术,当今广泛应用于人的身份识别,或者作为物流应用中的个体识别,或者作为电子钱包替代现金使用,其中的智能标签,更担当着今后替代条型码作为商品标识的技术角色,而作为智能标签与计算机数据信息***中介的智能阅读器终端,更是扮演着极其重要的角色。随着物联网互联技术的深入发展及技术成本不断下降,世界贸易将进入电子标签商品识别时代,而且在产品的制造领域、商品的流通领域也将全面引入电子标签技术,市场对标签卡及读卡器的需求量将出现井喷现象,对此我们必须高度重视并加快产业布局。正是因为电子标签应用需求推动,使得电子标签及相应的物联网智能终端SOC芯片技术已不再局限于高新技术产业内,它直接把产业链扩展到先进制造业与现代服务业。可以说物联网智能终端SOC芯片技术不仅关系着如何保持并提升传统制造业的产业优势,而且将极大的推动现代物流业、现代贸易、现代商业的技术创新与产业升级,现代会展业、现代体育产业、现代文化旅游产业、现代信息消费产业等新型的现代服务业也是其服务对象。其自动识别与自动支付功能,将是推动传统服务业向现代服务业进军的标志性技术与关键手段。
目前,中国物联网智能终端SOC芯片产业仍面临巨大的挑战,主要在于产业仍然以“无芯化”为主,在高端物联网智能终端SOC芯片处理芯片等核心领域无法产业化。掌握核心科技,大力推动集成电路设计能力,为物联网智能终端SOC芯片加“芯”降耗也成为产业发展的关键。
发明内容
为了解决上述技术问题,本发明的目的提供一种能降低功耗的物联网信息感知SOC芯片的电源管理***。
本发明所采取的技术方案是:
一种物联网信息感知SOC芯片的电源管理***,包括数字IO输入模块、数字IO输出模块、外部电源模块、集成控制模块、模拟电路供电模块、数字电路供电模块、发射模块和接收模块,所述外部电源模块的第一输出端与数字IO输入模块的电源输入端连接,所述外部电源模块的第二输出端与数字IO输出模块的电源输入端连接,所述外部电源模块的第三输出端与模拟电路供电模块的电源输入端连接,所述外部电源模块的第四输出端与数字电路供电模块的电源输入端连接,所述外部电源模块的第五输出端与发射模块的第一电源输入端连接,所述模拟电路供电模块的输出端与接收模块的第一电源输入端连接,所述数字电路供电模块的第一输出端与发射模块的第二电源输入端连接,所述数字电路供电模块的第二输出端与接收模块的第二电源输入端连接,所述数字电路供电模块的第三输出端与集成控制模块的第二电源输入端连接,所述接收模块的第一输出端与发射模块的输入端连接,所述接收模块的第二输出端与集成控制模块的输入端连接。
作为本发明的进一步改进,所述发射模块包括ASK调制控制模块和功率放大模块,所述外部电源模块的第五输出端与功率放大模块的电源输入端连接,所述数字电路供电模块的第一输出端与ASK调制控制模块的电源输入端连接,所述接收模块的第一输出端与ASK调制控制模块的输入端连接,所述ASK调制控制模块的输出端与功率放大模块的输出端连接。
作为本发明的进一步改进,所述接收模块包括IQ时钟产生器、四相时钟采样模块、VGA与带通滤波模块、副载波解调模块和IQ路强弱判定模块,所述模拟电路供电模块的输出端分别与四相时钟采样模块的电源输入端、VGA与带通滤波模块的电源输入端、副载波解调模块的电源输入端和IQ路强弱判定模块的电源输入端连接,所述IQ时钟产生器的第一输出端与ASK调制控制模块的输入端连接,所述IQ时钟产生器的第二输出端依次通过四相时钟采样模块、VGA与带通滤波模块和副载波解调模块进而与IQ路强弱判定模块的输入端连接,所述IQ路强弱判定模块的输出端与集成控制模块的输入端连接,所述数字电路供电模块的第二输出端与IQ时钟产生器的电源输入端连接。
作为本发明的进一步改进,所述模拟电路供电模块包括第一启动电路、第一带隙基准电路、双电压域电流镜电路、偏置电压产生电路和第一误差放大器,所述第一启动电路的输出端与第一带隙基准电路的输入端连接,所述第一带隙基准电路的输出端依次与双电压域电流镜电路和偏置电压产生电路进而与第一误差放大器的输入端连接,所述外部电源模块的第三输出端与第一带隙基准电路的电源输入端连接,所述第一误差放大器的输出端与接收模块的第一电源输入端连接。
作为本发明的进一步改进,所述数字电路供电模块包括第二启动电路、第二带隙基准电路和第二误差放大器,所述第二启动电路的输出端与第二带隙基准电路的输入端连接,所述第二带隙基准电路的输出端与第二误差放大器的输入端连接,所述外部电源模块的第四输出端与第二带隙基准电路的电源输入端连接,所述第二误差放大器的第一输出端与发射模块的第二电源输入端连接,所述第二误差放大器的第二输出端与接收模块的第二电源输入端连接,所述第二误差放大器的第三输出端与集成控制模块的第二电源输入端连接。
作为本发明的进一步改进,所述数字IO输入模块包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管,所述第一PMOS管的源极、第二PMOS管的源极和第三PMOS管的源极均与电源端连接,所述第一PMOS管的漏极分别与第一NMOS管的漏极和第二PMOS管的栅极连接,所述第一PMOS管的栅极分别与第二PMOS管的漏极、第二NMOS管的漏极、第三PMOS管的栅极和第三NMOS管的栅极相连接,所述第三PMOS管的漏极与第三NMOS管的漏极相连接,所述第一NMOS管的栅极分别与第四PMOS管漏极和第四NMOS管的漏极相连接,所述第二NMOS管的栅极分别与第四PMOS管的栅极、第四NMOS管的栅极、第五PMOS管的漏极和第五NMOS管的漏极相连接,所述第四PMOS管的源极、第五PMOS管的栅极和第五PMOS管的源极均与外部电源模块的第一输出端相连接,所述第一NMOS管的源极、第二NMOS管的源极、第三NMOS管的源极、第四NMOS管的源极和第五NMOS管的源极均与地连接。
作为本发明的进一步改进,所述数字IO输出模块包括第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管,所述第六PMOS管的源极、第七PMOS管的源极、第八PMOS管的源极、第九PMOS管的源极和第十PMOS管的源极均与电源端连接,所述第六PMOS管的漏极分别与第六NMOS管的漏极和第七PMOS管的栅极连接,所述第六PMOS管的栅极分别与第七PMOS管的漏极、第七NMOS管的漏极、第八PMOS管的栅极和第八NMOS管的栅极相连接,所述第八PMOS管的漏极分别与第八NMOS关的漏极、第九PMOS管的漏极和第九NMOS管的漏极相连接,所述第六NMOS管的栅极分别与第十PMOS管的漏极和第十NMOS管的漏极相连接,所述第七NMOS管的栅极分别与第十PMOS管的栅极和第十NMOS管的栅极相连接,所述第六NMOS管的源极、第七NMOS管的源极、第八NMOS管的源极、第九NMOS管的源极和第十NMOS管的源极均与地连接。
本发明的有益效果是:
本发明一种物联网信息感知SOC芯片的电源管理***通过模拟电路供电模块和数字电路供电模块分别为模拟电路和数字电路供电,能够有效隔离数字电路对模拟信号的干扰,而且能有效降低了模拟内部电路和数字电路的功耗,符合低功耗设计以及能大幅度降低数字电路部分的版图面积。
附图说明
图1是本发明一种物联网信息感知SOC芯片的电源管理***的原理示意图;
图2是本发明一种物联网信息感知SOC芯片的电源管理***中数字IO输入模块的电路原理图;
图3是本发明一种物联网信息感知SOC芯片的电源管理***中数字IO输出模块的电路原理图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步说明:
参考图1,本发明一种物联网信息感知SOC芯片的电源管理***,包括数字IO输入模块、数字IO输出模块、外部电源模块、集成控制模块、模拟电路供电模块、数字电路供电模块、发射模块和接收模块,所述外部电源模块的第一输出端与数字IO输入模块的电源输入端连接,所述外部电源模块的第二输出端与数字IO输出模块的电源输入端连接,所述外部电源模块的第三输出端与模拟电路供电模块的电源输入端连接,所述外部电源模块的第四输出端与数字电路供电模块的电源输入端连接,所述外部电源模块的第五输出端与发射模块的第一电源输入端连接,所述模拟电路供电模块的输出端与接收模块的第一电源输入端连接,所述数字电路供电模块的第一输出端与发射模块的第二电源输入端连接,所述数字电路供电模块的第二输出端与接收模块的第二电源输入端连接,所述数字电路供电模块的第三输出端与集成控制模块的第二电源输入端连接,所述接收模块的第一输出端与发射模块的输入端连接,所述接收模块的第二输出端与集成控制模块的输入端连接。
进一步作为优选的实施方式,所述发射模块包括ASK调制控制模块和功率放大模块,所述外部电源模块的第五输出端与功率放大模块的电源输入端连接,所述数字电路供电模块的第一输出端与ASK调制控制模块的电源输入端连接,所述接收模块的第一输出端与ASK调制控制模块的输入端连接,所述ASK调制控制模块的输出端与功率放大模块的输出端连接。
进一步作为优选的实施方式,所述接收模块包括IQ时钟产生器、四相时钟采样模块、VGA与带通滤波模块、副载波解调模块和IQ路强弱判定模块,所述模拟电路供电模块的输出端分别与四相时钟采样模块的电源输入端、VGA与带通滤波模块的电源输入端、副载波解调模块的电源输入端和IQ路强弱判定模块的电源输入端连接,所述IQ时钟产生器的第一输出端与ASK调制控制模块的输入端连接,所述IQ时钟产生器的第二输出端依次通过四相时钟采样模块、VGA与带通滤波模块和副载波解调模块进而与IQ路强弱判定模块的输入端连接,所述IQ路强弱判定模块的输出端与集成控制模块的输入端连接,所述数字电路供电模块的第二输出端与IQ时钟产生器的电源输入端连接。所述信号从天线RX端接收到后,经过四相时钟采样模块将信号包络取出来,然后经过VGA与带通滤波模块进行放大滤波,之后得到的放大信号传输到副载波解调模块进行解调,同时IQ路强弱判定模块判定哪路信号最强而选择最强的一路信号为有效信号。
本发明实施例中,本发明支持外部电源提供3.3V~5V内任意外部电压(V0)进行供电,在该范围内电压供电,本发明芯片都可以正常工作,但芯片的最大发射功率受该电压影响,V0越大其最大发射功率越大。本芯片所有的IO由V0供电,因此数字IO输入模块和数字IO输出模块中设计了电压域转换加驱动的功能,数字IO输入模块的电压域从V0转换到1.8V,数字IO输出模块从1.8V转到V0,模拟IO除了电源、地以及晶振的PIN脚外都加入了1.8V供电的源跟随器做驱动,方便测试。为了提高芯片的发射功率,芯片发射端的功率管采用的是V0供电(因此,V0会影响最大发射功率的大小),其他的控制电路都是由1.8V供电,到最后一级时加入电压域转换控制。本芯片内设计了模拟电路供电模块和数字电路供电模块2个LDO电路来产生1.8V的供电电源(AVDD、TVDD)分别为模拟电路和数字电路供电,能够有效隔离数字电路对模拟信号的干扰,同时有效降低了模拟内部电路和数字电路的功耗,符合低功耗设计以及能大幅度降低数字电路部分的版图面积;LDO的作用是将V0转换成AVDD和TVDD。
所述外部电源模块输出的V0直接给模拟电路供电模块、数字电路供电模块、数字IO输入模块、数字IO输出模块和功率放大模块供电;AVDD是模拟电路电源,模拟电路供电模块给四相时钟采样模块、VGA与带通滤波模块、副载波解调模块、IQ强弱判定模块等行供电;数字电路供电模块主要给IQ时钟产生器、ASK调制控制模块和集成控制模块等模块供电。
本实施例中,所述集成控制模块包括数字电路和集成微处理器等模块。所述IQ时钟产生器由振荡器和Q时钟产生器组成,所述振荡器采用13.56MHZ振荡器实现,主要用于生成I时钟信号。
参考图2和图3,进一步作为优选的实施方式,所述数字IO输入模块包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4和第五NMOS管N5,所述第一PMOS管P1的源极、第二PMOS管P2的源极和第三PMOS管P3的源极均与电源端连接,所述第一PMOS管P1的漏极分别与第一NMOS管N1的漏极和第二PMOS管P2的栅极连接,所述第一PMOS管P1的栅极分别与第二PMOS管P2的漏极、第二NMOS管N2的漏极、第三PMOS管P3的栅极和第三NMOS管N3的栅极相连接,所述第三PMOS管P3的漏极与第三NMOS管N3的漏极相连接,所述第一NMOS管N1的栅极分别与第四PMOS管P4漏极和第四NMOS管N4的漏极相连接,所述第二NMOS管N2的栅极分别与第四PMOS管P4的栅极、第四NMOS管N4的栅极、第五PMOS管P5的漏极和第五NMOS管N5的漏极相连接,所述第四PMOS管P4的源极、第五PMOS管P5的栅极和第五PMOS管P5的源极均与外部电源模块的第一输出端相连接,所述第一NMOS管N1的源极、第二NMOS管N2的源极、第三NMOS管N3的源极、第四NMOS管N4的源极和第五NMOS管N5的源极均与地连接。
进一步作为优选的实施方式,所述数字IO输出模块包括第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第九PMOS管P9、第十PMOS管P10、第六NMOS管N6、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9和第十NMOS管N10,所述第六PMOS管P6的源极、第七PMOS管P7的源极、第八PMOS管P8的源极、第九PMOS管P9的源极和第十PMOS管P10的源极均与电源端连接,所述第六PMOS管P6的漏极分别与第六NMOS管N6的漏极和第七PMOS管P7的栅极连接,所述第六PMOS管P6的栅极分别与第七PMOS管P7的漏极、第七NMOS管N7的漏极、第八PMOS管P8的栅极和第八NMOS管N8的栅极相连接,所述第八PMOS管P8的漏极分别与第八NMOS关的漏极、第九PMOS管P9的漏极和第九NMOS管N9的漏极相连接,所述第六NMOS管N6的栅极分别与第十PMOS管P10的漏极和第十NMOS管N10的漏极相连接,所述第七NMOS管N7的栅极分别与第十PMOS管P10的栅极和第十NMOS管N10的栅极相连接,所述第六NMOS管N6的源极、第七NMOS管N7的源极、第八NMOS管N8的源极、第九NMOS管N9的源极和第十NMOS管N10的源极均与地连接。
所述数字IO输入模块和数字IO输出模块中的P4~P9、N4~N9分别指的是5V的PMOS与NMOS管,P1~P3、N1~N3、P10和N10分别指的是1.8V的PMOS与NMOS管。其中P4~P9的阈值电压大约为0.9V,N4~N9的阈值电压大约为0.65V,因此,该电路中,电压域在3.3V~5V的范围内都是可以正常工作,使得IO可以兼容。其电路图如下图所示:输入IO是将电压域从V0转换成1.8V的TVDD,输出IO是将1.8V的TVDD转换成V0.同时在PAD端加入了ESD保护。在数字输出IO中,IN是1.8VTVDD电压域的信号,如果IN为低电平,经过反相器后IN_为高电平,此时,N6导通、N7关闭,P7的栅极电压被拉低到低电平,P7导通,使得P7的漏极输出V0的高电平,经过反相器后转回低电平;同理如果IN为1.8V的高电平时,数字输出IO的最后输出是V0的高电平。照此类推,在数字输入IO中,输入时V0的高电平,其IO的最终输出是1.8V的高电平。
进一步作为优选的实施方式,所述模拟电路供电模块包括第一启动电路、第一带隙基准电路、双电压域电流镜电路、偏置电压产生电路和第一误差放大器,所述第一启动电路的输出端与第一带隙基准电路的输入端连接,所述第一带隙基准电路的输出端依次与双电压域电流镜电路和偏置电压产生电路进而与第一误差放大器的输入端连接,所述外部电源模块的第三输出端与第一带隙基准电路的电源输入端连接,所述第一误差放大器的输出端与接收模块的第一电源输入端连接。
进一步作为优选的实施方式,所述数字电路供电模块包括第二启动电路、第二带隙基准电路和第二误差放大器,所述第二启动电路的输出端与第二带隙基准电路的输入端连接,所述第二带隙基准电路的输出端与第二误差放大器的输入端连接,所述外部电源模块的第四输出端与第二带隙基准电路的电源输入端连接,所述第二误差放大器的第一输出端与发射模块的第二电源输入端连接,所述第二误差放大器的第二输出端与接收模块的第二电源输入端连接,所述第二误差放大器的第三输出端与集成控制模块的第二电源输入端连接。
从上述内容可知,本发明通过模拟电路供电模块和数字电路供电模块分别为模拟电路和数字电路供电,能够有效隔离数字电路对模拟信号的干扰,而且能有效降低了模拟内部电路和数字电路的功耗,符合低功耗设计以及能大幅度降低数字电路部分的版图面积。
以上是对本发明的较佳实施进行了具体说明,但本发明创造并不限于所述实施例,熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。