CN203276294U - 多功能读卡器 - Google Patents

Abstract

本实用新型涉及IC卡读写装置领域，具体公开了一种多功能读卡器，其包括读写器本体、设于读写器本体内的***控制器及与***控制器电性连接的电源，其还包括一核心处理器、通过***总线与核心处理器电性连接的二代身份证接口、接触式IC卡接口及非接触IC卡接口，所述***控制器一端与***总线电性连接，所述核心处理器采用ARM Cortex-M3内核的微控制器，该二代身份证接口与一SAM-V模块电性连接。本实用新型的多功能读卡器，其具有性能好、功耗低等优点，可以在很大程度上降低生产成本。

Description

多功能读卡器

技术领域

本实用新型涉及IC卡读写装置领域，尤其涉及一种多功能读卡器。

背景技术

双界面读写器是在IC接触式智能读写和近距离无线射频读写器的基础上发展起来的一种多功能读写器，其集接触和非接触式读写器功能于一台设备上，可对目前双界面IC卡（把接触式和非接触式智能卡集成于一张卡上）同时读写，实现更多的应用。多功能读卡器是为适应国内金融***业务发展的需要而专门设计生产的多功能读写设备，符合ISO7816，EMV2000和PBOC2.0规范，可支持对接触式IC卡、非接触式IC卡（包括双界面卡）、异形卡及手机支付卡进行信息的读取和更新，配合SAM-V模块，支持对二代身份证信息的读取。

随着信息时代的来临，更多的信息应用“IC卡”上，因此多功能读卡器也受到越来越广泛的应用。然而，现有的多功能读卡器普遍存在性能差、功耗高的缺点，不利于节约成本。

实用新型内容

本实用新型的目的在于，提出一种多功能读卡器，其性能好、功耗低，可以在一定程度上降低生产成本。

为实现上述目的，本实用新型提供了一种多功能读卡器，其包括：读写器本体、设于读写器本体内的***控制器及与***控制器电性连接的电源，其还包括一核心处理器、通过***总线与核心处理器电性连接的二代身份证接口、接触式IC卡接口及非接触IC卡接口，所述***控制器一端与***总线电性连接，所述核心处理器采用ARM Cortex-M3内核的微控制器，该二代身份证接口与一SAM-V模块电性连接。

其中，所述***控制器一端电性连接有一锁相环路，该***控制器另一端还分别电性连接一晶体振荡器及***复位电路。

具体的，所述核心处理器采用型号为STM32F103的ARM Cortex-M3内核微控制器，该微控制器还与一局部总线电性连接，该局部总线还连接有一静态随机存储器及程序存储器。

本实用新型中，所述微控制器设有JTAG接口，该微控制器还与一***总线电性连接，该***总线与***总线之间通过AHB-TO-APB桥模块电性连接。

进一步地，所述***总线包括APB1总线及APB2总线，AHB-TO-APB桥模块内包括一AHB2-TO-APB1桥及AHB2-TO-APB2桥，***总线分别通过该AHB2-TO-APB1桥及AHB2-TO-APB2桥与APB1总线及APB2总线相连接。

再者，所述***总线还电性连接有通讯控制模块及人机界面控制接口，该通讯控制模块包括一USB通讯控制模块及通用异步接收/发送装置通讯控制模块，该USB通讯控制模块及非接触IC卡接口与APB1总线相连接，通用异步接收/发送装置通讯控制模块、人机界面控制接口及接触式IC卡接口与APB2总线相连接。

此外，所述USB通讯控制模块电性连接有USB接口，非接触IC卡接口通过一非接触接口芯片电性连接有PCB板载天线线圈，该非接触接口芯片采用型号MFRC531的射频卡读写芯片。

本实用新型中，所述通用异步接收/发送装置通讯控制模块还通过一RS232接口芯片电性连接有RS232接口，人机界面控制接口电性连接有指示灯和/或蜂鸣器，接触式IC卡接口通过一智能卡接口芯片电性连接有IC卡座；所述RS232接口芯片采用型号为MAX232的接口芯片，智能卡接口芯片采用型号为NCN8025的芯片。

更进一步地，所述APB1总线还电性连接有定时器、看门狗及通用串行数据总线，该通用串行数据总线电性连接有串行扩展设备。

此外，所述APB2总线还电性连接有PSAM接口，该PSAM接口连接有PSAM卡座，该PSAM卡座为4个。

本实用新型的多功能读卡器，其采用高性能、低成本、低功耗的ARMCortex-M3内核STM32F103为核心处理器，可支持对接触式IC卡、非接触式IC卡（包括双界面卡）、异形卡及手机支付卡进行信息的读取和更新，可支持对二代身份证信息的读取，最大可支持四个PSAM卡座，不仅具有性能好、功耗低等优点，可以在很大程度上降低生产成本，且可以通过RS232串行接口或USB口实现与PC机或终端的连接。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型多功能读卡器一种具体实施例的模块结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

如图1所示，本实用新型提供一种多功能读卡器，其包括：读写器本体1、设于读写器本体1内的***控制器10及与***控制器10电性连接的电源20，其还包括一核心处理器、通过***总线（APB：Advanced Peripheral Bus）与核心处理器电性连接的二代身份证接口31、接触式IC卡接口32及非接触IC卡接口33，所述***控制器10一端与***总线电性连接，所述核心处理器采用ARMCortex-M3内核的微控制器30，该二代身份证接口31与一SAM-V（secure accessand control module in validation）模块312电性连接。所述SAM-V模块312是设于读卡器中，具有对二代居民身份证件内信息控制、安全验证、输出功能的部件，SAM-V模块312通过二代身份证接口31接受读卡器的命令，并与第二代只能身份证的IC卡通讯，输出验证合法的证/卡固定信息给读卡器。本实用新型的多功能读卡器，其采用高性能、低成本、低功耗的ARM Cortex-M3内核微控制器30作为核心处理器，可以在很大程度上降低成本。

其中，所述***控制器10一端电性连接有一锁相环路（PLL：Phase LockedLoop）12，该锁相环路12用来统一整合时脉讯号，使内存能正确的存取资料。此外，该***控制器10另一端还分别电性连接一8MHz的晶体振荡器14及***复位电路（RST）16。本实用新型中，该***控制器10不仅可以提供***时钟，同时也可做***总线控制。电源20可以采用外部DC5V供电或USB-总线（BUS）供电，其内部由DC-DC模块降压为DC3.3V，并采用LC低通滤波以降低电磁干扰。在本实用新型具体实施例中，所述电源20首先采用一USB-BUS或直流5V电源输入，然后再通过一DC-DC模块进行降压，并通过LM1117-3.3V稳压芯片向***控制器10提供稳定的电压输入。

作为本实用新型的一种优选实施例，所述核心处理器可以采用型号为STM32F103的ARM Cortex-M3内核微控制器30，该微控制器30还与一局部总线40电性连接，该局部总线40还连接有一静态随机存储器（SRAM：Static RAM）42及程序存储器44。其中，所述静态随机存储器42可以采用20K SRAM，其是一种具有静态存取功能的内存，不需要刷新电路即能保存它内部存储的数据。程序存储器44可以采用128K的FLASH存储器，以用于存储应用程序。

本实用新型中，所述微控制器30设有联合测试行动小组（JTAG：Joint TestAction Group）接口302，该JTAG接口302是一种国际标准测试协议（IEEE1149.1兼容），主要用于芯片内部测试。再者，该微控制器30还与一***总线（AHB：Advanced High performance Bus）34电性连接，该***总线34与***总线之间通过AHB-TO-APB桥模块电性连接。所述***总线主要用于低带宽的周边外设之间的连接，***总线34主要用于高性能模块之间的连接，AHB-TO-APB桥模块是AHB高速总线上的从模块，也是APB***总线唯一的主设备，提供了高速总线到低速低功耗的APB总线的接口，主要完成AHB传输协议向APB传输协议的转换功能。具体的，所述***总线包括APB1总线50及APB2总线60，AHB-TO-APB桥模块内包括一AHB2-TO-APB1桥35及AHB2-TO-APB2桥36，***总线34分别通过该AHB2-TO-APB1桥35及AHB2-TO-APB2桥36与APB1总线50及APB2总线60相连接。

再者，本实用新型的***总线还电性连接有通讯控制模块及人机界面控制接口61，该通讯控制模块包括一USB通讯控制模块37及通用异步接收/发送装置（UART:Universal Asynchronous Receiver/Transmitter）通讯控制模块38，该USB通讯控制模块37及非接触IC卡接口33与APB1总线50相连接，UART通讯控制模块38、人机界面控制接口61及接触式IC卡接口32与APB2总线60相连接。其中，人机界面控制接口61电性连接有指示灯和/或蜂鸣器62，微控制器30可以通过人机界面控制接口61控制LED指示灯、蜂鸣器以提示不同的工作状态。接触式IC卡接口32用于完成对符合ISO7816/PBOC2.0/EMV2000标准的接触式CPU卡的信息交互，该接触式IC卡接口32还通过一智能卡接口芯片322电性连接有IC卡座324。非接触IC卡接口33用于完成对符合ISO14443/PBOC2.0标准的接触式CPU卡的信息交互，该非接触IC卡接口33还通过一非接触接口芯片332电性连接有PCB板载天线线圈334。所述USB通讯控制模块37电性连接有USB接口372，UART通讯控制模块38还通过一RS232接口芯片382电性连接有RS232接口384。作为本实用新型的一种选择性实施例，所述智能卡接口芯片322采用型号为NCN8025的芯片，非接触接口芯片332可以采用型号MFRC531的射频卡读写芯片，RS232接口芯片384可以采用型号为MAX232的接口芯片。

更进一步地，所述APB1总线50还电性连接有定时器51、看门狗（WDT）52及通用串行数据总线（UART2）53，该UART2是一种通用串行数据总线，用于异步通信，该通用串行数据总线53电性连接有串行扩展设备54，由于该串行数据总线53双向通信，因此可以实现全双工传输和接收。

此外，所述APB2总线60还电性连接有消费安全存取模块（PSAM：PurchaseSecure Access Module）接口63，该PSAM接口63连接有PSAM卡座64，该PSAM卡64座为4个。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种多功能读卡器，包括读写器本体、设于读写器本体内的***控制器及与***控制器电性连接的电源，其特征在于，还包括一核心处理器、通过***总线与核心处理器电性连接的二代身份证接口、接触式IC卡接口及非接触IC卡接口，所述***控制器一端与***总线电性连接，所述核心处理器采用ARMCortex-M3内核的微控制器，该二代身份证接口与一SAM-V模块电性连接。

2.如权利要求1所述的多功能读卡器，其特征在于，所述***控制器一端电性连接有一锁相环路，该***控制器另一端还分别电性连接一晶体振荡器及***复位电路。

3.如权利要求1所述的多功能读卡器，其特征在于，所述核心处理器采用型号为STM32F103的ARM Cortex-M3内核微控制器，该微控制器还与一局部总线电性连接，该局部总线还连接有一静态随机存储器及程序存储器。

4.如权利要求3所述的多功能读卡器，其特征在于，所述微控制器设有JTAG接口，该微控制器还与一***总线电性连接，该***总线与***总线之间通过AHB-TO-APB桥模块电性连接。

5.如权利要求4所述的多功能读卡器，其特征在于，所述***总线包括APB1总线及APB2总线，AHB-TO-APB桥模块内包括一AHB2-TO-APB1桥及AHB2-TO-APB2桥，***总线分别通过该AHB2-TO-APB1桥及AHB2-TO-APB2桥与APB1总线及APB2总线相连接。

6.如权利要求5所述的多功能读卡器，其特征在于，所述***总线还电性连接有通讯控制模块及人机界面控制接口，该通讯控制模块包括一USB通讯控制模块及通用异步接收/发送装置通讯控制模块，该USB通讯控制模块及非接触IC卡接口与APB1总线相连接，通用异步接收/发送装置通讯控制模块、人机界面控制接口及接触式IC卡接口与APB2总线相连接。

7.如权利要求6所述的多功能读卡器，其特征在于，所述USB通讯控制模块电性连接有USB接口，非接触IC卡接口通过一非接触接口芯片电性连接有PCB板载天线线圈，该非接触接口芯片采用型号MFRC531的射频卡读写芯片。

8.如权利要求6所述的多功能读卡器，其特征在于，所述通用异步接收/发送装置通讯控制模块还通过一RS232接口芯片电性连接有RS232接口，人机界面控制接口电性连接有指示灯和/或蜂鸣器，接触式IC卡接口通过一智能卡接口芯片电性连接有IC卡座；所述RS232接口芯片采用型号为MAX232的接口芯片，智能卡接口芯片采用型号为NCN8025的芯片。

9.如权利要求6所述的多功能读卡器，其特征在于，所述APB1总线还电性连接有定时器、看门狗及通用串行数据总线，该通用串行数据总线电性连接有串行扩展设备。

10.如权利要求6所述的多功能读卡器，其特征在于，所述APB2总线还电性连接有PSAM接口，该PSAM接口连接有PSAM卡座，该PSAM卡座为4个。

Images