CN109587420A - 一种图像传感器高精度读出电路结构及工作时序控制方法 - Google Patents

Abstract

本发明公开了一种图像传感器高精度读出电路结构，包括相耦合设置的一可编程增益放大器电路和一模拟数字转换器电路，可编程增益放大器电路耦合有一采样电容、一反馈电容、一失调存储电容、一运算放大器以及一复位控制开关、一第一失调存储控制开关、一第二失调存储控制开关，模拟数字转换器电路耦合有一比较器和一计数器，第二失调存储控制开关的两端分别连接运算放大器的反向输入端和比较器的输出端，比较器的正向输入端连接运算放大器的输出端，比较器的反向输入端连接模拟数字转换器电路的参考电压。本发明可节省面积和功耗，降低控制时序复杂度，配合工作时序，可以实现高精度的模拟信号放大以及高精度模数转换。

Description

一种图像传感器高精度读出电路结构及工作时序控制方法

技术领域

本发明涉及集成电路技术领域，更具体地，涉及一种适用于图像传感器的高精度读出电路结构及其工作时序控制方法。

背景技术

CIS(CMOS Image Sensor，CMOS图像传感器)中通常需要在感光单元(pixel)将光信号转换成电压信号后接PGA(Programmable Gain Amplifier，可编程增益放大器)将电压信号放大，然后再接ADC(Analog Digital Converter，模拟数字转换器)电路将模拟电压信号转换为数字信号，最终将转换得到的数字信号传输到芯片外。由于感光单元通常为阵列形式，为提高帧率，通常每一列感光单元均接一列由PGA和ADC组成的读出电路。

请参考图1，图1为一个传统的适用于图像传感器的读出电路结构示意图。如图1所示，该读出电路结构由一个PGA级联一个ADC组成。其中，PGA为开关电容结构，通过调整采样电容Cs和反馈电容Cf的比例，实现放大倍数可调。ADC为单积分结构，由一个比较器COMP和一个计数器COUNTER组成。

由于PGA中的运算放大器(运放)和比较器在制造过程中难免会引入失调，且对于每一列中的运放和比较器来说，失调的大小呈现随机分布的情况。这样容易导致在每列的输入模拟电压信号相同情况下，每列的PGA的输出电压V_PGA和每列的ADC输出数字信号均不一样，从而在传感器芯片中出现列条纹。

为提升PGA+ADC读出电路精度，可在图1结构的基础上加入失调消除结构。请参考图2，图2为一种传统的适用于图像传感器的高精度读出电路结构示意图。如图2所示，分别在PGA的运放和ADC中的比较器处增加开关和电容，配合开关时序，实现PGA中运放和比较器的输入失调电压消除。失调消除功能的实现，是通过将PGA中运放的失调和比较器的失调分别存储在输入端所接的电容Cc和Cc2上，使得在正常工作时从输入输出端口上看不到运放和比较器的失调。这种结构虽然可以实现失调消除，提升电路精度，但是需要至少增加5个开关和2个电容，如图2中分别由PGA_OS1、PGA_OS2、OS_C1、OS_C1N、OS_C2信号控制的5个开关GA_OS1、PGA_OS2、OS_C1、OS_C1N、OS_C2，和2个电容Cc和Cc2。由于CMOS工艺中电容的实现比较占用面积，这样需要占用的总的面积较大。另外，由于ADC进行模数转换时，比较器输入端的对地寄生电容Cp会跟失调存储电容Cc2形成电容分压结构，使得ADC的实际模拟信号输入会乘以Cc2/(Cc2+Cp)这个系数，该系数显然小于1，即ADC的实际输入有损失。最后，由于开关较多，控制信号相应也较多，时序控制较复杂。

综上所述，高精度读出电路在诸如图像传感器芯片设计等领域有很实际的应用需求，且在实现高精度读出电路的同时尽量减小芯片面积、简化电路工作时序控制，能更加有利于芯片小型化，提升芯片成本竞争力。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种图像传感器高精度读出电路结构及工作时序控制方法。

为实现上述目的，本发明的技术方案如下：

一种图像传感器高精度读出电路结构，所述读出电路结构包括相耦合设置的一可编程增益放大器电路和一模拟数字转换器电路，所述可编程增益放大器电路耦合有一采样电容、一反馈电容、一失调存储电容、一运算放大器以及一复位控制开关、一第一失调存储控制开关、一第二失调存储控制开关，所述模拟数字转换器电路耦合有一比较器和一计数器；其中，所述第二失调存储控制开关的两端分别连接运算放大器的反向输入端和比较器的输出端，比较器的正向输入端连接运算放大器的输出端，比较器的反向输入端连接模拟数字转换器电路的参考电压。

进一步地，所述运算放大器的正向输入端连接共模电压，所述运算放大器的反向输入端通过节点VN连接所述失调存储电容的一端和所述第二失调存储控制开关的一端，所述运算放大器的输出端通过节点V_PGA连接所述比较器的正向输入端，所述失调存储电容的另一端连接节点VF；所述采样电容跨接在所述读出电路结构的输入电压VIN和节点VF之间，所述第一失调存储控制开关跨接在共模电压和节点VF之间；反馈电容和复位控制开关均跨接在节点VF和节点V_PGA之间；比较器的输出端通过节点VCOMP连接计数器COUNTER，所述第二失调存储控制开关跨接在节点VN和节点VCOMP之间。

进一步地，所述复位控制开关、第一失调存储控制开关及第二失调存储控制开关分别由复位信号PGA_RST、第一失调存储信号PGA_OS1及第二失调存储信号PGA_OS2控制。

进一步地，所述复位控制开关、第一失调存储控制开关和第二失调存储控制开关为MOS开关；所述采样电容、反馈电容和失调存储电容为MOS电容。

进一步地，所述运算放大器设有第一MOS晶体管至第五MOS晶体管；其中，所述第一MOS晶体管的源极连接电源负极，漏极连接第二MOS晶体管的源极和第五MOS晶体管的源极，栅极连接直流偏置电压；所述第二MOS晶体管的漏极连接第三MOS晶体管的漏极，栅极连接所述运算放大器的反向输入端；所述第三MOS晶体管的源极连接第四MOS晶体管的源极，栅极连接第四MOS晶体管的栅极；所述第四MOS晶体管的漏极连接第五MOS晶体管的漏极；所述第五MOS晶体管的栅极连接所述运算放大器的正向输入端；所述运算放大器的输出端连接在所述第二MOS晶体管的漏极与第三MOS晶体管的漏极之间，电源正极连接在所述第三MOS晶体管的源极与第四MOS晶体管的源极之间；所述第三MOS晶体管的栅极与第四MOS晶体管的栅极之间设有节点V1，所述第四MOS晶体管的漏极与第五MOS晶体管的漏极之间设有节点V2，所述节点V1与节点V2之间短接。

进一步地，所述运算放大器设有第一MOS晶体管至第五MOS晶体管；其中，所述第一MOS晶体管的漏极连接电源负极，源极连接第二MOS晶体管的漏极和第五MOS晶体管的漏极，栅极连接直流偏置电压；所述第二MOS晶体管的源极连接第三MOS晶体管的源极，栅极连接所述运算放大器的反向输入端；所述第三MOS晶体管的漏极连接第四MOS晶体管的漏极，栅极连接第四MOS晶体管的栅极；所述第四MOS晶体管的源极连接第五MOS晶体管的源极；所述第五MOS晶体管的栅极连接所述运算放大器的正向输入端；所述运算放大器的输出端连接在所述第二MOS晶体管的源极与第三MOS晶体管的源极之间，电源正极连接在所述第三MOS晶体管的漏极与第四MOS晶体管的漏极之间；所述第三MOS晶体管的栅极与第四MOS晶体管的栅极之间设有节点V1，所述第四MOS晶体管的源极与第五MOS晶体管的源极之间设有节点V2，所述节点V1与节点V2之间短接。

进一步地，所述比较器设有第六MOS晶体管至第十MOS晶体管；其中，所述第六MOS晶体管的源极连接电源负极，漏极连接第七MOS晶体管的源极和第十MOS晶体管的源极，栅极连接直流偏置电压；所述第七MOS晶体管的漏极连接第八MOS晶体管的漏极，栅极连接所述比较器的反向输入端；所述第八MOS晶体管的源极连接第九MOS晶体管的源极，栅极连接第九MOS晶体管的栅极；所述第九MOS晶体管的漏极连接第十MOS晶体管的漏极；所述第十MOS晶体管的栅极连接所述比较器的正向输入端；所述比较器的输出端连接在所述第七MOS晶体管的漏极与第八MOS晶体管的漏极之间，电源正极连接在所述第八MOS晶体管的源极与第九MOS晶体管的源极之间；所述第八MOS晶体管的栅极与第九MOS晶体管的栅极之间设有节点V3，所述第九MOS晶体管的漏极与第十MOS晶体管的漏极之间设有节点V4，所述节点V3与节点V4之间短接。

进一步地，所述比较器设有第六MOS晶体管至第十MOS晶体管；其中，所述第六MOS晶体管的漏极连接电源负极，源极连接第七MOS晶体管的漏极和第十MOS晶体管的漏极，栅极连接直流偏置电压；所述第七MOS晶体管的源极连接第八MOS晶体管的源极，栅极连接所述比较器的反向输入端；所述第八MOS晶体管的漏极连接第九MOS晶体管的漏极，栅极连接第九MOS晶体管的栅极；所述第九MOS晶体管的源极连接第十MOS晶体管的源极；所述第十MOS晶体管的栅极连接所述比较器的正向输入端；所述比较器的输出端连接在所述第七MOS晶体管的源极与第八MOS晶体管的源极之间，电源正极连接在所述第八MOS晶体管的漏极与第九MOS晶体管的漏极之间；所述第八MOS晶体管的栅极与第九MOS晶体管的栅极之间设有节点V3，所述第九MOS晶体管的源极与第十MOS晶体管的源极之间设有节点V4，所述节点V3与节点V4之间短接。

一种上述的图像传感器高精度读出电路结构的工作时序控制方法，所述读出电路结构的整个电路工作周期包括失调消除工作阶段和正常的可编程增益放大器电路及模拟数字转换器电路工作阶段；所述工作时序控制方法包括：

开始工作时，首先进入失调消除工作阶段：

第一失调存储信号PGA_OS1和第二失调存储信号PGA_OS2变为高电平，控制相应的第一失调存储控制开关和第二失调存储控制开关导通，复位信号PGA_RST为低电平，控制相应的复位控制开关断开；此时，运算放大器和比较器以及第二失调存储控制开关之间形成单位增益负反馈结构，运算放大器和比较器两者的失调通过该单位增益负反馈结构被存储到失调存储电容中；

然后第二失调存储信号PGA_OS2和第一失调存储信号PGA_OS1先后变为低电平，失调消除工作阶段结束；

失调消除工作阶段结束后，开始进入正常的可编程增益放大器电路及模拟数字转换器电路工作阶段：

首先，复位信号PGA_RST由低电平变为高电平，控制相应的复位控制开关导通，可编程增益放大器电路复位；

然后，复位信号PGA_RST变为低电平，运算放大器的输出电压开始跟积分型的模拟数字转换器电路的参考电压进行第1次比较；第1次比较过程中，通过比较器的输出电压控制计数器的计数，得到第1次的计数结果；

之后，输入电压VIN变化，由电压Vin1向下变化到电压Vin2，运算放大器的输出电压由共模电压上升为满足以下算式一的电压：

VCM+(Vin1-Vin2)×(Cf/Cs) 算式一

其中，VCM代表共模电压，Vin1、Vin2代表输入电压VIN的电压变化值，Cf代表反馈电容，Cs代表采样电容；

然后，运算放大器的输出电压与模拟数字转换器电路的参考电压进行第2次比较，计数器进行第2次计数；

最后，两次计数结果经计数器中的逻辑相减后，得到有效的模数转换结果。

从上述技术方案可以看出，本发明在传统的适用于图像传感器的高精度读出电路结构基础上，通过将参与实现失调存储功能的第二失调存储控制开关由原连接运算放大器的反向输入端和运算放大器的输出端改进为连接运算放大器的反向输入端和比较器的输出端，使得失调消除阶段运算放大器和比较器以及第二失调存储控制开关能够形成单位增益负反馈结构；同时，去除了原有比较器部分为实现失调消除功能而专门设置的三个开关和一个电容(即图2中由OS_C1、OS_C1N、OS_C2三个信号控制的开关，以及电容Cc2)。因此，本发明具有以下优点：

(1)减少的电容和开关的使用，节省了面积和功耗；

(2)降低了控制信号时序复杂度；

(3)避免了传统结构的精度损失，提升了精度。

附图说明

图1是一种传统的适用于图像传感器的读出电路结构示意图。

图2是一种传统的适用于图像传感器的高精度读出电路结构示意图。

图3是本发明一较佳实施例的一种图像传感器高精度读出电路结构结构示意图。

图4是本发明一较佳实施例的一种图像传感器高精度读出电路结构的工作时序示意图。

图5是本发明一较佳实施例的一种图3中运算放大器和比较器的结构示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步的详细说明。

需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

在以下本发明的具体实施方式中，请参考图3，图3是本发明一较佳实施例的一种图像传感器高精度读出电路结构结构示意图。如图3所示，本发明的一种图像传感器的高精度读出电路结构，是对图2中电路结构进行的优化和改进。本发明的读出电路结构，包括相耦合设置的一可编程增益放大器电路(PGA)和一模拟数字转换器电路(ADC)。其中，可编程增益放大器电路耦合有一个采样电容Cs、一个反馈电容Cf、一个失调存储电容Cc、一个运算放大器OTA以及一个复位控制开关PGA_RST1、一个第一失调存储控制开关PGA_OS11、一个第二失调存储控制开关PGA_OS21，模拟数字转换器电路耦合有一比较器COMP和一计数器COUNTER。其中，第二失调存储控制开关PGA_OS21的两端分别连接运算放大器OTA的反向输入端(-)和比较器COMP的输出端，比较器COMP的正向输入端(+)连接运算放大器OTA的输出端，比较器COMP的反向输入端连接模拟数字转换器电路的参考电压(参考电压信号端)VRAMP。

请参考图3。本发明的上述图像传感器高精度读出电路结构的一种具体(但不限于)的实现方式可包括：

运算放大器OTA的正向输入端(+)连接共模电压(共模电压信号端)VCM，运算放大器OTA的反向输入端(-)通过节点VN连接失调存储电容Cc的一端和第二失调存储控制开关PGA_OS21的一端，运算放大器OTA的输出端通过节点V_PGA连接比较器COMP的正向输入端(+)。失调存储电容Cc的另一端连接节点VF。

采样电容Cs跨接在读出电路结构的输入电压(输入信号端)VIN和节点VF之间。第一失调存储控制开关PGA_OS11跨接在共模电压VCM和节点VF之间。反馈电容Cf和复位控制开关PGA_RST1均并联跨接在节点VF和节点V_PGA之间。

比较器COMP的反向输入端(-)连接模拟数字转换器电路的参考电压VRAMP，比较器COMP的输出端通过节点VCOMP连接计数器COUNTER。计数器COUNTER的后级作为本发明的图像传感器的高精度读出电路的输出端。第二失调存储控制开关PGA_OS21跨接在节点VN和节点VCOMP之间。

其中，复位控制开关PGA_RST1可由复位信号PGA_RST控制。第一失调存储控制开关PGA_OS11可由第一失调存储信号PGA_OS1控制。第二失调存储控制开关PGA_OS21可由第二失调存储信号PGA_OS2控制。

作为一可选的实施方式，复位控制开关PGA_RST1、第一失调存储控制开关PGA_OS11和第二失调存储控制开关PGA_OS21可采用MOS开关。

作为一可选的实施方式，采样电容Cs、反馈电容Cf和失调存储电容Cc可采用MOS电容。

作为其他可选的实施方式，运算放大器OTA和比较器COMP都可以是一种5管运放，即运算放大器OTA可设有第一MOS晶体管至第五MOS晶体管，比较器COMP可设有第六MOS晶体管至第十MOS晶体管。

请参考图5，图5是本发明一较佳实施例的一种图3中运算放大器OTA和比较器COMP的结构示意图。如图5所示，其显示与图3相同的电路结构中虚线框中运算放大器OTA和比较器COMP的详细结构(图中以箭头方式引出，以便于对照)。其中，本发明的一种运算放大器OTA结构中，设有第一MOS晶体管至第五MOS晶体管。第一MOS晶体管M0的源极(带箭头侧，下同)连接电源负极VSS，漏极连接第二MOS晶体管M2的源极和第五MOS晶体管M1的源极，栅极连接直流偏置电压VBN；第二MOS晶体管M2的漏极连接第三MOS晶体管M4的漏极，栅极连接运算放大器OTA的反向输入端(-)(即连接至VIN端)；第三MOS晶体管M4的源极连接第四MOS晶体管M3的源极，栅极连接第四MOS晶体管M3的栅极；第四MOS晶体管M3的漏极连接第五MOS晶体管M1的漏极；第五MOS晶体管M1的栅极连接运算放大器OTA的正向输入端(+)(即连接至VIP端)；运算放大器OTA的输出端VOUT连接在第二MOS晶体管M2的漏极与第三MOS晶体管M4的漏极之间，电源正极VDD连接在第三MOS晶体管M4的源极与第四MOS晶体管M3的源极之间。此外，在第三MOS晶体管M4的栅极与第四MOS晶体管M3的栅极之间设有节点V1，第四MOS晶体管M3的漏极与第五MOS晶体管M1的漏极之间设有节点V2，节点V1与节点V2之间短接。

上述的第一MOS晶体管至第五MOS晶体管的源极与漏极的位置可以互换而不影响本发明上述电路结构的正常运行。

请参考图5。比较器COMP设有第六MOS晶体管至第十MOS晶体管。其中，第六MOS晶体管M5的源极连接电源负极VSS，漏极连接第七MOS晶体管M7的源极和第十MOS晶体管M6的源极，栅极连接直流偏置电压VBN；第七MOS晶体管M7的漏极连接第八MOS晶体管M9的漏极，栅极连接比较器COMP的反向输入端(-)(即连接至VIN端)；第八MOS晶体管M9的源极连接第九MOS晶体管M8的源极，栅极连接第九MOS晶体管M8的栅极；第九MOS晶体管M8的漏极连接第十MOS晶体管M6的漏极；第十MOS晶体管M6的栅极连接比较器COMP的正向输入端(+)(即连接至VIP端)；比较器COMP的输出端VOUT连接在第七MOS晶体管M7的漏极与第八MOS晶体管M9的漏极之间，电源正极VDD连接在第八MOS晶体管M9的源极与第九MOS晶体管M8的源极之间；第八MOS晶体管M9的栅极与第九MOS晶体管M8的栅极之间设有节点V3，第九MOS晶体管M8的漏极与第十MOS晶体管M6的漏极之间设有节点V4，节点V3与节点V4之间短接。

上述的第六MOS晶体管至第十MOS晶体管的源极与漏极的位置可以互换而不影响本发明上述电路结构的正常运行。

本发明不限于此，运放OTA和比较器COMP实际设计时，还可采用其它合适的结构。

下面通过具体实施方式及附图，对本发明的一种上述的图像传感器高精度读出电路结构的工作时序控制方法进行详细说明。

请参考图4，图4是本发明一较佳实施例的一种图像传感器高精度读出电路结构的工作时序示意图。如图4所示，在本发明的一种上述的图像传感器高精度读出电路结构的工作时序控制方法中，读出电路结构的整个电路工作周期可包括失调消除工作阶段和正常的可编程增益放大器电路及模拟数字转换器电路工作阶段(即正常的PGA+ADC工作阶段)这两个阶段。工作时序控制方法具体可包括：

开始工作时，首先进入失调消除工作阶段：

请参考图4。第一失调存储信号PGA_OS1和第二失调存储信号PGA_OS2变为高电平，控制相应的第一失调存储控制开关PGA_OS11和第二失调存储控制开关PGA_OS21导通，复位信号PGA_RST为低电平，控制相应的复位控制开关PGA_RST1断开。此时，运算放大器OTA和比较器COMP以及第二失调存储控制开关PGA_OS21之间形成单位增益负反馈结构。由于第一失调存储控制开关PGA_OS11导通，失调存储电容Cc相当于跨接在运算放大器OTA的两个输入端之间。此时，运算放大器OTA和比较器COMP两者的失调通过该单位增益负反馈结构被存储到失调存储电容Cc中。

然后，第二失调存储信号PGA_OS2和第一失调存储信号PGA_OS1先后变为低电平，失调消除工作阶段结束。为了避免出现电荷泄露，第二失调存储信号PGA_OS2应先于第一失调存储信号PGA_OS1变为低电平。

失调消除工作阶段结束后，开始进入正常的可编程增益放大器电路及模拟数字转换器电路工作阶段(PGA+ADC工作阶段)：

请参考图4。首先，复位信号PGA_RST由低电平变为高电平，控制相应的复位控制开关PGA_RST1导通，可编程增益放大器电路PGA复位。

然后，复位信号PGA_RST变为低电平，运算放大器OTA的输出电压V_PGA(即运算放大器OTA输出端的节点V_PGA的电压)开始跟积分型的模拟数字转换器电路ADC的参考电压VRAMP进行第1次比较。如图4中V_PGA、VRAMP波形示意图处，其中的虚线为V_PGA信号波形，实线为VRAMP信号波形。

第1次比较过程中，通过比较器COMP的输出电压VCOMP(即比较器COMP输出端的节点VCOMP的电压)控制计数器COUNTER的计数，得到第1次的计数结果。

之后，输入电压VIN(即PGA的输入端信号VIN)变化，由电压Vin1向下变化到电压Vin2，运算放大器OTA的输出电压V_PGA由共模电压VCM上升为满足以下算式一的电压：

VCM+(Vin1-Vin2)×(Cf/Cs) 算式一

其中，VCM代表共模电压，Vin1、Vin2代表输入电压VIN的电压变化值，Cf代表反馈电容，Cs代表采样电容。

然后，运算放大器OTA的输出电压V_PGA与模拟数字转换器电路的参考电压VRAMP进行第2次比较，计数器COUNTER进行第2次计数；两次计数结果经计数器COUNTER中的逻辑相减后，得到有效的模数转换结果。这种做2次比较得到1次模数转换结果的方式，是现在图像传感器领域常用的方法，能够实现较高精度的模数转换。

需要注意的是，本发明中为了使得失调消除阶段PGA中的运放OTA和比较器COMP以及PGA_OS2控制的开关能够形成单位增益负反馈结构，比较器处需要将正向输入端接PGA的输出端V_PGA，反向输入端接ADC参考电压VRAMP，而在图1、图2所示的传统结构中没有这种限制。

本发明提出的上述适用于图像传感器的高精度读出电路结构，适宜集成在芯片中。本发明的作用主要是实现对模拟输入电压信号的高精度可编程增益放大，然后对放大后的信号进行高精度模数转换，最终转换为数字信号。本发明比较适宜应用在需要高精度PGA电路和ADC电路的集成电路芯片内。本发明提出的高精度读出电路结构开关时序作用于提出的读出电路中，以实现电路失调存储以及可编程增益放大和模拟数字转换。

综上所述，本发明在传统的适用于图像传感器的高精度读出电路结构基础上，通过将参与实现失调存储功能的第二失调存储控制开关PGA_OS21由原连接运算放大器OTA的反向输入端和运算放大器OTA的输出端改进为连接运算放大器OTA的反向输入端和比较器COMP的输出端，使得失调消除阶段运算放大器OTA和比较器COMP以及第二失调存储控制开关PGA_OS21能够形成单位增益负反馈结构；同时，去除了原有比较器COMP部分为实现失调消除功能而专门设置的三个开关和一个电容(即图2中由OS_C1、OS_C1N、OS_C2三个信号控制的开关，以及电容Cc2)。配合本发明所提出的工作时序，本PGA+ADC读出电路对PGA运放和比较器COMP的失调电压不敏感，可以实现高精度的模拟信号放大以及高精度模数转换。相较于传统的实现该功能的电路结构，本发明提出的电路结构可以节省面积和功耗，降低控制时序复杂度，提升整体电路精度。

以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种图像传感器高精度读出电路结构，其特征在于，所述读出电路结构包括相耦合设置的一可编程增益放大器电路和一模拟数字转换器电路，所述可编程增益放大器电路耦合有一采样电容、一反馈电容、一失调存储电容、一运算放大器以及一复位控制开关、一第一失调存储控制开关、一第二失调存储控制开关，所述模拟数字转换器电路耦合有一比较器和一计数器；其中，所述第二失调存储控制开关的两端分别连接运算放大器的反向输入端和比较器的输出端，比较器的正向输入端连接运算放大器的输出端，比较器的反向输入端连接模拟数字转换器电路的参考电压。

2.根据权利要求1所述的图像传感器高精度读出电路结构，其特征在于，所述运算放大器的正向输入端连接共模电压，所述运算放大器的反向输入端通过节点VN连接所述失调存储电容的一端和所述第二失调存储控制开关的一端，所述运算放大器的输出端通过节点V_PGA连接所述比较器的正向输入端，所述失调存储电容的另一端连接节点VF；所述采样电容跨接在所述读出电路结构的输入电压VIN和节点VF之间，所述第一失调存储控制开关跨接在共模电压和节点VF之间；反馈电容和复位控制开关均跨接在节点VF和节点V_PGA之间；比较器的输出端通过节点VCOMP连接计数器COUNTER，所述第二失调存储控制开关跨接在节点VN和节点VCOMP之间。

3.根据权利要求2所述的图像传感器高精度读出电路结构，其特征在于，所述复位控制开关、第一失调存储控制开关及第二失调存储控制开关分别由复位信号PGA_RST、第一失调存储信号PGA_OS1及第二失调存储信号PGA_OS2控制。

4.根据权利要求1或2所述的图像传感器高精度读出电路结构，其特征在于，所述复位控制开关、第一失调存储控制开关和第二失调存储控制开关为MOS开关。

5.根据权利要求1或2所述的图像传感器高精度读出电路结构，其特征在于，所述采样电容、反馈电容和失调存储电容为MOS电容。

6.根据权利要求1或2所述的图像传感器高精度读出电路结构，其特征在于，所述运算放大器设有第一MOS晶体管至第五MOS晶体管；其中，所述第一MOS晶体管的源极连接电源负极，漏极连接第二MOS晶体管的源极和第五MOS晶体管的源极，栅极连接直流偏置电压；所述第二MOS晶体管的漏极连接第三MOS晶体管的漏极，栅极连接所述运算放大器的反向输入端；所述第三MOS晶体管的源极连接第四MOS晶体管的源极，栅极连接第四MOS晶体管的栅极；所述第四MOS晶体管的漏极连接第五MOS晶体管的漏极；所述第五MOS晶体管的栅极连接所述运算放大器的正向输入端；所述运算放大器的输出端连接在所述第二MOS晶体管的漏极与第三MOS晶体管的漏极之间，电源正极连接在所述第三MOS晶体管的源极与第四MOS晶体管的源极之间；所述第三MOS晶体管的栅极与第四MOS晶体管的栅极之间设有节点V1，所述第四MOS晶体管的漏极与第五MOS晶体管的漏极之间设有节点V2，所述节点V1与节点V2之间短接。

7.根据权利要求1或2所述的图像传感器高精度读出电路结构，其特征在于，所述运算放大器设有第一MOS晶体管至第五MOS晶体管；其中，所述第一MOS晶体管的漏极连接电源负极，源极连接第二MOS晶体管的漏极和第五MOS晶体管的漏极，栅极连接直流偏置电压；所述第二MOS晶体管的源极连接第三MOS晶体管的源极，栅极连接所述运算放大器的反向输入端；所述第三MOS晶体管的漏极连接第四MOS晶体管的漏极，栅极连接第四MOS晶体管的栅极；所述第四MOS晶体管的源极连接第五MOS晶体管的源极；所述第五MOS晶体管的栅极连接所述运算放大器的正向输入端；所述运算放大器的输出端连接在所述第二MOS晶体管的源极与第三MOS晶体管的源极之间，电源正极连接在所述第三MOS晶体管的漏极与第四MOS晶体管的漏极之间；所述第三MOS晶体管的栅极与第四MOS晶体管的栅极之间设有节点V1，所述第四MOS晶体管的源极与第五MOS晶体管的源极之间设有节点V2，所述节点V1与节点V2之间短接。

8.根据权利要求1或2所述的图像传感器高精度读出电路结构，其特征在于，所述比较器设有第六MOS晶体管至第十MOS晶体管；其中，所述第六MOS晶体管的源极连接电源负极，漏极连接第七MOS晶体管的源极和第十MOS晶体管的源极，栅极连接直流偏置电压；所述第七MOS晶体管的漏极连接第八MOS晶体管的漏极，栅极连接所述比较器的反向输入端；所述第八MOS晶体管的源极连接第九MOS晶体管的源极，栅极连接第九MOS晶体管的栅极；所述第九MOS晶体管的漏极连接第十MOS晶体管的漏极；所述第十MOS晶体管的栅极连接所述比较器的正向输入端；所述比较器的输出端连接在所述第七MOS晶体管的漏极与第八MOS晶体管的漏极之间，电源正极连接在所述第八MOS晶体管的源极与第九MOS晶体管的源极之间；所述第八MOS晶体管的栅极与第九MOS晶体管的栅极之间设有节点V3，所述第九MOS晶体管的漏极与第十MOS晶体管的漏极之间设有节点V4，所述节点V3与节点V4之间短接。

9.根据权利要求1或2所述的图像传感器高精度读出电路结构，其特征在于，所述比较器设有第六MOS晶体管至第十MOS晶体管；其中，所述第六MOS晶体管的漏极连接电源负极，源极连接第七MOS晶体管的漏极和第十MOS晶体管的漏极，栅极连接直流偏置电压；所述第七MOS晶体管的源极连接第八MOS晶体管的源极，栅极连接所述比较器的反向输入端；所述第八MOS晶体管的漏极连接第九MOS晶体管的漏极，栅极连接第九MOS晶体管的栅极；所述第九MOS晶体管的源极连接第十MOS晶体管的源极；所述第十MOS晶体管的栅极连接所述比较器的正向输入端；所述比较器的输出端连接在所述第七MOS晶体管的源极与第八MOS晶体管的源极之间，电源正极连接在所述第八MOS晶体管的漏极与第九MOS晶体管的漏极之间；所述第八MOS晶体管的栅极与第九MOS晶体管的栅极之间设有节点V3，所述第九MOS晶体管的源极与第十MOS晶体管的源极之间设有节点V4，所述节点V3与节点V4之间短接。

10.一种权利要求3所述的图像传感器高精度读出电路结构的工作时序控制方法，其特征在于，所述读出电路结构的整个电路工作周期包括失调消除工作阶段和正常的可编程增益放大器电路及模拟数字转换器电路工作阶段；所述工作时序控制方法包括：

开始工作时，首先进入失调消除工作阶段：

第一失调存储信号PGA_OS1和第二失调存储信号PGA_OS2变为高电平，控制相应的第一失调存储控制开关和第二失调存储控制开关导通，复位信号PGA_RST为低电平，控制相应的复位控制开关断开；此时，运算放大器和比较器以及第二失调存储控制开关之间形成单位增益负反馈结构，运算放大器和比较器两者的失调通过该单位增益负反馈结构被存储到失调存储电容中；

然后第二失调存储信号PGA_OS2和第一失调存储信号PGA_OS1先后变为低电平，失调消除工作阶段结束；

失调消除工作阶段结束后，开始进入正常的可编程增益放大器电路及模拟数字转换器电路工作阶段：

首先，复位信号PGA_RST由低电平变为高电平，控制相应的复位控制开关导通，可编程增益放大器电路复位；

然后，复位信号PGA_RST变为低电平，运算放大器的输出电压开始跟积分型的模拟数字转换器电路的参考电压进行第1次比较；第1次比较过程中，通过比较器的输出电压控制计数器的计数，得到第1次的计数结果；

之后，输入电压VIN变化，由电压Vin1向下变化到电压Vin2，运算放大器的输出电压由共模电压上升为满足以下算式一的电压：

VCM+(Vin1-Vin2)×(Cf/Cs)算式一

其中，VCM代表共模电压，Vin1、Vin2代表输入电压VIN的电压变化值，Cf代表反馈电容，Cs代表采样电容；

然后，运算放大器的输出电压与模拟数字转换器电路的参考电压进行第2次比较，计数器进行第2次计数；

最后，两次计数结果经计数器中的逻辑相减后，得到有效的模数转换结果。