JP2011054646A

JP2011054646A - 半導体メモリ素子

Info

Publication number: JP2011054646A
Application number: JP2009200278A
Authority: JP
Inventors: Keiko Abe; 恵子安部; Shinichi Yasuda; 心一安田; Shinobu Fujita; 忍藤田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2009-08-31
Filing date: 2009-08-31
Publication date: 2011-03-17

Abstract

【課題】書き換え電力を可及的に小さく、かつ信頼性の高いイオン伝導メモリ素子を提供することを可能にする。
【解決手段】イオン伝導性を有する層と、前記イオン伝導性を有する層に可動イオンとして供給可能な第１の金属を含む導電性材料から成る第１の電極と、前記第１の金属を含まない導電性材料から成る第２の電極を備え、低抵抗状態の抵抗値を、第２の電極に接して第１の電極と第２の電極との間に形成する金属フィラメントの先端と第１の電極とのトンネル抵抗値とし、その抵抗値はイオン伝導性を有する層に可動イオンとして供給可能な前記金属の含有量で制御される。
【選択図】図１

Description

本発明は、半導体メモリ素子に関する。

次世代のメモリ素子として、抵抗値の大小の変化をメモリに応用した素子が提案されている。そのような素子の一つに、イオン伝導現象を利用したメモリ素子（以下、イオン伝導メモリとも云う）が非特許文献１に開示されている。

イオン伝導メモリ素子は、可動イオンを含む電極と可動イオンを含まない電極との間にイオン伝導層を挟んだ積層構造をしている。この素子の抵抗値の変化は、次のようにして起こる。素子の抵抗値が高い状態（以下、オフ状態とも云う）から抵抗値が低い状態（以下、オン状態とも云う）へ変化させるために、両電極に電気信号を与える。すると可動イオンを含む電極からイオン化した可動イオンが、イオン伝導層中を伝導し、可動イオンを含まない電極で還元され、金属フィラメントとして析出する。電気信号を与え続けると、この金属フィラメントが成長し続け、両電極間が架橋されるため、オン状態となる。両電極に逆方向の電気信号を与えると逆の反応が起こり、オフ状態へと戻る。

このようなメカニズムにより成り立っていることから、イオン伝導メモリ素子のオン状態の抵抗値は、金属フィラメントの抵抗率に依存して、低い値となることを特徴とする。（非特許文献１によると＜１００Ω）また、イオン伝導層の抵抗率が大きいことからオフ状態の抵抗値が大きく、オン状態とオフ状態の抵抗値の比が大きいことも特徴として挙げられる。（非特許文献１によると＞１０^６）よって、次世代のランダムアクセス用メモリ素子や不揮発性ロジック用メモリ素子に応用する以外に、スイッチ素子としても応用が期待されている。

しかし、オン抵抗が低いために、オフ状態への書き換え電流が大きいという問題がある。（非特許文献１によると１０ｍＡ）この場合、メモリ素子の書き換えの消費電力が大きくなるという問題がある。また、メモリ素子を一つ一つ書き換えるための選択トランジスタのサイズが大きくなり、チップ面積が増大するという問題がある。また、同様の原理のメモリ素子に関する非特許文献２によると、オン状態の金属フィラメントの形状がばらつくため、オフ状態への書換え時間がばらつくという問題が開示されている。

Ｔ．Ｓａｋａｍｏｔｏｅｔａｌ．，２００７ＳｙｍｐｏｓｉｕｍｏｎＶＬＳＩＴｅｃｈｎｏｌｏｇｙＤｉｇｅｓｔｏｆＴｅｃｈｎｉｃａｌＰａｐｅｒｓｐ．３８−３９Ｔ．Ｓａｋａｍｏｔｏｅｔａｌ．，２００４ＩＮＴＥＲＮＡＴＩＯＮＡＬＳＯＬＯＤ−ＳＴＡＴＥＣＩＲＣＵＩＴＳＣＯＮＦＥＲＥＮＣＥＤｉｇｅｓｔｏｆＴｅｃｈｎｉｃａｌＰａｐｅｒｓａｎｄＶｉｓｕａｌｓＳｕｐｐｌｅｍｅｎｔｐ．２３４−２３５，５４７−５４８

本発明は、上記事情を考慮してなされたものであって、書き換え電力が小さく信頼性の高いイオン伝導メモリ素子を提供することを目的とする。

本発明の第１の態様による半導体メモリ素子は、イオン伝導性を有する層と、前記イオン伝導性を有する層に可動イオンとして供給可能な第１の金属と前記第１の金属と異なる導電性材料から成る第１の電極と、前記第１の金属を含まない導電性材料から成る第２の電極から構成される半導体メモリ素子であって、抵抗値が低い状態の前記半導体メモリ素子は、第２の電極に接して第１の電極と第２の電極との間に形成する金属フィラメントの先端と第１の電極とが接触していないことを特徴とする。

また、本発明の第２の態様による半導体メモリ素子は、前記半導体メモリ素子であって、前記イオン伝導性を有する層が、イオン伝導性を有する第１の半導体層と、前記第１の半導体層より抵抗率が高く、かつイオン伝導性を有する第２の半導体層との積層構造であって、抵抗値が低い状態の前記半導体メモリ素子の前記金属フィラメントの先端が前記第１の半導体層に接しており、かつ第１の電極と接触していないことを特徴とする。

本発明によれば、書き換え電力が小さく信頼性の高いイオン伝導メモリ素子を提供することができる。

第１実施形態の半導体メモリ素子のオン状態を示す断面図。第２実施形態の半導体メモリ素子のオン状態を示す断面図。

本発明の実施形態を以下に図面を参照して説明する。

（第１実施形態）
本発明の第１実施形態による半導体メモリ素子について図１を参照して説明する。

本実施形態の半導体メモリ素子を図１に示す。本実施形態の半導体メモリ素子１０は、イオン伝導現象を利用した抵抗変化型のメモリ素子であって、イオン伝導性を有する層１１と、前記イオン伝導性を有する層に可動イオンとして供給可能な第１の金属と前記第１の金属と異なる導電性材料から成る第１の電極１２と、前記第１の金属を含まない導電性材料から成る第２の電極１３を備えている。イオン伝導性を有する層１１は硫化銅、硫化銀、硫化ゲルマニウム、酸化チタン、酸化シリコン、酸化タングステン、酸化タンタル、酸化ニッケル、酸化アルミニウム、酸化モリブデン、酸化ニオブ、酸化コバルト、ＧｅＳｅ、ＡｇＧｅＳから選択される１つの層であることが好ましい。第１の金属はＣｕまたはＡｇであることが好ましい。第１の電極１２の構成要素である第１の金属と異なる導電性材料および第２の電極１３の導電性材料はＡｕ、Ｐｔ、アルミニウム、チタン、タングステン、以上の金属の窒化物およびシリサイドから選択される１つまたは複数を組み合わせた材料であることが好ましい。

半導体メモリ素子１０をオン状態に書き換えるためには、第１の電極１２に＋の電圧を、第２の電極１３に−の電圧を印加して行う。第１の電極１２に＋の電圧を、第２の電極１３に−の電圧を印加すると、第１の電極１２に含まれる第１の金属がイオン化してイオン伝導性を有する層１１を伝導し、第２の電極１３の表面で還元され金属フィラメント１４として析出する。金属フィラメント１４は第１の電極１２の方向に向かって成長し、金属フィラメント１４の先端と第１の電極１２との距離ｄ［ｍ］が０［ｍ］となる手前まで成長する。本実施形態ではこの状態をオン状態とする。すなわち、金属フィラメントの先端１４と第１の電極１２とはオン状態では接触していない。

非特許文献１に開示されているように、イオン伝導メモリ素子のオン状態の抵抗値が＜１００Ωである場合、オフ状態への書き換えに必要な電流は１０ｍＡと大きい。ＣＭＯＳ４５ｎｍ世代のＮＭＯＳＦＥＴの飽和ドレイン電流は約１ｍＡ／ｕｍであることから、ランダムアクセスメモリなどメモリ素子を高密度に配置する応用の場合、メモリ素子の選択トランジスタの幅は大きくなり、チップ面積が増大する。選択トランジスタの幅を小さく抑えるためには、オン状態の抵抗値Ｒ［Ω］は＞１０^４［Ω］であることが好ましい。そこで本実施形態では、オン状態のとき金属フィラメントの先端１４と第１の電極１２とは接触させず、オン状態の抵抗値Ｒは金属フィラメント１４の先端と第１の電極１２とのトンネル抵抗とすることにより制御する。そのためには、半導体メモリ素子１０の金属フィラメント１４の断面積をＳ［ｍ^２］、イオン伝導性を有する層１１と第１の電極１２との障壁高さをφ［ｅＶ］、電子の電荷をｑ［Ｃ］、電子の有効質量をｍ［ｋｇ］、プランク定数をｈ［Ｊ・ｓ］、とするとき、金属フィラメント１４の先端と第１の電極１２との距離ｄ［ｍ］は、
Ｒ＝{Ｓ（ｑ^２／ｈ^２ｄ）√２ｍφ ｅｘｐ[−（４πｄ／ｈ）√２ｍφ]}^−１＞１０^４Ω ・・・（１）
の条件を満たすことが好ましい。

また、金属フィラメント１４の先端と第１の電極１２との距離ｄ［ｍ］の制御性を高めるため、第１の電極１２に含まれる第１の金属の量をあらかじめ制限しておく。このことは、イオン伝導性を有する層中の可動イオンの量を素子の側で制御することになり、従来のオン状態の金属フィラメントの形状のばらつきを抑制する効果もある。そのためには、金属フィラメント１４の先端と第１の電極１２との距離ｄ［ｍ］とするために必要な金属フィラメントの体積と第１の電極１２に含まれる可動イオンとして供給可能な第１の金属の体積が同じであればよい。よって、半導体メモリ素子１０の金属フィラメント１４の断面積をＳ［ｍ^２］、第１の電極１２の体積をＶ［ｍ^３］、イオン伝導性を有する層１１の高さをｔ_１１［ｍ］、とするとき、第１の電極１２の体積Ｖに対する第１の金属の体積含有率ｘは、
ｘ＝（Ｓ／Ｖ）（ｔ_１１−ｄ）・・・（２）
の条件を満たすことが好ましい。

第１の電極１２の構成要素が第１の金属のみとすると、半導体メモリ素子１０をオン状態にすると第１の電極１２が全て金属フィラメント１４へと変化してしまうことから第１の電極１２が存在した部分に空間ができてしまう。その場合、イオン伝導性を有する層１１が外部回路への信号経路を失い、書き換え動作を継続することが不可能となる。そのような状況を避けるため、第１の電極１２の構成要素は第１の金属および第１の金属と異なる導電性材料とすることが好ましく、第１の金属の体積含有率ｘは、イオン伝導性を有する層１１が外部回路への信号経路を失わないよう０．５以下であることが好ましい。

半導体メモリ素子１０をオフ状態に書き換えるためには、第１の電極１２に−の電圧を、第２の電極１３に＋の電圧を印加して行う。第１の電極１２に−の電圧を、第２の電極１３に＋の電圧を印加すると、オン状態の逆の反応が起こり、金属フィラメント１４の高さが減り、高抵抗状態となる。

本実施形態の半導体メモリ素子１０について、イオン伝導性を有する層１１がＴａ_２Ｏ_５、イオン伝導性を有する層に可動イオンとして供給可能な第１の金属がＣｕ、第１の電極１２の構成要素である導電性材料がＡｕ、第２の電極１３の導電性材料はＰｔと仮定する。第１の電極１２はＡｕとＣｕの合金であってもよい。非特許文献１に開示されているように、Ｐｔ電極の直径が１００ｎｍであるとき、Ｃｕフィラメントの直径は２０×１０^−９［ｍ］となる。同様に第２の電極１３の直径は１００ｎｍ、Ｃｕフィラメントの断面積Ｓは１０^−１６π［ｍ^２］とする。Ｔａ_２Ｏ_５とＡｕとの障壁高さφは約２．４［ｅＶ］であることから、（１）式より、例えばＲを１．５×１０^４［Ω］＞１０^４［Ω］とするためにはｄを４×１０^−１０［ｍ］とすればよいことが求まる。そのときの第１の電極１２の電極の直径を１０^−７［ｍ］、高さを１０^−８［ｍ］とすると、第１の電極１２の体積Ｖは２．５π×１０^−２３［ｍ^３］となる。Ｔａ_２Ｏ_５の高さｔを４０×１０^−９［ｍ］、とするとき、（２）式より、第１の電極１２の体積Ｖに対するＣｕの体積含有率ｘは０．１５８４とすればよいことが求まる。

以上説明したように、本実施形態によれば、金属フィラメントの先端と第１の電極とはオン状態では接触しておらず、その距離は（１）式の条件を満たすことによりオン状態の抵抗値を＞１０^４［Ω］とすることができる。オン状態の抵抗値を１００倍にすることでオフ状態への書き換え電流を１／１００、つまり１００ｕＡにすることができる。また、第１の電極に含まれる可動イオンとして供給可能な第１の金属の体積含有率を（２）式の条件を満たすように制限することから、金属フィラメントの形状のばらつきを抑えることができる。このばらつきが抑えられることにより、イオン伝導素子の繰り返し書き込み特性が向上し、書込み回路の設計容易性も向上する。よって、従来の場合のようにオン状態の抵抗値が＜１００Ωであり、可動イオンの量が制限されていない場合に比べて、書き換え電力が小さく、かつ信頼性の高いイオン伝導メモリ素子を提供することができる。

（第２実施形態）
次に、本発明の第２実施形態による半導体メモリ素子について図２を参照して説明する。本実施形態の半導体メモリ素子を図２に示す。本実施形態の半導体メモリ素子２０は、イオン伝導現象を利用した抵抗変化型のメモリ素子であって、イオン伝導性を有する第１の半導体層２１と、第１の半導体層より抵抗率が高く、かつイオン伝導性を有する第２の半導体層２２と、第１の半導体層２１と第２の半導体層２２に可動イオンとして供給可能な第１の金属を含む導電性材料から成る第１の電極２３と、第１の金属を含まない導電性材料から成る第２の電極２４を備えている。イオン伝導性を有する第１の半導体層２１は酸化チタン、酸化シリコン、酸化タングステン、酸化タンタル、酸化ニッケル、酸化アルミニウム、酸化モリブデン、酸化ニオブ、酸化コバルトから選択される１つの層にＬｉイオン、Ｎａイオン、Ｌａイオン、Ｎｂイオンから選択される１つのイオン種をドーピングした層であることが好ましい。イオン伝導性を有する第２の半導体層２２は硫化銅、硫化銀、硫化ゲルマニウム、酸化チタン、酸化シリコン、酸化タングステン、酸化タンタル、酸化ニッケル、酸化アルミニウム、酸化モリブデン、酸化ニオブ、酸化コバルト、ＧｅＳｅ、ＡｇＧｅＳから選択される１つの層であることが好ましい。イオン伝導性を有する層に可動イオンとして供給可能な第１の金属はＣｕまたはＡｇであることが好ましい。第１の電極２３の構成要素である導電性材料および第２の電極２４の導電性材料はＡｕ、Ｐｔ、アルミニウム、チタン、タングステン、以上の金属の窒化物およびシリサイドから選択される１つまたは複数を組み合わせた材料であることが好ましい。

半導体メモリ素子２０をオン状態に書き換えるためには、第１の電極２３に＋の電圧を、第２の電極２４に−の電圧を印加して行う。第１の電極２３に＋の電圧を、第２の電極２４に−の電圧を印加すると、第１の電極２３に含まれる金属がイオン化してイオン伝導性を有する半導体層２１と２２を伝導し、第２の電極２４の表面で還元され金属フィラメント２５として析出する。金属フィラメント２５は第１の電極２３の方向に向かって成長し、金属フィラメント２５の先端と第１の半導体層２１とが接触するまで成長する。本実施形態ではこの状態をオン状態とする。すなわち、金属フィラメントの先端２５と第１の電極２３とはオン状態で接触していないが、金属フィラメントの先端２５と第１の半導体層２１とは接触している。

本実施形態では、オン状態の抵抗値Ｒは第１の半導体層２１の抵抗値に依存して決まる。そのため、半導体メモリ素子２０において、抵抗値が低い状態の前記半導体メモリ素子２１の抵抗値をＲ［Ω］、前記金属フィラメント２５の断面積をＳ［ｍ^２］、前記第１の半導体層２１の抵抗率をρ_２１［Ω・ｍ］、とするとき、前記第１の半導体層２１の高さｔ_２１［ｍ］は、
Ｒ＝ρ_２１ｔ_２１／Ｓ＞１０^４Ω ・・・（３）
の条件を満たすことが好ましい。

また、金属フィラメント２５の形状のばらつきを抑制するため、第１の電極２３に含まれる可動イオンとして供給可能な第１の金属の量をあらかじめ制限しておく。そのためには、金属フィラメント２５の先端と第１の電極２３が接触するために必要な金属フィラメントの体積と第１の電極１２に含まれる第１の金属の体積が同じであればよい。よって、半導体メモリ素子２０の金属フィラメント２５の断面積をＳ［ｍ^２］、第１の電極２３の体積をＶ［ｍ^３］、イオン伝導性を有する層２２の高さをｔ_２２［ｍ］、とするとき、第１の電極２３の体積Ｖに対する第１の金属の体積含有率ｘは、
ｘ＝ｔ_２２Ｓ／Ｖ・・・（４）
の条件を満たすことが好ましい。

第１の電極２３の構成要素が第１の金属のみとすると、半導体メモリ素子２０をオン状態にすると第１の電極２３が全て金属フィラメント２５へと変化してしまうことから第１の電極２３が存在した部分に空間ができてしまう。その場合、第1の半導体層２１が外部回路への信号経路を失い、書き換え動作を継続することが不可能となる。そのような状況を避けるため、第１の電極２３の構成要素は、第１の金属および第１の金属と異なる導電性材料とすることが好ましく、第１の金属の体積含有率ｘは、イオン伝導性を有する層１１が外部回路への信号経路を失わないよう０．５以下であることが好ましい。

半導体メモリ素子２０をオフ状態に書き換えるためには、第１の電極２３に−の電圧を、第２の電極２４に＋の電圧を印加して行う。第１の電極２３に−の電圧を、第２の電極２４に＋の電圧を印加すると、オン状態の逆の反応が起こり、金属フィラメント２５の高さが減り、高抵抗状態となる。

本実施形態の半導体メモリ素子２０について、イオン伝導性を有する第１の半導体層２１がＬｉイオンを１０ａｔ％ドーピングしたＮｉＯ、イオン伝導性を有する第２の半導体層２２がＮｉＯ、イオン伝導性を有する層に可動イオンとして供給可能な第１の金属がＣｕ、第１の電極２３の構成要素である導電性材料がＡｕ、第２の電極２４の導電性材料はＰｔと仮定する。第１の電極２３はＡｕとＣｕの合金であってもよい。非特許文献１に開示されているように、Ｐｔ電極の直径が１００ｎｍであるとき、Ｃｕフィラメントの直径は２０×１０^−９［ｍ］となる。同様に第２の電極２４の直径は１００ｎｍ、Ｃｕフィラメントの断面積Ｓは１０^−１６π［ｍ^２］とする。Ｌｉイオンを１０ａｔ％ドーピングしたＮｉＯの抵抗率ρ_２１は３．３×１０^−２［Ω・ｍ］、ＮｉＯの抵抗率は１０^２［Ω・ｍ］である。このとき、半導体メモリ素子２１の抵抗値Ｒを５．３×１０^４［Ω］＞１０^４［Ω］とするためには、（３）式より、ｔ_２１は５×１０^−１０［ｍ］とすればよいことが求まる。そのときの第１の電極２３の電極の直径を１０^−７［ｍ］、高さを１０^−８［ｍ］とすると、第１の電極２３の体積Ｖは２．５π×１０^−２３［ｍ^３］となる。ＮｉＯの高さｔ_２２を４０×１０^−９［ｍ］、とするとき、第１の電極２３中のＣｕの体積含有率ｘは０．１６とすればよい。

本実施形態も第１実施形態と同様に、書き換え電力が小さく、かつ信頼性の高いイオン伝導メモリ素子を提供することができる。

１０半導体メモリ素子
１１イオン伝導性を有する層
１２第１の電極
１３第２の電極
１４金属フィラメント
２０半導体メモリ素子
２１イオン伝導性を有する第１の半導体層
２２イオン伝導性を有する第２の半導体層
２３第１の電極
２４第２の電極
２５金属フィラメント

Claims

イオン伝導性を有する層と、
前記イオン伝導性を有する層に可動イオンとして供給可能な第１の金属と前記第１の金属と異なる導電性材料から成る第１の電極と、
前記第１の金属を含まない導電性材料から成る第２の電極から構成される半導体メモリ素子であって、
抵抗値が低い状態の前記半導体メモリ素子は、第２の電極に接して第１の電極と第２の電極との間に形成する金属フィラメントの先端と第１の電極とが接触していないことを特徴とする半導体メモリ素子。
抵抗値が低い状態の前記半導体メモリ素子の抵抗値をＲ［Ω］、
前記金属フィラメントの断面積をＳ［ｍ^２］、
前記第１の電極と前記イオン伝導性を有する層との障壁高さをφ［ｅＶ］、
電子の電荷をｑ［Ｃ］、電子の有効質量をｍ［ｋｇ］、プランク定数をｈ［Ｊ・ｓ］、
とするとき、
前記金属フィラメントの先端と第1の電極との距離ｄ［ｍ］は、
Ｒ＝{Ｓ（ｑ^２／ｈ^２ｄ）√２ｍφ ｅｘｐ[−（４πｄ／ｈ）√２ｍφ]}^−１＞１０^４Ω
の条件を満たすことを特徴とする請求項１記載の半導体メモリ素子。
前記金属フィラメントの断面積をＳ［ｍ^２］、
前記第１の電極の体積をＶ［ｍ^３］、
前記イオン伝導性を有する層の高さをｔ_１１［ｍ］、
前記金属フィラメントの先端と第1の電極との距離をｄ［ｍ］とするとき、
前記第１の電極の体積に対する前記第１の金属の体積含有率ｘは
ｘ＝（Ｓ／Ｖ）（ｔ_１１−ｄ）
の条件を満たすことを特徴とする請求項１または２記載の半導体メモリ素子。
前記イオン伝導性を有する層が、
イオン伝導性を有する第１の半導体層と、
前記第１の半導体層より抵抗率が高く、かつイオン伝導性を有する第２の半導体層との積層構造であって、
抵抗値が低い状態の前記半導体メモリ素子の前記金属フィラメントの先端が前記第１の半導体層に接しており、
かつ第１の電極と接触していないことを特徴とする請求項１に記載の半導体メモリ素子
抵抗値が低い状態の前記半導体メモリ素子の抵抗値をＲ［Ω］、
前記金属フィラメントの断面積をＳ［ｍ^２］、
前記第１の半導体層の抵抗率をρ_２１［Ω・ｍ］、とするとき、
前記第１の半導体層の高さｔ_２１［ｍ］は
Ｒ＝ρ_２１ｔ_２１／Ｓ＞１０^４Ω
の条件を満たすことを特徴とする請求項４記載の半導体メモリ素子。
前記第１の電極の体積をＶ［ｍ^３］、
前記第２の半導体層の高さをｔ_２２［ｍ］、
前記金属フィラメントの断面積をＳ［ｍ^２］、とするとき、
前記第１の電極の体積に対する前記第１の金属の体積含有率ｘは
ｘ＝ｔ_２２Ｓ／Ｖ
の条件を満たすことを特徴とする請求項４または５記載の半導体メモリ素子。