CN109585393A - 一种微电子器件一体化封装结构及封装方法 - Google Patents

一种微电子器件一体化封装结构及封装方法 Download PDF

Info

Publication number
CN109585393A
CN109585393A CN201811559733.3A CN201811559733A CN109585393A CN 109585393 A CN109585393 A CN 109585393A CN 201811559733 A CN201811559733 A CN 201811559733A CN 109585393 A CN109585393 A CN 109585393A
Authority
CN
China
Prior art keywords
pedestal
microelectronic component
metal area
area
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811559733.3A
Other languages
English (en)
Inventor
郝振宇
赵飞
宋敏燕
袁柱六
郑静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 43 Research Institute
Original Assignee
CETC 43 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 43 Research Institute filed Critical CETC 43 Research Institute
Priority to CN201811559733.3A priority Critical patent/CN109585393A/zh
Publication of CN109585393A publication Critical patent/CN109585393A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本发明涉及一种微电子器件一体化封装结构及封装方法，封装结构：包括底座及盖帽两部分，所述底座的中部为微电子器件的组装区，所述组装区的边缘设有用于连接微电子器件的内部金属区，底座的外周设有用于同外界互连的外部金属区，所述内部金属区与外部金属区通过内埋于底座中的金属通道一一连通，所述内部金属区与外部金属区之间设有中间金属区，通过中间金属区将内部金属区与外部金属区之间隔开，且中间金属区与外部金属区及内部金属区均不连通，所述盖帽的尺寸与所述中间金属区的尺寸相适配，所述盖帽通过中间金属区与底座形成密封连接，且盖帽与底座所形成的密封空间能够容纳微电子器件。本发明能够对常规微电子器件进行抗辐照屏蔽，且工艺实施方便，适用范围广。

Description

一种微电子器件一体化封装结构及封装方法
技术领域
本发明涉及微电子封装技术领域，具体涉及一种微电子器件一体化封装结构及封装方法。
背景技术
当微电子器件应用于空间领域时，当中存在的辐射源会对其产生辐照效应，引起器件电气性能退化，甚至失效等。因此，需要对微电子器件进行抗辐照防护。目前抗辐照防护途径主要有芯片加固技术、***容错设计等，芯片加固具有明显的性能优势，但也存在芯片性能受限、设计制造难度高、研发和制造周期长、成品率低、成本高昂等问题。此外，当微电子器件面临禁运或选型受限时，需要对已有的常规器件进行抗辐照防护，提高常规器件的抗辐照性能，从而弥补芯片未进行抗辐照加固带来的不足。
发明内容
本发明的目的在于提供一种微电子器件一体化封装结构及封装方法，能够对常规微电子器件进行抗辐照屏蔽，且工艺实施方便，不影响进一步组装集成。
为实现上述目的，本发明采用了以下技术方案：
一种微电子器件一体化封装结构，包括底座及盖帽，所述底座的中部为微电子器件的组装区，所述组装区的边缘设有用于连接微电子器件的内部金属区，底座的外周设有用于连接外部器件的外部金属区，所述内部金属区与外部金属区通过内埋于底座中的金属通道连通，所述内部金属区与外部金属区之间设有中间金属区，通过中间金属区将内部金属区与外部金属区间隔开，且中间金属区与外部金属区及内部金属区均不连通，所述盖帽的大小与所述中间金属区的大小相适配，所述盖帽通过中间金属区与底座密封连接，且盖帽与底座所形成的密封空间能够容纳微电子器件。
作为上述技术方案的进一步改进：
所述内部金属区是由多个与微电子器件的管脚相配合的第一焊盘构成。
所述外部金属区由多个与所述第一焊盘数量相同且一一互连的第二焊盘构成，所述第二焊盘依次间隔排列在所述底座的外周，通过焊接或键合方式与外界互连。
所述底座采用高/低Z复合材料制作而成。
所述底座采用W-Al2O3陶瓷多层叠加烧制而成。
盖帽采用高Z材料制成，并在其表层镀金。
所述高Z材料为Ta。
所述盖帽采用钎焊或环氧胶粘接方式固定于底座的中间金属区。
一种微电子器件一体化封装方法，包括以下步骤：
在底座的上表面限定芯片载体所在的位置；在所限定的位置设置芯片与底座固定的内部金属区域，在内部金属区域的外部设置与外界互连的外部金属区域，其外部金属区域与内部金属区域之间形成区域隔断带，其内部金属区域与外部金属区域通过内埋在底座中的金属通道一一连通；在隔断带上设置中间金属区域，其芯片载体被所述中间金属区域包围；采用金属材质的盖帽覆盖在芯片所在的内部金属区域，其盖帽的侧壁固定在中间金属区域上，以形成用于容纳芯片及内部金属区域的屏蔽罩。
由上述技术方案可知，本发明所述的微电子器件一体化封装结构及封装方法，能够对常规微电子器件进行抗辐照屏蔽，且工艺实施方便，不影响进一步组装集成，可根据微电子器件具体类型灵活设计一体化封装外壳的结构及尺寸，适用范围广。
附图说明
图1是本发明的底座结构示意图；
图2是本发明的盖帽结构示意图；
图3是本发明的底座与盖帽配合安装后的结构示意图；
图4是图3的分解图。
具体实施方式
下面结合附图对本发明做进一步说明：
如图1-4所示，本实施例的微电子器件一体化封装结构，包括底座1及盖帽2，底座1的中部为微电子器件的组装区14，在组装区14的边缘设有用于连接微电子器件的内部金属区11，在底座1的外周设有用于同外界互连的外部金属区13，内部金属区11与外部金属区13通过内埋于底座1中的金属通道一一连通，内部金属区11与外部金属区13之间设有中间金属区12，通过中间金属区12将内部金属区11与外部金属区13之间隔开，且中间金属区12与外部金属区13及内部金属区11均不连通，盖帽2的尺寸与中间金属区12的尺寸相适配，盖帽2通过中间金属区12与底座1形成密封连接，且盖帽2与底座1所形成的密封空间能够容纳微电子器件。底座1下表面做整体金属化处理，以保证形成的一体化封装模块可采用焊接或粘接工艺进一步组装集成。
本实施例的内部金属区11是由多个与所装微电子器件的管脚相配合的第一焊盘构成。外部金属区13由多个与第一焊盘的数量相同且一一连通的第二焊盘构成，第二焊盘依次间隔排列在底座1的外周，可通过引线钎焊或键合等方式同外界互连。
底座1采用高/低Z复合材料制作而成，如底座1采用W-Al2O3陶瓷多层叠加烧制而成。盖帽2采用高Z材料制作成，并在其表层镀金，以进一步提高外壳屏蔽效果；本实施例的高Z材料为Ta。盖帽2采用钎焊或环氧胶粘接方式固定于底座1的中间金属区12。
组装时，将微电子器件（芯片）放置在组装区14的相应位置，采用再流焊或导电胶粘接方式将芯片组装固定于内部金属区11，芯片的管脚与内部金属区11的焊盘一一对应连接，然后将盖帽2固定在中间金属区12位置，盖帽2与底座1形成密封结构，即一体化封装模块，具体如图3所示。
本实施例的微电子器件一体化封装方法，包括如下步骤：
在底座1的上表面限定芯片载体所在的位置；在所限定的相应位置设置芯片组装的内部金属区11域，在内部金属区11域的外部设置同外界互连的外部金属区13域，其外部金属区13域与内部金属区11域之间形成区域隔断带，其内部金属区11域与外部金属区13域通过内埋在底座1中的金属通道一一连通；在隔断带上设置中间金属区12域，其芯片载体被中间金属区12域包围；将芯片通过再流焊或导电胶粘接方式组装固定于内部金属区11域，采用金属材质表层镀金的盖帽2覆盖在芯片所在的内部金属区11域，将盖帽2的侧壁通过钎焊或环氧胶粘接方式固定于底座的中间金属区12域上，以形成用于容纳芯片及内部金属区11域的屏蔽罩，所形成的一体化封装模块可采用焊接或粘接工艺进一步组装集成，通过外部金属区13域同外界互连。
以上所述的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。

Claims (9)

1.一种微电子器件一体化封装结构，其特征在于：包括底座及盖帽，所述底座的中部为微电子器件的组装区，所述组装区的边缘设有用于连接微电子器件的内部金属区，底座的外周设有用于连接外部器件的外部金属区，所述内部金属区与外部金属区通过内埋于底座中的金属通道连通，所述内部金属区与外部金属区之间设有中间金属区，通过中间金属区将内部金属区与外部金属区间隔开，且中间金属区与外部金属区及内部金属区均不连通，所述盖帽的大小与所述中间金属区的大小相适配，所述盖帽通过中间金属区与底座密封连接，且盖帽与底座所形成的密封空间能够容纳微电子器件。
2.根据权利要求1所述的微电子器件一体化封装结构，其特征在于：所述内部金属区是由多个与微电子器件的管脚相配合的第一焊盘构成。
3.根据权利要求1所述的微电子器件一体化封装结构，其特征在于：所述外部金属区由多个与所述第一焊盘数量相同且一一互连的第二焊盘构成，所述第二焊盘依次间隔排列在所述底座的外周，通过焊接或键合方式与外界互连。
4.根据权利要求1所述的微电子器件一体化封装结构，其特征在于：所述底座采用高/低Z复合材料制作而成。
5.根据权利要求4所述的微电子器件一体化封装结构，其特征在于：所述底座采用W-Al2O3陶瓷多层叠加烧制而成。
6.根据权利要求1所述的微电子器件一体化封装结构，其特征在于：盖帽采用高Z材料制成，并在其表层镀金。
7.根据权利要求6所述的微电子器件一体化封装结构，其特征在于：所述高Z材料为Ta。
8.根据权利要求1所述的微电子器件一体化封装结构，其特征在于：所述盖帽采用钎焊或环氧胶粘接方式固定于底座的中间金属区。
9.一种微电子器件一体化封装方法，其特征在于，包括：
在底座的上表面限定芯片载体所在的位置；
在所限定的位置设置芯片与底座固定的内部金属区域，在内部金属区域的外部设置与外界互连的外部金属区域，其外部金属区域与内部金属区域之间形成区域隔断带，其内部金属区域与外部金属区域通过内埋在底座中的金属通道一一连通；
在隔断带上设置中间金属区域，其芯片载体被所述中间金属区域包围；
采用金属材质的盖帽覆盖在芯片所在的内部金属区域，其盖帽的侧壁固定在中间金属区域上，以形成用于容纳芯片及内部金属区域的屏蔽罩。
CN201811559733.3A 2018-12-19 2018-12-19 一种微电子器件一体化封装结构及封装方法 Pending CN109585393A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811559733.3A CN109585393A (zh) 2018-12-19 2018-12-19 一种微电子器件一体化封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811559733.3A CN109585393A (zh) 2018-12-19 2018-12-19 一种微电子器件一体化封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN109585393A true CN109585393A (zh) 2019-04-05

Family

ID=65930129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811559733.3A Pending CN109585393A (zh) 2018-12-19 2018-12-19 一种微电子器件一体化封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN109585393A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112670250A (zh) * 2020-12-25 2021-04-16 广东先导稀材股份有限公司 红外探测器模组的制造方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974151A (ja) * 1995-09-07 1997-03-18 Shinko Electric Ind Co Ltd チップキャリア用基板及びその製造方法
US6222737B1 (en) * 1999-04-23 2001-04-24 Dense-Pac Microsystems, Inc. Universal package and method of forming the same
US20040011699A1 (en) * 2000-07-25 2004-01-22 Park Chan-Ik Plastic package base, air cavity type package and their manufacturing methods
US6853055B1 (en) * 2003-11-26 2005-02-08 Actel Corporation Radiation shielding die carrier package
US20050051349A1 (en) * 2003-09-05 2005-03-10 Edward Applebaum Radiation shielded semiconductor device package
KR20060030928A (ko) * 2004-10-07 2006-04-12 삼성전기주식회사 마이크로 전자 부품 패키지 및 그 제조 방법
US20090168386A1 (en) * 2007-12-27 2009-07-02 Kabushiki Kaisha Toshiba Electronic apparatus and substrate mounting method
WO2010095367A1 (ja) * 2009-02-19 2010-08-26 日本電気株式会社 真空封止パッケージ、真空封止パッケージを有するプリント回路基板、電子機器、及び真空封止パッケージの製造方法
EP2597677A1 (en) * 2011-11-23 2013-05-29 austriamicrosystems AG Semiconductor device with through-substrate via covered by a solder ball and related method of production
CN104576617A (zh) * 2013-10-14 2015-04-29 海华科技股份有限公司 模块集成电路封装结构及其制作方法
US9153543B1 (en) * 2012-01-23 2015-10-06 Amkor Technology, Inc. Shielding technique for semiconductor package including metal lid and metalized contact area
US20160300781A1 (en) * 2015-04-10 2016-10-13 Analog Devices, Inc. Cavity package with composite substrate
US10199303B1 (en) * 2017-08-07 2019-02-05 Nxp Usa, Inc. Molded air cavity packages and methods for the production thereof
CN209183532U (zh) * 2018-12-19 2019-07-30 中国电子科技集团公司第四十三研究所 一种微电子器件一体化封装结构

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974151A (ja) * 1995-09-07 1997-03-18 Shinko Electric Ind Co Ltd チップキャリア用基板及びその製造方法
US6222737B1 (en) * 1999-04-23 2001-04-24 Dense-Pac Microsystems, Inc. Universal package and method of forming the same
US20040011699A1 (en) * 2000-07-25 2004-01-22 Park Chan-Ik Plastic package base, air cavity type package and their manufacturing methods
US20050051349A1 (en) * 2003-09-05 2005-03-10 Edward Applebaum Radiation shielded semiconductor device package
US6853055B1 (en) * 2003-11-26 2005-02-08 Actel Corporation Radiation shielding die carrier package
KR20060030928A (ko) * 2004-10-07 2006-04-12 삼성전기주식회사 마이크로 전자 부품 패키지 및 그 제조 방법
US20090168386A1 (en) * 2007-12-27 2009-07-02 Kabushiki Kaisha Toshiba Electronic apparatus and substrate mounting method
WO2010095367A1 (ja) * 2009-02-19 2010-08-26 日本電気株式会社 真空封止パッケージ、真空封止パッケージを有するプリント回路基板、電子機器、及び真空封止パッケージの製造方法
CN102318060A (zh) * 2009-02-19 2012-01-11 日本电气株式会社 真空密封封装、具有真空密封封装的印刷电路基板、电子仪器以及真空密封封装的制造方法
EP2597677A1 (en) * 2011-11-23 2013-05-29 austriamicrosystems AG Semiconductor device with through-substrate via covered by a solder ball and related method of production
US9153543B1 (en) * 2012-01-23 2015-10-06 Amkor Technology, Inc. Shielding technique for semiconductor package including metal lid and metalized contact area
CN104576617A (zh) * 2013-10-14 2015-04-29 海华科技股份有限公司 模块集成电路封装结构及其制作方法
US20160300781A1 (en) * 2015-04-10 2016-10-13 Analog Devices, Inc. Cavity package with composite substrate
US10199303B1 (en) * 2017-08-07 2019-02-05 Nxp Usa, Inc. Molded air cavity packages and methods for the production thereof
CN209183532U (zh) * 2018-12-19 2019-07-30 中国电子科技集团公司第四十三研究所 一种微电子器件一体化封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112670250A (zh) * 2020-12-25 2021-04-16 广东先导稀材股份有限公司 红外探测器模组的制造方法
CN112670250B (zh) * 2020-12-25 2022-04-08 东莞先导先进科技有限公司 红外探测器模组的制造方法

Similar Documents

Publication Publication Date Title
US6214642B1 (en) Area array stud bump flip chip device and assembly process
CN102456677B (zh) 球栅阵列封装结构及其制造方法
CN107301982B (zh) 基于ltcc的cga一体化封装结构及其实现方法
CN100409419C (zh) 一种三维多芯片模块互连及封装方法
CN110197793A (zh) 一种芯片及封装方法
TWI548042B (zh) 電子系統及其核心模組
CN103943573B (zh) 一种集成电路内部封装方法
CN206282838U (zh) 无源器件与有源器件的集成封装结构
CN205542769U (zh) 电子装置和电子设备
CN111052366B (zh) 具有保护机制的半导体装置及其相关***、装置及方法
CN103887256B (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN108461459A (zh) 一种负极对接双向整流二极管及其制造工艺
CN107324274A (zh) 用于sip三维集成的封装载体
CN114823651B (zh) 一种带有滤波器的射频***模块封装结构及方法
CN101840896B (zh) 一种倒装焊高散热球型阵列封装结构
CN109585393A (zh) 一种微电子器件一体化封装结构及封装方法
CN209183532U (zh) 一种微电子器件一体化封装结构
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
CN115274568A (zh) 一种射频前端三维集成结构
CN103794595B (zh) Pop封装结构及其封装方法
WO2021008228A1 (zh) Sip封装结构
CN211150512U (zh) 扇出型三维封装结构
TWM540449U (zh) 多功能系統級封裝的堆疊結構（一）
CN113809049A (zh) 一种高屏蔽性和隔离度的射频芯片封装结构及封装方法
CN110349921A (zh) 一种基板双面封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination