CN109581204A - 一种机内测试设计方法及*** - Google Patents

一种机内测试设计方法及*** Download PDF

Info

Publication number
CN109581204A
CN109581204A CN201910001923.1A CN201910001923A CN109581204A CN 109581204 A CN109581204 A CN 109581204A CN 201910001923 A CN201910001923 A CN 201910001923A CN 109581204 A CN109581204 A CN 109581204A
Authority
CN
China
Prior art keywords
branch
test
current
value
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910001923.1A
Other languages
English (en)
Inventor
陈圣俭
宋钱骞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Watertek Information Technology Co Ltd
Original Assignee
Beijing Watertek Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Watertek Information Technology Co Ltd filed Critical Beijing Watertek Information Technology Co Ltd
Priority to CN201910001923.1A priority Critical patent/CN109581204A/zh
Publication of CN109581204A publication Critical patent/CN109581204A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

本申请实施例公开了一种机内测试设计方法及***；上述机内测试设计方法，包括：计算待测的模拟信号电路中至少一条支路的屏蔽电流的电流值，以及在屏蔽电流激励下模拟信号电路内的测试节点的电压计算值；建立模拟信号电路的故障字典；在BIT过程中，根据故障字典存储的任一条支路的屏蔽电流的电流值，在模拟信号电路施加屏蔽电流，采集测试节点的测试电压值；根据故障字典中存储的测试节点在该条支路的屏蔽电流激励下的电压计算值与测试电压值的比较结果，来确定该条支路是否为故障支路。本申请可以实现模拟信号电路的软故障的诊断。

Description

一种机内测试设计方法及***
技术领域
本申请涉及但不限于测试技术领域，尤指一种机内测试(BIT，Built In Test)设计方法及***。
背景技术
故障字典诊断方法，由于适用范围广(可以诊断线性和非线性电路)，在工程上便于实施，因此得到了广泛应用。然而，经典的故障字典诊断方式一般只能用于诊断硬故障，这使得其诊断效果大打折扣。
发明内容
本申请实施例提供了一种机内测试设计方法，可以基于故障字典实现软故障的诊断。
一方面，本申请实施例提供了一种机内测试设计方法，包括：计算待测的模拟信号电路中至少一条支路的屏蔽电流的电流值，以及在所述屏蔽电流激励下所述模拟信号电路内的测试节点的电压计算值；建立所述模拟信号电路的故障字典，所述故障字典中存储所述模拟信号电路中所述支路的标识信息、每条支路的屏蔽电流的电流值以及在任一支路的屏蔽电流激励下所述测试节点的电压计算值；在BIT过程中，根据所述故障字典存储的任一条支路的屏蔽电流的电流值，在所述模拟信号电路施加所述屏蔽电流，采集所述测试节点的测试电压值；根据所述故障字典中存储的所述测试节点在所述支路的屏蔽电流激励下的电压计算值与所述测试电压值的比较结果，来确定所述支路是否为故障支路。
另一方面，本申请实施例提供一种机内测试设计***，包括：计算模块，适于计算待测的模拟信号电路中至少一条支路的屏蔽电流的电流值，以及在所述屏蔽电流激励下所述模拟信号电路内的测试节点的电压计算值；故障字典建立模块，适于建立所述模拟信号电路的故障字典，所述故障字典中存储所述模拟信号电路中所述支路的标识信息、每条支路的屏蔽电流的电流值以及在任一支路的屏蔽电流激励下所述测试节点的电压计算值；BIT设计模块，适于在BIT过程中，根据所述故障字典存储的任一条支路的屏蔽电流的电流值，在所述模拟信号电路施加所述屏蔽电流，采集所述测试节点的测试电压值；根据所述故障字典中存储的所述测试节点在所述支路的屏蔽电流激励下的电压计算值与所述测试电压值的比较结果，来确定所述支路是否为故障支路。
另一方面，本申请实施例提供一种计算机可读介质，存储有机内测试设计程序，所述机内测试设计程序被执行时实现上述机内测试设计方法的步骤。
本申请实施例中，通过给模拟信号电路内的至少一条支路寻找特定激励电流(即屏蔽电流)，并基于屏蔽电流的电流值以及测试节点在屏蔽电流激励下的电压计算值建立故障字典；设计在BIT过程中基于故障字典进行支路故障检测，从而实现模拟信号电路的软故障的诊断。
本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本申请技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为本申请实施例提供的机内测试方法的流程图；
图2为本申请实施例提供的机内测试方法的原理示意图；
图3为本申请实施例提供的机内测试方法的一种示例流程图；
图4为本申请实施例提供的机内测试***的示意图。
具体实施方式
下面将结合附图对本申请的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机***中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
图1为本申请实施例提供的机内测试设计方法的流程图。如图1所示，本实施例提供的机内测试设计方法，包括以下步骤：
步骤101、计算待测的模拟信号电路中至少一条支路的屏蔽电流的电流值，以及在该屏蔽电流激励下模拟信号电路内的测试节点的电压计算值；
步骤102、建立模拟信号电路的故障字典，故障字典中存储模拟信号电路中支路的标识信息、每条支路的屏蔽电流的电流值以及在任一支路的屏蔽电流激励下测试节点的电压计算值；
步骤103、在BIT过程中，根据故障字典存储的任一条支路的屏蔽电流的电流值，在模拟信号电路施加该屏蔽电流，采集测试节点的测试电压值；根据故障字典中存储的测试节点在该支路的屏蔽电流激励下的电压计算值与测试电压值的比较结果，来确定该支路是否为故障支路。
本实施例中，模拟信号电路中的任一条支路可以指两个节点之间的一个元器件。
在一示例性实施例中，在BIT过程中，模拟信号电路的支路检测顺序可以根据用户需求进行配置。比如，可以根据用户需求，配置在BIT过程中固定检测一条或多个支路是否存在故障；或者，可以根据用户需求，配置在BIT过程中按照预设的顺序检测全部支路是否存在故障。然而，本申请对此并不限定。
在一示例性实施例中，在步骤102建立的故障字典中可以存储模拟信号电路中每一条支路的标识信息、每一条支路的屏蔽电流的电流值以及在任一条支路的屏蔽电流激励下测试节点的电压计算值。然而，本申请对此并不限定。在其他实现方式中，可以根据用户需求，在故障字典中存储模拟信号电路中部分支路的标识信息、这些支路中每条支路的屏蔽电流的电流值以及对应的屏蔽电流激励下测试节点的电压计算值。
在一示例性实施例中，本实施例的BIT设计方法还可以包括：在BIT过程中，按照故障字典内存储的支路的标识信息对应的顺序，依次检测每条支路是否存在故障。其中，支路的标识信息可以包括支路的编号。比如，可以按照故障字典内存储的支路的编号由小到大的顺序，依次检测每条支路是否存在故障；或者，可以按照故障字典内存储的支路的编号由大到小的顺序，依次检测每条支路是否存在故障。然而，本申请对此并不限定。
在一示例性实施例中，在步骤101中，计算待测的模拟信号电路中至少一条支路的屏蔽电流的电流值，可以包括：
针对模拟信号电路中的任一条支路l，利用牛顿-拉夫逊算法求解以下非线性电路方程，计算得到支路l的屏蔽电流的电流值：
Vl＝Vn1-Vn2＝f(I1,I2)＝0；
其中，Vl表示支路l的电压值，Vn1和Vn2分别表示支路l的两端节点n1和n2的电压值，I1和I2表示支路l的屏蔽电流的电流值。
本示例性实施例中，一条支路指模拟信号电路中两个节点之间的一个元器件。模拟信号电路的某一条支路被屏蔽是指该条支路的电压和电流同时为零。在该条支路被屏蔽后，该条支路的故障对整个模拟信号电路的影响就消失了。由于任一条支路被屏蔽后，该条支路的电压、电流同时为零，就相当于该条支路变成了模拟信号电路的一个节点，因此对模拟信号电路不再有影响。
其中，电路的响应是电路拓扑结构、元件参数和激励信号的函数。电路原有的结构、元件参数和激励信号是事先给定并已知的，若要使得电路的某支路被屏蔽，就需要另外施加新的激励信号。其中，要屏蔽单个支路，需要另外施加两个激励电流信号(即，屏蔽电流)。假定某支路l的两端节点为n1和n2，其节点电压表示为Vn1和Vn2，利用牛顿-拉夫逊(简称牛-拉法)算法，可以迭代求得以下非线性电路方程的解，即激励电流(即屏蔽电流)的电流值I1和I2：
Vl＝Vn1-Vn2＝f(I1,I2)＝0；
其中，Vl表示支路l的电压值。
在一示例性实施例中，在步骤103中，根据故障字典中存储的测试节点在支路的屏蔽电流激励下的电压计算值与测试电压值的比较结果，来确定该支路是否为故障支路，可以包括：在该支路的屏蔽电流激励下，当测试节点的测试电压值与电压计算值相同，则确定该支路为故障支路；当测试节点的测试电压值与电压计算值不同，则确定该支路没有故障。然而，本申请对此并不限定。在其他实现方式中，在任一支路的屏蔽电流激励下，当测试节点的测试电压值与电压计算值之间的误差小于设定值，则确定该条支路为故障支路；当测试节点的测试电压值与电压计算值之间的误差大于或等于设定值，则确定该条支路没有故障。
在一示例性实施例中，在步骤103中，在模拟信号电路施加屏蔽电流，采集测试节点的测试电压值，可以包括：在模拟信号电路选择两个可及节点，通过控制激励电流施加电路给上述两个可及节点施加屏蔽电流，通过控制电压自动采集电路采集测试节点的测试电压值。其中，在测试节点的电压计算值确定过程和测试电压值的采集过程中，屏蔽电流在模拟信号电路的施加节点(即选择的两个可及节点)需要一致。其中，可及节点为可以到达的节点，换言之，即为可以检测到元器件参数的节点。
本申请实施例通过寻找支路的特定激励电流(即屏蔽电流)，且在该特定激励电流的激励下，使得模拟信号电路的该条支路将被屏蔽，在该条支路被屏蔽后，该条支路的故障对模拟信号电路的影响就消失了，此时故障电路和无故障电路的响应就是相同的。本实施例基于上述原理并结合故障字典设计机内测试***，实现对模拟信号电路的故障诊断，从而实现对支路的任意软故障的诊断。本实施例设计的BIT过程同样适用于线性和非线性电路的诊断，具有广泛的适应性，而且诊断的实时性较佳。
图2为本申请实施例提供的BIT设计方法的原理示意图。图3为本申请实施例提供的BIT设计方法的一种示例示意图。如图2和图3所示，本示例性实施例提供的BIT设计方法包括以下过程。
步骤301、计算并存储模拟信号电路中每条支路的屏蔽电流的电流值。
针对给定的非线性电路(实际应用电路都是非线性电路)，假定该模拟信号电路存在单支路故障，要使此单故障被非零激励电流所屏蔽，则故障网络与标称网络在相同的端口电流激励下，有相同的端口电压，即应满足以下非线性方程：
其中，V1 f和V2 f表示故障网络的端口电压，V1 0和V2 0表示标称网络的端口电压，I1和I2为端口的激励电流的电流值。
下面将上式重写为以下式子：
Vl＝Vn1(I1,I2)-Vn2(I1,I2)＝0；
其中，Vl表示任一支路l的电压值，假定支路l的两端节点为n1，n2，其节点电压值可以表示为Vn1，Vn2。由该式可知，支路电压值为其激励电流值I1和I2的函数。可以先固定其中一个电流值I1为以I2为变量，利用弦位法(牛顿-拉夫逊法)解出I2。
下面对支路的屏蔽电流的电流值的求解过程进行说明。
步骤一、选定两个可及节点作为激励电流(即屏蔽电流)的施加节点，并将其中一个激励电流值I1固定为某个定值，另一个先给出两个估计值I21，I22，计算出标称网络N0在电流和分别激励下，指定支路的支电路电压值Vb1和Vb2，若Vb1、Vb2均大于给定误差ε'，则转至步骤二，否则转至步骤五。
步骤二、按照以下式子迭代一次得到新的激励电流值I23，以激励标称网络N0，计算出该支路的电压值Vb3：
I23＝I22-[(I22-I21)/(Vb2-Vb1)]×Vb2。
步骤三、判断Vb3是否小于ε'，若Vb3＜ε'，转至步骤五，否则转至步骤四；其中，ε'为给定的接近零的小实数。
步骤四、判断迭代次数是否超过预设值，若迭代次数大于预设值，则认为不收敛，可重新设置I21的初始值，重新迭代；否则以(I22，Vb2)，(I23，Vb3)代替(I21，Vb1)，(I22，Vb2)，转至步骤二继续迭代。
步骤五、迭代结束，存储激励电流值(即支路的屏蔽电流的电流值)，其中，I2j即为最后求得的电流值。
按照上述步骤一至步骤五，可以求出每一条支路的特定激励电流的电流值(即该条支路的屏蔽电流的电流值)，把该电流值与该条支路的编号对应起来，存储在数据库中。
其中，上述支路的屏蔽电流的电流值的计算可以利用电路仿真软件自动实现，无需人工列方程解算。
步骤302、计算屏蔽电流激励下的测试节点的测试电压值，并存储该测试电压值。
在本步骤中，将前述求出的屏蔽电流作为激励信号，按照支路编号由小到大的顺序，分别依次对给定的模拟信号电路施加该屏蔽电流(电路原有激励一并施加)。每施加一组激励电流，要分别计算出模拟信号电路中的测试节点的测试电压值，并将该测试电压值与支路编号、屏蔽电流的电流值对应起来，存储在数据库中。
其中，测试节点为模拟电路***中的可及节点，比如，可以为满足以下条件的可及节点：节点电压值相对于模拟电路***内所有元器件参数的灵敏度不为零(或灵敏度极低)。测试节点的数目可以为一个或多个。本申请对此并不限定。
步骤303、建立故障字典。
在本步骤中，根据前述求出的针对每一条支路的屏蔽电流的电流值，以及在该电流激励下测试节点的电压计算值，连同对应支路的编号，按照由小到大的顺序，把对应的支路编号、屏蔽电流的电流值以及测试节点的电压计算值，作为一组数据，存储在数据库中。
换言之，故障字典中存储的字典信息元素包括以下三个：模拟信号电路的支路编号、与支路对应的屏蔽电流的电流值、在该屏蔽电流激励下测试节点的电压计算值。比如，故障字典的数据格式可以为：
【l1，I11，I12，V1】
【l2，I21，I22，V2】
【l3，I31，I32，V3】
……
【ln，In1，In2，Vn】
其中，li表示支路编号(i＝1，2，3，…，n)，Ii1，Ii2表示对应支路i的屏蔽电流的电流值，Vi表示对应支路i被屏蔽时一个测试节点的电压计算值。
本步骤得到的故障字典可以供后续机内测试***故障诊断时使用。
步骤304、机内测试过程，进行故障诊断。
本示例性实施例中，BIT过程的设计是依据前述故障字典中的数据元素进行的；其中，可以基于其中的屏蔽电流的电流值，并结合一般通用的自动测试电路实现。
在BIT过程中，如图2所示，选定两个可及节点作为特定激励电流的施加节点，在该施加节点与激励电流源之间设计电子开关，当***正常工作时，该电子开关可以处于关断状态，不影响模拟信号电路***的正常工作。当需要对模拟信号电路***进行机内测试时，由软件控制上述电子开关接通程控电流源；该程控电流源可以自动产生故障字典中存储数值大小的激励电流，激励电流的施加顺序就是故障字典中支路的编号顺序，比如由小到大，先施加支路编号为1的支路对应的屏蔽电流I1，I2，然后自动测试模拟信号电路内的测试节点的测试电压值，经故障诊断判定若支路1无故障，则继续施加支路2对应的屏蔽电流，并测量测试节点的测试电压值；如此直至定位出故障支路为止。
其中，模拟信号电路内的测试节点的测试电压值可以由电压自动采集电路采集，电压自动采集电路可以是一个通用的数据自动采集***，比如，可以包括电子开关、模数(A/D)转换电路以及相应的数字存储电路。然而，本申请对此并不限定。
在本示例性实施例中，在获得上述测试节点的测试电压值之后，可以将测试节点的测试电压值与故障字典中相应支路对应所存储的该测试节点的电压计算值进行比较，若两者相同(或两者之间的误差小于设定值)，则证明该条支路为故障支路，诊断过程结束。若测得的测试节点的测试电压值与故障字典中该条支路所对应存储的该测试节点的电压计算值不同(或两者之间的误差大于或等于设定值)，则证明该条支路没有故障。此时，可以从故障字典中继续读取下一条支路的特定激励电流的电流值，并通过在模拟信号电路自动施加该特定激励电流，继续采集可及测试节点的测试电压值，并与故障字典中存储的该测试节点的电压计算值进行比较，根据比较结果诊断故障；若该条支路没有故障，则继续检测下一条支路，直至发现故障支路为止。
需要说明的是，当BIT完成后，通过软件可以控制激励电流通路的开关、电压自动采集电路通路的开关均处于断开状态，以恢复模拟信号电路的正常工作状态。
本申请实施例通过寻找支路的特定激励电流，在该特定激励电流的激励下，使得模拟信号电路的该条支路将被屏蔽，在该条支路被屏蔽后，该条支路的故障对模拟信号电路的影响就消失了，此时故障电路和无故障电路的响应就是相同的。本实施例基于这一原理结合故障字典设计机内测试***，从而实现可以诊断元件参数任意变值软故障的故障字典诊断方法，提高了BIT诊断的实时性和适应性。
图4为本申请实施例提供的BIT设计***的示意图。如图4所示，本实施例提供的BIT设计***，包括：计算模块401、故障字典建立模块402以及BIT设计模块403；其中，计算模块401，适于计算待测的模拟信号电路中至少一条支路的屏蔽电流的电流值，以及在该屏蔽电流激励下模拟信号电路内的测试节点的电压计算值；故障字典建立模块402，适于建立模拟信号电路的故障字典，其中，故障字典中存储模拟信号电路中支路的标识信息、每条支路的屏蔽电流的电流值以及在任一支路的屏蔽电流激励下测试节点的电压计算值；BIT设计模块403，适于在BIT过程中，根据故障字典存储的任一条支路的屏蔽电流的电流值，在模拟信号电路施加该屏蔽电流，采集测试节点的测试电压值；根据故障字典中存储的该测试节点在该支路的屏蔽电流激励下的电压计算值与测试电压值的比较结果，来确定该支路是否为故障支路。
在一示例性实施例中，BIT设计模块403，还可以适于在BIT过程中，按照故障字典内存储的支路的标识信息对应的顺序，依次检测每条支路是否存在故障。
在一示例性实施例中，BIT设计模块403可以包括：BIT控制单元、激励电流施加电路以及电压自动采集电路；其中，BIT控制单元适于在模拟信号电路选择两个可及节点，通过控制激励电流施加电路给两个可及节点施加屏蔽电流，通过控制电压自动采集电路采集测试节点的测试电压值。
另外，关于本实施例提供的BIT设计***的相关说明可以参照上述方法实施例的描述，故于此不再赘述。
此外，本申请实施例还提供一种计算机可读介质，存储有BIT设计程序，该BIT设计程序被执行时实现如上所述的BIT设计程序的步骤，比如图1或图3所示的步骤。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、***、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (9)

1.一种机内测试BIT设计方法，其特征在于，包括：
计算待测的模拟信号电路中至少一条支路的屏蔽电流的电流值，以及在所述屏蔽电流激励下所述模拟信号电路内的测试节点的电压计算值；
建立所述模拟信号电路的故障字典，所述故障字典中存储所述模拟信号电路中所述支路的标识信息、每条支路的屏蔽电流的电流值以及在任一支路的屏蔽电流激励下所述测试节点的电压计算值；
在BIT过程中，根据所述故障字典存储的任一条支路的屏蔽电流的电流值，在所述模拟信号电路施加所述屏蔽电流，采集所述测试节点的测试电压值；根据所述故障字典中存储的所述测试节点在所述支路的屏蔽电流激励下的电压计算值与所述测试电压值的比较结果，来确定所述支路是否为故障支路。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在BIT过程中，按照所述故障字典内存储的支路的标识信息对应的顺序，依次检测每条支路是否存在故障。
3.根据权利要求1所述的方法，其特征在于，所述计算待测的模拟信号电路中至少一条支路的屏蔽电流的电流值，包括：
针对所述模拟信号电路中的任一条支路l，利用牛顿-拉夫逊算法求解以下非线性电路方程，计算得到所述支路l的屏蔽电流的电流值：
Vl＝Vn1-Vn2＝f(I1,I2)＝0；
其中，Vl表示所述支路l的电压值，Vn1和Vn2分别表示所述支路l的两端节点n1和n2的电压值，I1和I2表示所述支路l的屏蔽电流的电流值。
4.根据权利要求1所述的方法，其特征在于，所述根据所述故障字典中存储的所述测试节点在所述支路的屏蔽电流激励下的电压计算值与所述测试电压值的比较结果，来确定所述支路是否为故障支路，包括：
在所述支路的屏蔽电流激励下，当所述测试节点的测试电压值与电压计算值相同，则确定所述支路为故障支路；当所述测试节点的测试电压值与电压计算值不同，则确定所述支路没有故障。
5.根据权利要求1所述的方法，其特征在于，所述在所述模拟信号电路施加所述屏蔽电流，采集所述测试节点的测试电压值，包括：
在所述模拟信号电路选择两个可及节点，通过控制激励电流施加电路给所述两个可及节点施加所述屏蔽电流，通过控制电压自动采集电路采集所述测试节点的测试电压值。
6.一种机内测试BIT设计***，其特征在于，包括：
计算模块，适于计算待测的模拟信号电路中至少一条支路的屏蔽电流的电流值，以及在所述屏蔽电流激励下所述模拟信号电路内的测试节点的电压计算值；
故障字典建立模块，适于建立所述模拟信号电路的故障字典，所述故障字典中存储所述模拟信号电路中所述支路的标识信息、每条支路的屏蔽电流的电流值以及在任一支路的屏蔽电流激励下所述测试节点的电压计算值；
BIT设计模块，适于在BIT过程中，根据所述故障字典存储的任一条支路的屏蔽电流的电流值，在所述模拟信号电路施加所述屏蔽电流，采集所述测试节点的测试电压值；根据所述故障字典中存储的所述测试节点在所述支路的屏蔽电流激励下的电压计算值与所述测试电压值的比较结果，来确定所述支路是否为故障支路。
7.根据权利要求6所述的***，其特征在于，BIT设计模块，还适于在BIT过程中，按照所述故障字典内存储的支路的标识信息对应的顺序，依次检测每条支路是否存在故障。
8.根据权利要求6所述的***，其特征在于，所述BIT设计模块，包括：BIT控制单元、激励电流施加电路以及电压自动采集电路；所述BIT控制单元适于在所述模拟信号电路选择两个可及节点，通过控制所述激励电流施加电路给所述两个可及节点施加所述屏蔽电流，通过控制所述电压自动采集电路采集所述测试节点的测试电压值。
9.一种计算机可读介质，其特征在于，存储有机内测试BIT设计程序，所述机内测试设计程序被执行时实现如权利要求1至5中任一项所述的机内测试设计方法的步骤。
CN201910001923.1A 2019-01-02 2019-01-02 一种机内测试设计方法及*** Pending CN109581204A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910001923.1A CN109581204A (zh) 2019-01-02 2019-01-02 一种机内测试设计方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910001923.1A CN109581204A (zh) 2019-01-02 2019-01-02 一种机内测试设计方法及***

Publications (1)

Publication Number Publication Date
CN109581204A true CN109581204A (zh) 2019-04-05

Family

ID=65915430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910001923.1A Pending CN109581204A (zh) 2019-01-02 2019-01-02 一种机内测试设计方法及***

Country Status (1)

Country Link
CN (1) CN109581204A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110531251A (zh) * 2019-09-09 2019-12-03 北京旋极信息技术股份有限公司 一种针对容差电路的故障字典机内测试设计方法及***
CN115856588A (zh) * 2023-02-22 2023-03-28 长鑫存储技术有限公司 芯片测试板及测试方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857833A (en) * 1987-08-27 1989-08-15 Teradyne, Inc. Diagnosis of faults on circuit board
US6035114A (en) * 1997-08-05 2000-03-07 Institute For Information Industry Method for constructing fault classification tables of analog circuits
CN101819252A (zh) * 2009-11-23 2010-09-01 电子科技大学 一种模拟电路故障诊断方法
CN102436524A (zh) * 2011-10-19 2012-05-02 清华大学 一种模拟电路软故障诊断的模糊推理方法
CN103245907A (zh) * 2013-01-30 2013-08-14 中国人民解放军海军航空工程学院 一种模拟电路故障诊断方法
CN105044590A (zh) * 2015-08-07 2015-11-11 合肥工业大学 一种单测量节点模拟电路故障诊断方法
CN105699882A (zh) * 2016-01-22 2016-06-22 电子科技大学 基于振荡测试技术的模拟电路故障诊断方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857833A (en) * 1987-08-27 1989-08-15 Teradyne, Inc. Diagnosis of faults on circuit board
US6035114A (en) * 1997-08-05 2000-03-07 Institute For Information Industry Method for constructing fault classification tables of analog circuits
CN101819252A (zh) * 2009-11-23 2010-09-01 电子科技大学 一种模拟电路故障诊断方法
CN102436524A (zh) * 2011-10-19 2012-05-02 清华大学 一种模拟电路软故障诊断的模糊推理方法
CN103245907A (zh) * 2013-01-30 2013-08-14 中国人民解放军海军航空工程学院 一种模拟电路故障诊断方法
CN105044590A (zh) * 2015-08-07 2015-11-11 合肥工业大学 一种单测量节点模拟电路故障诊断方法
CN105699882A (zh) * 2016-01-22 2016-06-22 电子科技大学 基于振荡测试技术的模拟电路故障诊断方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
王虎符等: "非线性电路的k故障屏蔽", 《电子学报》 *
陈圣俭等: "一种新的模拟电路故障字典法", 《测试技术学报》 *
魏子杰等: "基于电路特征信息矩阵的容差模拟电路故障诊断", 《哈尔滨工程大学学报》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110531251A (zh) * 2019-09-09 2019-12-03 北京旋极信息技术股份有限公司 一种针对容差电路的故障字典机内测试设计方法及***
CN115856588A (zh) * 2023-02-22 2023-03-28 长鑫存储技术有限公司 芯片测试板及测试方法
CN115856588B (zh) * 2023-02-22 2023-08-04 长鑫存储技术有限公司 芯片测试板及测试方法

Similar Documents

Publication Publication Date Title
EP1899876B1 (en) System and method for using model analysis to generate directed test vectors
US20150025872A1 (en) System, method, and apparatus for modeling project reliability
US11232020B2 (en) Fault detection using breakpoint value-based fingerprints of failing regression test cases
CN109581204A (zh) 一种机内测试设计方法及***
CN111108481B (zh) 故障分析方法及相关设备
CN110308384B (zh) 基于圆模型和神经网络的模拟电路故障诊断方法
CN110209551B (zh) 一种异常设备的识别方法、装置、电子设备及存储介质
WO2021055631A1 (en) Simulation correction using measurements and deep learning
CN108304318A (zh) 设备兼容性的测试方法及终端设备
CN106685749B (zh) 网络流量的检验方法和装置
ES2943468T3 (es) Procedimiento y dispositivo de prueba
US20120290282A1 (en) Reachability analysis by logical circuit simulation for providing output sets containing symbolic values
US11356174B1 (en) Estimating performance margin of a multi-section path using optical signal-to-noise ratio (OSNR)
US20170132056A1 (en) Durability and availability evaluation for distributed storage systems
JP4057207B2 (ja) ショート故障解析方法
TW202226154A (zh) 產品瑕疵檢測方法、電腦裝置及儲存媒體
CN110531251A (zh) 一种针对容差电路的故障字典机内测试设计方法及***
CN109669875A (zh) 应用崩溃测试方法、装置、电子设备及存储介质
CN106887184B (zh) 路线更新方法及装置
US10908980B2 (en) Method and system for detecting faulty devices
CN110308386B (zh) 基于多项式拟合与状态监测的模拟电路故障诊断方法
CN108241917A (zh) 部件可靠性的评估方法和装置
CN111695501A (zh) 一种基于操作***内核调用数据的设备软故障检测方法
Vedeshenkov On the route-oriented method of system diagnostics in digital systems structured as a symmetric bipartite graph
CN105745549B (zh) 在基于从电气网络中的干扰提取的干扰评估***中使用的装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190405