CN109474278A - 基于电荷再分配的超低功耗逐次逼近型模数转换器 - Google Patents

Abstract

本发明涉及一种基于电荷再分配的超低功耗逐次逼近型模数转换器，包括：高位电容阵列、低位电容阵列、复用单位电容组、第一开关组、第二开关组、第三开关组和比较器；其中，高位电容阵列通过第二开关组连接比较器；低位电容阵列通过复用单位电容组连接比较器；低位电容阵列通过第三开关组连接接地端(GND)；比较器通过第一开关组连接输入端。本发明提供的基于电荷再分配的超低功耗逐次逼近型模数转换器，通过高脚杯电容单元和两步式的结合，将SAR ADC的开关功耗大幅降低，并且改善了电容阵列的面积。此外，还通过高脚杯电容单元减少了参考电压的数量，使SAR ADC线性度对参考电压Vcm的稳定性的依赖彻底消除。

Description

基于电荷再分配的超低功耗逐次逼近型模数转换器

技术领域

逐次逼近型模数转换器(SAR ADC，successive approximation register Analogto Digital)，是在每一次转换过程中，通过遍历所有的量化值并将其转化为模拟值，将输入信号与其逐一比较，最终得到要输出的数字信号。由于逐次逼近型模数转换器的结构简单，功耗低等优点，因此，SAR ADC在可穿戴设备和医疗器械等低功耗需求领域被广泛采用。

目前，随着工艺的发展，管级电路的能耗骤减。因此，SAR ADC能耗降低的需求也越来越高。在SAR ADC中，其主要功耗来源于电容阵列采样以及开关切换。传统的基于电容阵列的逐次逼近型模数转换器，往往采用相对较大面积的电容阵列来达到所需效果。

然而，因为传统SAR ADC使用大面积的电容阵列，也就造成了其开关功耗很大，虽然近些年减小开关功耗的方案相继提出，但在提出的方案中，大多数都依赖于参考电压Vcm，若Vcm不稳定，SAR ADC的整体精度将受到很大影响。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种基于电荷再分配的超低功耗逐次逼近型模数转换器。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种基于电荷再分配的超低功耗逐次逼近型模数转换器，包括：高位电容阵列、低位电容阵列、复用单位电容组、第一开关组、第二开关组、第三开关组和比较器；其中，

所述高位电容阵列通过所述第二开关组连接所述比较器；

所述低位电容阵列通过所述复用单位电容组连接所述比较器；

所述低位电容阵列通过所述第三开关组连接接地端；

所述比较器通过所述第一开关组连接输入端。

在本发明的一个实施例中，所述高位电容阵列包括第一电容阵列、第二电容阵列、第一补位电容C1和第二补位电容C2；所述第二开关组包括开关Sp2和开关Sn2；其中，

所述第一电容阵列通过所述开关Sp2连接至所述比较器的正向输入端；

所述第一电容阵列与所述开关Sp2连接的节点处连接所述第一补位电容C1上级板；

所述第一补位电容C1下级板连接电源电压端；

所述第二电容阵列通过所述开关Sn2连接至所述比较器的反向输入端；

所述第二电容阵列与所述开关Sn2连接的节点处连接所述第二补位电容C2上级板；

所述第二补位电容C2下级板连接电源电压端。

在本发明的一个实施例中，所述低位电容阵列包括第三电容阵列、第四电容阵列、第一冗余电容C5和第二冗余电容C6；所述复用单位电容组包括电容C3和电容C4；其中，

所述第三电容阵列通过所述电容C3连接至所述比较器的正向输入端；

所述第三电容阵列与所述电容C3连接的节点处连接所述第一冗余电容C5的上级板；

所述第一冗余电容C5的下级板连接接地端；

所述第四电容阵列通过所述电容C4连接至所述比较器的反向输入端；

所述第四电容阵列与所述电容C4连接的节点处连接所述第二冗余电容C6的上级板；

所述第二冗余电容C6的下级板连接接地端。

在本发明的一个实施例中，所述第三开关组包括开关Sp3和开关Sn3；其中，

所述第三电容阵列通过所述开关Sp3连接至接地端；

所述第四电容阵列通过所述开关Sn3连接至接地端。

在本发明的一个实施例中，所述第一开关组包括开关Sp1和开关Sn1；所述输入端包括输入端Vip和输入端Vin；其中，

所述输入端Vip通过所述开关Sp1连接至所述比较器的正向输入端；

所述输入端Vin通过所述开关Sn1连接至所述比较器的反向输入端。

在本发明的一个实施例中，所述第一电容阵列和所述第二电容阵列均包括四个高脚杯电容单元；其中，

所述第一电容阵列的所述四个高脚杯电容单元串行连接；

所述第二电容阵列的所述四个高脚杯电容单元串行连接。

在本发明的一个实施例中，所述高脚杯电容单元包括电容C_Li、电容C_Ri、电容C_Mi、开关K_Li和开关K_Ri，1≤i≤4；其中，

所述电容C_Li的下级板通过所述开关K_Li连接参考电压端；

所述电容C_Ri的下级板通过所述开关K_Ri连接参考电压端；

所述电容C_Li和所述电容C_Ri的上级板连接所述电容C_Mi的下级板；

所述电容C_Mi的上级板连接所述第二开关组。

在本发明的一个实施例中，所述第三电容阵列和所述第四电容阵列均包括四个高脚杯电容单元；其中，

所述第三电容阵列的所述四个高脚杯电容单元串行连接；

所述第四电容阵列的所述四个高脚杯电容单元串行连接。

在本发明的一个实施例中，所述高脚杯电容单元包括电容C_Lj、电容C_Rj和电容C_Mj、开关K_Lj和开关K_Rj，5≤j≤8；其中，

所述电容C_Lj的下级板通过开关K_Lj连接参考电压端；

所述电容C_Rj的下级板通过开关K_Rj连接参考电压端；

所述电容C_Lj和所述电容C_Rj的上级板连接所述电容C_Mj的下级板；

所述电容C_Mj的上级板连接所述复用单位电容组。

与现有技术相比，本发明的有益效果：

本发明提供的基于电荷再分配的超低功耗逐次逼近型模数转换器，通过高脚杯电容单元和两步式的结合，将SAR ADC的开关功耗大幅降低，并且改善了电容阵列的面积。此外，还通过高脚杯电容单元减少了参考电压的数量，使SAR ADC线性度对参考电压Vcm的稳定性的依赖彻底消除。

附图说明

图1为本发明提供的一种基于电荷再分配的超低功耗逐次逼近型模数转换器的结构示意图；

图2为本发明提供的高位电容阵列的结构示意图；

图3为本发明提供的低位电容阵列的结构示意图；

图4为高位电容阵列比较阶段下的开关时序电路原理图；

图5为图4的开关时序电路原理图的A部分示意图；

图6为图4的开关时序电路原理图的B部分示意图；

图7为低位电容阵列比较阶段下的开关时序电路原理图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图1至图7，图1为本发明提供的一种基于电荷再分配的超低功耗逐次逼近型模数转换器的结构示意图；图2为本发明提供的高位电容阵列的结构示意图；图3为本发明提供的低位电容阵列的结构示意图；图4为高位电容阵列比较阶段下的开关时序电路原理图；图5为图4的开关时序电路原理图的A部分示意图；图6为图4的开关时序电路原理图的B部分示意图；图7为低位电容阵列比较阶段下的开关时序电路原理图。

如图1所示，一种基于电荷再分配的超低功耗逐次逼近型模数转换器，包括：高位电容阵列、低位电容阵列、复用单位电容组、第一开关组、第二开关组、第三开关组和比较器；其中，

高位电容阵列通过第二开关组连接比较器；

低位电容阵列通过复用单位电容组连接比较器；

低位电容阵列通过第三开关组连接接地端GND；

比较器通过第一开关组连接输入端。

进一步地，高位电容阵列包括第一电容阵列、第二电容阵列、第一补位电容C1和第二补位电容C2；第二开关组包括开关Sp2和开关Sn2；其中，

第一电容阵列通过开关Sp2连接至比较器的正向输入端；

第一电容阵列与开关Sp2连接的节点处连接第一补位电容C1上级板；

第一补位电容C1下级板连接电源电压端Vref；

第二电容阵列通过开关Sn2连接至比较器的反向输入端；

第二电容阵列与开关Sn2连接的节点处连接第二补位电容C2上级板；

第二补位电容C2下级板连接电源电压端Vref。

具体地，第一补位电容C1和第二补位电容C2的容值均为C。第一补位电容C1和第二补位电容C2的主要作用是凑成二进制加权的分母。

进一步地，低位电容阵列包括第三电容阵列、第四电容阵列、第一冗余电容C5和第二冗余电容C6；复用单位电容组包括电容C3和电容C4；其中，

第三电容阵列通过电容C3连接至比较器的正向输入端；

第三电容阵列与电容C3连接的节点处连接第一冗余电容C5的上级板；

第一冗余电容C5的下级板连接接地端GND；

第四电容阵列通过电容C4连接至比较器的反向输入端；

第四电容阵列与电容C4连接的节点处连接第二冗余电容C6的上级板；

第二冗余电容C6的下级板连接接地端GND。

具体地，第一冗余电容C5和第二冗余电容C6的作用是凑成电压偏移量的分母。第一冗余电容C5和第二冗余电容C6的容值为248C。

具体地，复用单位电容的作用是连接高位和低位电容阵列，其原理为：在打开第二开关组时，复用单位电容不参与时序切换，与第一补位电容C1、第二补位电容C2一样，充当二进制加权的分母；在打开第三开关组时，复用单位电容用于作为耦合电容，利用电荷守恒使其下级板的电压变化完全复制到上极板，即比较器的输入端，从而实现两步式开关时序，具体地，电容C3和电容C4的容值为C。

进一步地，第三开关组包括开关Sp3和开关Sn3；其中，

第三电容阵列通过开关Sp3连接至接地端GND；

第四电容阵列通过开关Sn3连接至接地端GND。

进一步地，第一开关组包括开关Sp1和开关Sn1；输入端包括输入端Vip和输入端Vin；其中，

输入端Vip通过开关Sp1连接至比较器的正向输入端；

输入端Vin通过开关Sn1连接至比较器的反向输入端。

进一步地，如图2所示，第一电容阵列和第二电容阵列均包括四个高脚杯电容单元；其中，

第一电容阵列的四个高脚杯电容单元串行连接；

第二电容阵列的四个高脚杯电容单元串行连接。

具体地，第一电容阵列与第二电容阵列结构相同，第一电容阵列的四个高脚杯电容单元分别为电容单元1、电容单元2、电容单元3和电容单元4；第二电容阵列的四个高脚杯电容单元分别为电容单元1′、电容单元2′、电容单元3′和电容单元4′。

具体地，第一电容阵列的四个高脚杯电容单元分别通过电容单元1的电容C_M1的上级板，电容单元2的电容C_M2的上级板、电容单元3的电容C_M3的上级板和电容单元4的电容C_M4的上级板串行连接；第二电容阵列的四个高脚杯电容单元分别通过电容单元1′的电容C_M1的上级板，电容单元2′的电容C_M2的上级板、电容单元3′的电容C_M3的上级板和电容单元4′的电容C_M4的上级板串行连接。

进一步地，高脚杯电容单元包括电容C_Li、电容C_Ri、电容C_Mi、开关K_Li和开关K_Ri，1≤i≤4；其中，

电容C_Li的下级板通过开关K_Li连接参考电压端；

电容C_Ri的下级板通过开关K_Ri连接参考电压端；

电容C_Li和电容C_Ri的上级板连接电容C_Mi的下级板；

电容C_Mi的上级板连接第二开关组。

优选地，在初始化时，电容C_Ri的下级板被复位至Vref。

具体地，参考电压端包括电源电压端Vref和接地端GND，电容C_Li的下级板通过开关K_Li选择性连接电源电压端Vref或接地端GND；电容C_Ri的下级板通过开关K_Ri选择性连接电源电压端Vref或接地端GND。

进一步地，电容C_Li和电容C_Ri容值相等，电容C_Mi容值为电容C_Li和电容C_Ri的容值之和。具体地，电容C_Li和电容C_Ri并联之后在与电容C_Mi串联，因此，每个高脚杯电容单元的等效容值为(C_Li+C_Ri)×C_Mi/(C_Li+C_Ri+C_Mi)。

进一步地，设电容单元i和电容单元i′的等效电容为C_i，那么对于高位电容阵列，C_i＝2^N-i-5C，1≤i≤4，其中，N是指该模数转换器的分辨率，N的取值是根据需求选择。优选地，N的取值为9～12，在本实施例中，N＝10。

具体地，电容C_L1、电容C_R1、电容C_M1的容值分别为16C、16C和32C；电容C_L2、电容C_R2、电容C_M2的容值分别为8C、8C和16C；电容C_L3、电容C_R3、电容C_M3的容值分别为4C、4C和8C；电容C_L4、电容C_R4、电容C_M4的容值分别为2C、2C和4C。

进一步地，如图3所示，第三电容阵列和第四电容阵列均包括四个高脚杯电容单元；其中，

第三电容阵列的四个高脚杯电容单元串行连接；

第四电容阵列的四个高脚杯电容单元串行连接。

具体地，第三电容阵列与第四电容阵列结构相同，第三电容阵列的四个高脚杯电容单元分别为电容单元5、电容单元6、电容单元7和电容单元8；第四电容阵列的四个高脚杯电容单元分别为电容单元5′、电容单元6′、电容单元7′和电容单元8′。

具体地，第三电容阵列的四个高脚杯电容单元分别通过电容单元5的电容C_M5的上级板，电容单元6的电容C_M6的上级板、电容单元7的电容C_M7的上级板和电容单元8的电容C_M8的上级板串行连接；第四电容阵列的四个高脚杯电容单元分别通过电容单元5′的电容C_M5的上级板，电容单元6′的电容C_M6的上级板、电容单元7′的电容C_M7的上级板和电容单元8′的电容C_M8的上级板串行连接。

进一步地，高脚杯电容单元包括电容C_Lj、电容C_Rj和电容C_Mj、开关K_Lj和开关K_Rj，5≤j≤8；其中，

电容C_Lj的下级板通过开关K_Lj连接参考电压端；

电容C_Rj的下级板通过开关K_Rj连接参考电压端；

电容C_Lj和电容C_Rj的上级板连接电容C_Mj的下级板；

电容C_Mj的上级板连接复用单位电容组。

具体地，电容C_Lj的下级板通过开关K_Lj选择性连接电源电压端Vref或接地端GND；电容C_Rj的下级板通过开关K_Rj选择性连接电源电压端Vref或接地端GND。

进一步地，电容C_Lj和电容C_Rj容值相等，电容C_Mj容值为电容C_Lj和电容C_Rj的容值之和。具体地，电容C_Lj和电容C_Rj并联之后在与电容C_Mj串联，因此，每个高脚杯电容单元的等效容值为(C_Lj+C_Rj)×C_Mj/(C_Lj+C_Rj+C_Mj)。

具体地，设电容单元j和电容单元j′的等效电容为C_j，那么对于低位电容阵列，第三电容阵列和第四电容阵列的前三位电容单元满足C_j＝2^7-jC，5≤j≤7，第四位电容单元和第三位电容单元结构完全相同，用作凑整。

具体地，电容C_L5、电容C_R5、电容C_M5的容值分别为4C、4C和8C；电容C_L6、电容C_R6、电容C_M6的容值分别为2C、2C和4C；电容C_L7、电容C_R7、电容C_M7的容值分别为C、C和2C；电容C_L8、电容C_R8、电容C_M8的容值分别为C、C和2C。

具体地，电容阵列对输入的信号进行采样，并将采样结果输入至比较器，比较器的比较结果输入至逐次逼近控制逻辑，逐次逼近控制逻辑接收比较器的比较结果以及比较完成信号，分别相应地依次切换高位、低位电容阵列的每组高脚杯电容单元所连接的电压直至完成逐次逼近过程。

具体地，本实施例提供的模数转换器的开关时序包括：采样阶段，高位比较阶段，低位比较阶段，输出和复位阶段。本模数转换器在初始化状态下，电容C_Li、电容C_Lj下级板连接接地端GND，其电压为0。电容C_Ri、电容C_Rj的下级板接电源电压Vref，第一补位电容C1、第二补位电容C2的下级板接Vref，第一冗余电容C5、第二冗余电容C6的下级板接地，***工作在高位比较状态。采样阶段，电容阵列的上极板完成对输入信号的采样；采样阶段结束后，对输入模拟信号进行初次比较，逐次逼近控制逻辑根据初次比较器结果，若正相输入信号大于反相输入信号，则将反相输入端高位电容阵列所有电容下级板接Vref；若正相输入信号小于反相输入信号，则将正相输入端高位电容阵列所有电容下级板接Vref。

优选地，本分明提供的模数转换器用，在高低位电容阵列的位数分配上，采用高5位加低5位的结构(在综合线性度，面积，开关功耗后经MATLAB仿真得出的最优方案)，优选地，8位应用场合下采用4+4，12位则采用6+6。

具体地，高低位电容阵列的上极板状态由第一开关组、第二开关组和第三开关组控制。

采样阶段三组开关组都闭合，输入信号通过输入端被采至高位电容阵列的高脚杯电容单元和补位电容的上极板，因为复用单位电容的下级板接地，所以，低位电容阵列的高脚杯电容单元全部被屏蔽。

采样阶段结束后第一开关组断开，开始进行高位量化，第5位比较结束后，第二开关组和第三开关组断开，至此完成高位比较。

由于第三开关组断开，复用单位电容组的上极板电荷保持不变，根据电荷守恒，低位电容阵列的高脚杯电容单元的下级板电压变化可以完全耦合到复用单位电容组的上极板，从而可以继续进行低5位比较。

具体地，如图4所示，在第一次比较结束后，若输入端Vip<Vin，则高位电容阵列所接下级板的电压变化，具体做法是将反相输入端高脚杯电容单元的C_Ri及第二补位电容C2置位到接地端GND，这样，反相输入端的电压便下降了Vref/2。若Vip>Vin，相应的，第一电容阵列和第一补位电容电压相应的发生变化，此处不再赘述。

根据第二次比较的结果，Vin已经被下拉了Vref/2，所以第三次比较时，比较器进行比较的对象为Vip和Vin-Vref/2，如图5所示，若Vip>Vin-Vref/2，则将高位电容阵列的电容单元1的电容C_R1的上级板置位到接地端GND，其余不变，则Vip就下拉了Vref/4。

如图6所示，若Vip<Vin-Vref/2，将第一电容阵列的电容单元1的电容C_L1的上级板置位Vref，其余不变，则Vip就上拉了Vref/4。一直持续到第五次比较结束。其中，每经一次比较，便按照电容从大到小的顺序把对应的C_Li或C_Ri从0置位到Vref，或从Vref置位至0。在高脚杯电容单元完成置位后，高位电容阵列的工作时序部分结束，第一开关组和第二开关组同时断开，低位电容阵列接入电路，开始剩余五次的比较流程。

优选地，复用单位电容组的作用是将低位电容阵列中电容上极板的电压完全等效的复制到比较器输入端，并进行第六次比较。

如图7所示，根据第六次比较结果，若Vip>Vin，第三电容阵列的高脚杯电容单元的C_Rj被置位至接地端GND，这样Vip就被下拉了Vref/64。反之，则第四电容阵列的C_Rj被置位至接地端GND。

剩余的4次比较流程与高位电容阵列比较过程相同，此处不再赘述。

具体地，在十次比较结束后，最终输出数字编码，完成A/D转换。

本发明提供的基于电荷再分配的超低功耗逐次逼近型模数转换器，通过高脚杯电容单元和两步式的结合，将SAR ADC的开关功耗大幅降低，并且改善了电容阵列的面积。此外，还通过高脚杯电容单元减少了参考电压的数量，使SAR ADC线性度对参考电压Vcm的稳定性的依赖彻底消除。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (9)

1.一种基于电荷再分配的超低功耗逐次逼近型模数转换器，其特征在于，包括：高位电容阵列、低位电容阵列、复用单位电容组、第一开关组、第二开关组、第三开关组和比较器；其中，

所述高位电容阵列通过所述第二开关组连接所述比较器；

所述低位电容阵列通过所述复用单位电容组连接所述比较器；

所述低位电容阵列通过所述第三开关组连接接地端(GND)；

所述比较器通过所述第一开关组连接输入端。

2.根据权利要求1所述的超低功耗逐次逼近型模数转换器，其特征在于，所述高位电容阵列包括第一电容阵列、第二电容阵列、第一补位电容C1和第二补位电容C2；所述第二开关组包括开关Sp2和开关Sn2；其中，

所述第一电容阵列通过所述开关Sp2连接至所述比较器的正向输入端；

所述第一电容阵列与所述开关Sp2连接的节点处连接所述第一补位电容C1上级板；

所述第一补位电容C1下级板连接电源电压端(Vref)；

所述第二电容阵列通过所述开关Sn2连接至所述比较器的反向输入端；

所述第二电容阵列与所述开关Sn2连接的节点处连接所述第二补位电容C2上级板；

所述第二补位电容C2下级板连接电源电压端(Vref)。

3.根据权利要求1所述的超低功耗逐次逼近型模数转换器，其特征在于，所述低位电容阵列包括第三电容阵列、第四电容阵列、第一冗余电容C5和第二冗余电容C6；所述复用单位电容组包括电容C3和电容C4；其中，

所述第三电容阵列通过所述电容C3连接至所述比较器的正向输入端；

所述第三电容阵列与所述电容C3连接的节点处连接所述第一冗余电容C5的上级板；

所述第一冗余电容C5的下级板连接接地端(GND)；

所述第四电容阵列通过所述电容C4连接至所述比较器的反向输入端；

所述第四电容阵列与所述电容C4连接的节点处连接所述第二冗余电容C6的上级板；

所述第二冗余电容C6的下级板连接接地端(GND)。

4.根据权利要求3所述的超低功耗逐次逼近型模数转换器，其特征在于，所述第三开关组包括开关Sp3和开关Sn3；其中，

所述第三电容阵列通过所述开关Sp3连接至接地端(GND)；

所述第四电容阵列通过所述开关Sn3连接至接地端(GND)。

5.根据权利要求1所述的超低功耗逐次逼近型模数转换器，其特征在于，所述第一开关组包括开关Sp1和开关Sn1；所述输入端包括输入端Vip和输入端Vin；其中，

所述输入端Vip通过所述开关Sp1连接至所述比较器的正向输入端；

所述输入端Vin通过所述开关Sn1连接至所述比较器的反向输入端。

6.根据权利要求2所述的超低功耗逐次逼近型模数转换器，其特征在于，所述第一电容阵列和所述第二电容阵列均包括四个高脚杯电容单元；其中，

所述第一电容阵列的所述四个高脚杯电容单元串行连接；

所述第二电容阵列的所述四个高脚杯电容单元串行连接。

7.根据权利要求6所述的超低功耗逐次逼近型模数转换器，其特征在于，所述高脚杯电容单元包括电容C_Li、电容C_Ri、电容C_Mi、开关K_Li和开关K_Ri，1≤i≤4；其中，

所述电容C_Li的下级板通过所述开关K_Li连接参考电压端；

所述电容C_Ri的下级板通过所述开关K_Ri连接参考电压端；

所述电容C_Li和所述电容C_Ri的上级板连接所述电容C_Mi的下级板；

所述电容C_Mi的上级板连接所述第二开关组。

8.根据权利要求3所述的超低功耗逐次逼近型模数转换器，其特征在于，所述第三电容阵列和所述第四电容阵列均包括四个高脚杯电容单元；其中，

所述第三电容阵列的所述四个高脚杯电容单元串行连接；

所述第四电容阵列的所述四个高脚杯电容单元串行连接。

9.根据权利要求8所述的超低功耗逐次逼近型模数转换器，其特征在于，所述高脚杯电容单元包括电容C_Lj、电容C_Rj和电容C_Mj、开关K_Lj和开关K_Rj，5≤j≤8；其中，

所述电容C_Lj的下级板通过开关K_Lj连接参考电压端；

所述电容C_Rj的下级板通过开关K_Rj连接参考电压端；

所述电容C_Lj和所述电容C_Rj的上级板连接所述电容C_Mj的下级板；

所述电容C_Mj的上级板连接所述复用单位电容组。