CN109473484A - 一种碳化硅肖特基二极管 - Google Patents

一种碳化硅肖特基二极管 Download PDF

Info

Publication number
CN109473484A
CN109473484A CN201811391509.8A CN201811391509A CN109473484A CN 109473484 A CN109473484 A CN 109473484A CN 201811391509 A CN201811391509 A CN 201811391509A CN 109473484 A CN109473484 A CN 109473484A
Authority
CN
China
Prior art keywords
layer
type
island region
epitaxial layer
type epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811391509.8A
Other languages
English (en)
Inventor
张力江
王永维
付兴中
周国
樊帆
杨志虎
马杰
王国清
李飞
廖龙忠
毕胜赢
梁东升
崔玉兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Guolian Wanzhong Semiconductor Technology Co ltd
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201811391509.8A priority Critical patent/CN109473484A/zh
Publication of CN109473484A publication Critical patent/CN109473484A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种碳化硅肖特基二极管,包括阴极金属层,设置在阴极金属层上的N+型衬底,设置在N+型衬底上的N‑型外延层,设置在N‑型外延层内且与N‑型外延层上表面平齐的P型区,设置在N‑型外延层上的复合金属层,设置在复合金属层上的金属加厚层和设置在N‑型外延层上且在N‑型外延层两端的钝化层,钝化层覆盖金属加厚层的四周,P型区间隔分布;复合金属层包括设置在P型区上的高势垒金属区和设置在高势垒金属区的间隔内的低势垒金属区。本发明P型区与高势垒金属区接触,N‑型外延层与低势垒金属区接触,P型区和N‑型外延层采用不同的接触金属,提高了碳化硅肖特基二极管的抗浪涌能力。

Description

一种碳化硅肖特基二极管
技术领域
本发明涉及半导体器件技术领域,尤其涉及一种碳化硅肖特基二极管。
背景技术
碳化硅(SiC)肖特基二极管属于多子导电器件,与硅PiN二极管正向导通时存在电导调制效应不同,SiC肖特基二极管漂移区内不存在非平衡少子参与导电。因此,SiC肖特基二极管的反向恢复速度快,反向恢复电荷极小,约为同等级硅PiN二极管的10%以下,相应的,SiC肖特基二极管应用于电路中时由反向恢复所带来的损耗也减小到10%以下。
对于二极管,正向浪涌电流值是考量器件性能的一个重要指标。在实际电路中,由于外部信号干扰、电网电压不稳定等偶发原因,二极管中会有一个时间极短的浪涌电流通过,持续时间为10μs~10ms之间,大小为几倍~几百倍的器件额定电流。因此,为了保证器件和***的可靠性,要求二极管器件必须具有一定的抗浪涌电流能力,抗浪涌电流能力越大器件可靠性越高。
目前,SiC肖特基二极管抗浪涌能力远小于同等级硅PiN二极管,器件的可靠性有待提高。
发明内容
本发明实施例提供了一种碳化硅肖特基二极管,旨在解决现有技术中SiC肖特基二极管抗浪涌能力不高的问题。
本发明实施例提供了一种碳化硅肖特基二极管,包括阴极金属层,设置在所述阴极金属层上的N+型衬底,设置在所述N+型衬底上的N-型外延层,设置在所述N-型外延层内且与所述N-型外延层上表面平齐的P型区,设置在所述N-型外延层上的复合金属层,设置在所述复合金属层上的金属加厚层和设置在所述N-型外延层上且在所述N-型外延层两端的钝化层,所述钝化层覆盖所述复合金属层和所述金属加厚层的四周,所述P型区间隔分布;
所述复合金属层包括设置在所述P型区上的高势垒金属区和设置在所述高势垒金属区间隔内的低势垒金属区。
在一个实施例中,所述N-型外延层厚度为5μm~35μm,掺杂浓度为1×1015cm-3~5×1016cm-3
在一个实施例中,所述P型区通过离子注入的方式实现,离子注入能量为10KeV~600KeV,离子注入剂量为2×1012cm-2~5×1014cm-2
在一个实施例中,所述N-型外延层上端部设有若干个区域,所述P型区设置在所述若干个区域中,所述P型区顶部与所述N-型外延层的顶部在同一水平面。
在一个实施例中,所述P型区包括若干个子区域,两个子区域间隔距离为1μm~4μm,每个子区域宽0.5μm~3μm。
在一个实施例中,所述高势垒金属区厚度为10nm~200nm,每个高势垒金属区的宽度小于对应的P型区的子区域。
在一个实施例中,所述高势垒金属区为镍金属或铂金属,所述高势垒金属区与所述P型区形成欧姆接触。
在一个实施例中,所述低势垒金属区为钛金属或钼金属,所述低势垒金属区与所述N-型外延层形成肖特基接触。
在一个实施例中,所述P型区和所述高势垒金属区之间还设有合金层。
在一个实施例中,所述金属加厚层面积要完全覆盖所述复合金属层,所述复合金属层的宽度小于所述N-型外延层的宽度,所述钝化层的厚度大于所述金属加厚层和所述复合金属层的厚度之和。
本发明实施例与现有技术相比存在的有益效果是:本发明P型区与高势垒金属区接触,N-型外延层与低势垒金属区接触,P型区和N-型外延层采用不同的接触金属,提高了碳化硅肖特基二极管的抗浪涌能力,提升了器件的可靠性。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的一个实施例提供的碳化硅肖特基二极管的结构示意图;
图2为本发明的一个实施例提供的碳化硅肖特基二极管与其他二极管使用效果对比图。
其中:1、阴极金属层;2、N+型衬底;3、N-型外延层;4、P型区;5、金属加厚层;6、钝化层;7、低势垒金属区;8、高势垒金属区。
具体实施方式
为了使本技术领域的人员更好地理解本方案,下面将结合本方案实施例中的附图,对本方案实施例中的技术方案进行清楚地描述,显然,所描述的实施例是本方案一部分的实施例,而不是全部的实施例。基于本方案中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本方案保护的范围。
本方案的说明书和权利要求书及上述附图中的术语“包括”以及其他任何变形,是指“包括但不限于”,意图在于覆盖不排他的包含。
以下结合具体附图对本发明的实现进行详细地描述:
图1示出了本发明一实施例所提供的一种碳化硅肖特基二极管,为了便于说明,仅示出了与本发明实施例相关的部分,详述如下:
如图1所示,本发明实施例所提供的一种碳化硅肖特基二极管,包括阴极金属层1,设置在所述阴极金属层1上的N+型衬底2,设置在所述N+型衬底2上的N-型外延层3,设置在所述N-型外延层3内且与所述N-型外延层3上表面平齐的P型区4,设置在所述N-型外延层3上的复合金属层,设置在所述复合金属层上的金属加厚层5和设置在所述N-型外延层3上且在所述N-型外延层3两端的钝化层6,所述钝化层6延伸覆盖所述复合金属层和所述金属加厚层5的四周,所述P型区4间隔分布。
所述复合金属层包括设置在所述P型区4上的高势垒金属区8和设置在所述高势垒金属区8的间隔内的低势垒金属区7。
在本实施例中,复合金属层可以是复合阳极金属层。
在本实施例中,金属加厚层5可以是阳极金属加厚层5。
在本实施例中,N+型衬底2可以是N+型SiC衬底。
在本实施例中,N-型外延层3可以是N-型SiC外延层。
在本实施例中,高势垒金属区8与低势垒金属区7间隔分布。
本发明实施例中,本发明P型区4与高势垒金属区8接触,N-型外延层3与低势垒金属区7接触,P型区4和N-型外延层3采用不同的接触金属,提高了碳化硅肖特基二极管的抗浪涌能力,提升了器件的可靠性。
在本发明的一个实施例中,所述P型区和所述高势垒金属区之间还设有合金层。
在本实施例中,完成高势垒金属区8的制备后,通过一次高温退火工艺使得SiC在P型区4与高势垒金属区8形成具有一定厚度的合金层,以降低欧姆接触电阻。
在本实施例中,退火温度为1000℃~1200℃,时间为30s~300s。
在本发明的一个实施例中,所述N+型衬底2厚度为80μm~350μm,掺杂浓度大于2×1018cm-3
在本发明的一个实施例中,所述N-型外延层3厚度为5μm~35μm,掺杂浓度为1×1015cm-3~5×1016cm-3
在本实施例中,N-型外延层3的厚度和掺杂浓度根据器件的耐压能力选择,对于600V~3300V耐压的器件,掺杂浓度在1×1015cm-3~5×1016cm-3之间,厚度在5μm~35μm之间。
在本发明的一个实施例中,所述N-型外延层3上端部设有若干个区域,所述P型区4设置在所述区域中,所述P型区4顶部与所述N-型外延层3的顶部在同一水平面。
在本发明的一个实施例中,所述P型区4通过离子注入的方式实现,离子注入能量为10KeV~600KeV,离子注入剂量为2×1012cm-2~5×1014cm-2
在本实施例中,离子注入的掺杂浓度大于1×1018cm-3
在本发明的一个实施例中,所述P型区4间隔分布形成若干个子区域,两个子区域间隔距离为1μm~4μm,每个子区域宽0.5μm~3μm。
在本发明的一个实施例中,所述高势垒金属区8厚度为10nm~200nm,每个高势垒金属区8的宽度小于对应的P型区4的子区域。
在本发明的一个实施例中,所述高势垒金属区8为镍金属或铂金属等,所述高势垒金属区8与所述P型区4形成欧姆接触。有利于SiC肖特基二极管体内寄生PiN二极管在大电流下导通。
在本实施例中,高势垒金属易在SiC表面形成欧姆接触。在本发明的一个实施例中,高势垒金属区8可通过淀积、蒸发、溅射等工艺形成。
在本发明的一个实施例中,高势垒金属区8包括若干个子高势垒金属区,每个子高势垒金属区下对应一个P型区4的子区域。
在本发明的一个实施例中,子高势垒金属区的宽度小于对应的P型区4的子区域的宽度,高势垒金属区8不能与N-型外延层3相接触。
在本发明的一个实施例中,所述低势垒金属区7为钛金属或钼金属等,所述低势垒金属区7与所述N-型外延层3形成肖特基接触。有利于降低SiC肖特基二极管的正向压降。
在本发明的一个实施例中,低势垒金属区7可通过淀积、蒸发、溅射等工艺形成。
在本实施例中,低势垒金属易在SiC表面形成肖特基接触。
在本实施例中,低势垒金属区7可以同时覆盖N-型外延层3和部分P型区4。
在本发明的一个实施例中,所述低势垒金属区7厚度为10nm-200nm。
在本发明的一个实施例中,所述金属加厚层5的厚度为3μm~5μm。
在本实施例中,金属加厚层5用于保护复合金属层和降低金属层电阻提高电流能力,以及用于器件封装的引线连接。
在本实施例中,金属加厚层5可以是银、铝、金、铜等导电金属的一种,在不影响器件可靠性的前提下,也可以是多种金属的组合即采用多层金属。
在本发明的一个实施例中,所述金属加厚层5面积要完全覆盖所述复合金属层,所述复合金属层的宽度小于所述N-型外延层3的宽度,所述钝化层6的厚度大于所述金属加厚层5和所述复合金属层的厚度之和。
在本实施例中,钝化层6设置在N-型外延层3上,金属加厚层5和复合金属层设置在N-型外延层3上四周的钝化层6之间,钝化层6延伸覆盖金属加厚层5和***碳化硅材料表面。
在本发明的一个实施例中,钝化层6用于保护碳化硅肖特基二极管,钝化层6可以为氧化硅、氮化硅、聚酰亚胺等绝缘材料及其组合,厚度为0.5μm~10μm。
如图2所示,为了更好的说明本发明的优越性,SiC肖特基二极管典型的正向电流电压曲线和未采用本发明SiC肖特基二极管的对比,当碳化硅肖特基二极管正常工作时,如图中A点所示,两种结构二极管都工作在额定电流,电流电压值相同,当有过大的浪涌电流通过器件时,本发明SiC肖特基二极管工作于图中B点,具有更低的导通电阻,电压更小,发热更少,可靠性更高;换言之,在相同的散热条件下,本发明SiC肖特基二极管可以承受更高的浪涌电流。
以上所述,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种碳化硅肖特基二极管,其特征在于,包括阴极金属层,设置在所述阴极金属层上的N+型衬底,设置在所述N+型衬底上的N-型外延层,设置在所述N-型外延层内且与所述N-型外延层上表面平齐的P型区,设置在所述N-型外延层上的复合金属层,设置在所述复合金属层上的金属加厚层和设置在所述N-型外延层上且在所述N-型外延层两端的钝化层,所述钝化层覆盖所述金属加厚层的四周,所述P型区间隔分布;
所述复合金属层包括设置在所述P型区上的高势垒金属区和设置在所述高势垒金属区的间隔内的低势垒金属区。
2.如权利要求1所述的碳化硅肖特基二极管,其特征在于,所述N-型外延层厚度为5μm~35μm,掺杂浓度为1×1015cm-3~5×1016cm-3
3.如权利要求1所述的碳化硅肖特基二极管,其特征在于,所述P型区通过离子注入的方式实现,离子注入能量为10KeV~600KeV,离子注入剂量为2×1012cm-2~5×1014cm-2
4.如权利要求1所述的碳化硅肖特基二极管,其特征在于,所述N-型外延层上端部设有若干个区域,所述P型区设置在所述若干个区域中,所述P型区顶部与所述N-型外延层的顶部在同一水平面。
5.如权利要求1所述的碳化硅肖特基二极管,其特征在于,所述P型区包括若干个子区域,两个子区域间隔距离为1μm~4μm,每个子区域宽0.5μm~3μm。
6.如权利要求5所述的碳化硅肖特基二极管,其特征在于,所述高势垒金属区厚度为10nm~200nm,每个高势垒金属区的宽度小于对应的P型区的子区域。
7.如权利要求1所述的碳化硅肖特基二极管,其特征在于,所述高势垒金属区为镍金属或铂金属,所述高势垒金属区与所述P型区形成欧姆接触。
8.如权利要求1所述的碳化硅肖特基二极管,其特征在于,所述低势垒金属区为钛金属或钼金属,所述低势垒金属区与所述N-型外延层形成肖特基接触。
9.如权利要求1所述的碳化硅肖特基二极管,其特征在于,所述P型区和所述高势垒金属区之间还设有合金层。
10.如权利要求1所述的碳化硅肖特基二极管,其特征在于,所述金属加厚层面积要完全覆盖所述复合金属层,所述复合金属层的宽度小于所述N-型外延层的宽度,所述钝化层的厚度大于所述金属加厚层和所述复合金属层的厚度之和。
CN201811391509.8A 2018-11-21 2018-11-21 一种碳化硅肖特基二极管 Pending CN109473484A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811391509.8A CN109473484A (zh) 2018-11-21 2018-11-21 一种碳化硅肖特基二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811391509.8A CN109473484A (zh) 2018-11-21 2018-11-21 一种碳化硅肖特基二极管

Publications (1)

Publication Number Publication Date
CN109473484A true CN109473484A (zh) 2019-03-15

Family

ID=65674169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811391509.8A Pending CN109473484A (zh) 2018-11-21 2018-11-21 一种碳化硅肖特基二极管

Country Status (1)

Country Link
CN (1) CN109473484A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130665A (zh) * 2019-12-30 2021-07-16 株洲中车时代半导体有限公司 一种碳化硅肖特基二极管芯片的元胞结构及半导体芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020125482A1 (en) * 1999-09-22 2002-09-12 Peter Friedrichs Semiconductor device made from silicon carbide with a schottky contact and an ohmic contact made from a nickel-aluminum material and process for producing the semiconductor device
US20080277668A1 (en) * 2007-05-10 2008-11-13 Denso Corporation SIS semiconductor having junction barrier schottky device
US20110233563A1 (en) * 2008-12-02 2011-09-29 Showa Denko K.K. Semiconductor device and method of manufacturing the same
CN102354704A (zh) * 2011-11-04 2012-02-15 丹东安顺微电子有限公司 具有高反向阻断性能肖特基二极管及其制造方法
CN106898638A (zh) * 2017-01-16 2017-06-27 中国电子科技集团公司第五十五研究所 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法
CN108198866A (zh) * 2017-12-14 2018-06-22 北京世纪金光半导体有限公司 一种沟槽型低势垒肖特基二极管及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020125482A1 (en) * 1999-09-22 2002-09-12 Peter Friedrichs Semiconductor device made from silicon carbide with a schottky contact and an ohmic contact made from a nickel-aluminum material and process for producing the semiconductor device
US20080277668A1 (en) * 2007-05-10 2008-11-13 Denso Corporation SIS semiconductor having junction barrier schottky device
US20110233563A1 (en) * 2008-12-02 2011-09-29 Showa Denko K.K. Semiconductor device and method of manufacturing the same
CN102354704A (zh) * 2011-11-04 2012-02-15 丹东安顺微电子有限公司 具有高反向阻断性能肖特基二极管及其制造方法
CN106898638A (zh) * 2017-01-16 2017-06-27 中国电子科技集团公司第五十五研究所 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法
CN108198866A (zh) * 2017-12-14 2018-06-22 北京世纪金光半导体有限公司 一种沟槽型低势垒肖特基二极管及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130665A (zh) * 2019-12-30 2021-07-16 株洲中车时代半导体有限公司 一种碳化硅肖特基二极管芯片的元胞结构及半导体芯片

Similar Documents

Publication Publication Date Title
US20200194428A1 (en) Method of Manufacturing a Semiconductor Device
US8901639B2 (en) Monolithic bidirectional silicon carbide switching devices
CN103515451B (zh) 双凹沟槽式肖特基势垒元件
US10319595B2 (en) Reverse conducting IGBT device and manufacturing method therefor
CN106784008A (zh) 一种集成肖特基二极管的SiC MOSFET器件
CN109545842B (zh) 碳化硅器件终端结构及其制作方法
CN102270640B (zh) 大电流整晶圆全压接平板式封装的igbt及其制造方法
CN108682695A (zh) 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法
CN111628007B (zh) 功率二极管及其制造方法
CN110896098B (zh) 一种基于碳化硅基的反向开关晶体管及其制备方法
KR20240078639A (ko) SiC 기반 보호 디바이스를 위한 구조 및 방법
CN110534583A (zh) 一种肖特基二极管及其制备方法
CN212365972U (zh) 融合pn肖特基二极管
CN109473484A (zh) 一种碳化硅肖特基二极管
CN110379863A (zh) 一种碳化硅结势垒肖特基二极管
CN209216985U (zh) 高压肖特基二极管
CN103855198B (zh) 一种逆导型igbt器件及其形成方法
CN115206790A (zh) 垂直结构肖特基二极管制作工艺及肖特基二极管
CN206574719U (zh) 一种集成肖特基二极管的SiC MOSFET器件
CN210349845U (zh) 一种碳化硅结势垒肖特基二极管
CN114823332A (zh) 一种半超结快恢复二极管器件的制备工艺及结构
CN111106181B (zh) 快恢复二极管及其制备方法
CN112289848A (zh) 一种低功耗高性能超级结jbs二极管及其制造方法
CN102931228B (zh) 逆导igbt器件及制造方法
CN108475703B (zh) 碳化硅半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20191220

Address after: 101300, Beijing, Shunyi District Korea Camp Town Cultural Camp North (two road, 1)

Applicant after: BEIJING GUOLIAN WANZHONG SEMICONDUCTOR TECHNOLOGY CO.,LTD.

Address before: 050051 No. 113, cooperation Road, Shijiazhuang, Hebei

Applicant before: THE 13TH RESEARCH INSTITUTE OF CHINA ELECTRONICS TECHNOLOGY Group Corp.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190315