CN109461724A - 一种多晶串高压led芯片 - Google Patents
一种多晶串高压led芯片 Download PDFInfo
- Publication number
- CN109461724A CN109461724A CN201811351536.2A CN201811351536A CN109461724A CN 109461724 A CN109461724 A CN 109461724A CN 201811351536 A CN201811351536 A CN 201811351536A CN 109461724 A CN109461724 A CN 109461724A
- Authority
- CN
- China
- Prior art keywords
- electrode
- led chip
- packed
- flip
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005496 eutectics Effects 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 10
- 239000010931 gold Substances 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910005887 NiSn Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000006071 cream Substances 0.000 claims description 3
- 229910002804 graphite Inorganic materials 0.000 claims description 3
- 239000010439 graphite Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 238000005476 soldering Methods 0.000 claims description 3
- QUCZBHXJAUTYHE-UHFFFAOYSA-N gold Chemical compound [Au].[Au] QUCZBHXJAUTYHE-UHFFFAOYSA-N 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 abstract description 4
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004481 Ta2O3 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种多晶串高压LED芯片，包括M个倒装LED芯片和M+1个正装LED芯片，M≧1，第一个正装LED芯片的P电极为封装正极打线区域，第M+1个正装LED芯片的N电极为封装负极打线区域，其中，倒装LED芯片的P电极连接在正装LED芯片的N电极上，倒装LED芯片的N电极连接在正装LED芯片的P电极上，M个倒装LED芯片将M+1个正装LED芯片形成串联连接。本发明将倒装LED芯片连接在正装LED芯片的上方，并通过倒装LED芯片来将正装LED芯片形成串联连接，代替了传统的桥接方式，减少了打线，从而节省了打线所需的面积，减小了高压LED芯片的体积。
Description
技术领域
本发明涉及发光二极管技术领域，尤其涉及一种多晶串高压LED芯片。
背景技术
随着LED(发光二极管)发光效率的不断提高，LED已成为近年来最受重视的光源之一。随着LED工艺的发展，直接采用高压驱动的LED已经实现。高压LED的效率优于一般传统低压LED，主要归因于小电流、多单元的设计能均匀的将电流扩散开，而且高压LED可以实现直接高压驱动，从而节省LED驱动的成本。
现有高压LED芯片一般采用桥接方式将多个独立的LED芯片的正负极形成连接，从而形成串连连接。桥接位置处占用了芯片的大量发光面积，增加了高压LED芯片的整体体积和封装体积，降低了芯片的发光效率和光型。
发明内容
本发明所要解决的技术问题在于，提供一种多晶串高压LED芯片，不需要打线，芯片体积小。
本发明还要解决的技术问题在于，提供一种多晶串高压LED芯片，在光形分布上，可以达到双面发光。
为了解决上述技术问题，本发明提供了一种多晶串高压LED芯片，包括M个倒装LED芯片和M+1个正装LED芯片，M≧1，第一个正装LED芯片的P电极为封装正极打线区域，第M+1个正装LED芯片的N电极为封装负极打线区域，其中，倒装LED芯片的P电极连接在正装LED芯片的N电极上，倒装LED芯片的N电极连接在正装LED芯片的P电极上，M个倒装LED芯片将M+1个正装LED芯片形成串联连接。
作为上述方案的改进，第一个倒装LED芯片的P电极连接在第一个正装LED芯片的N电极上，第一个倒装LED芯片的N电极连接在第二个正装LED芯片的P电极上，其中，第M个倒装LED芯片的P电极连接在第M个正装LED芯片的N电极上，第M个倒装LED芯片的N电极连接在第M+1个正装LED芯片的P电极上。
作为上述方案的改进，所述倒装LED芯片和正装LED芯片均包括衬底，依次生长在衬底表面上的第一半导体层、有源层、第二半导体层、透明导电层和P电极，与第一半导体连接的N电极。
作为上述方案的改进，还包括绝缘层，所述绝缘层覆盖在正装LED芯片和倒装LED芯片的表面和侧壁。
作为上述方案的改进，还包括电极粘附层，所述电极粘附层设置在P电极和N电极之间，以将倒装LED芯片的P、N电极与正装LED芯片的N、P电极形成连接。
作为上述方案的改进，所述电极粘附层由Au、AuSn、NiSn、Sn和石墨稀中的一种或几种制成。
作为上述方案的改进，采用锡膏焊、金锡共晶焊、金金焊或镍锡焊的方式将倒装LED芯片的P、N电极与正装LED芯片的N、P电极形成连接。
作为上述方案的改进，将粘附层设置在倒装LED芯片和正装LED芯片的N、P电极上，并将第M个倒装LED芯片放置在第M个和第M+1正装LED芯片之间，其中，第M个倒装LED芯片的P电极上的粘附层与第M个正装LED芯片的N电极的粘附层共晶形成整体结构，第M个倒装LED芯片的N电极上的粘附层与第M+1个正装LED芯片的P电极的粘附层共晶形成整体结构，M个倒装LED芯片将M+1个正装LED芯片形成串联连接。
作为上述方案的改进，所述粘附层的共晶温度为260-300℃。
作为上述方案的改进，所述粘附层的共晶温度为260-280℃。
实施本发明，具有如下有益效果：
本发明将倒装LED芯片连接在正装LED芯片的上方，并通过倒装LED芯片来将正装LED芯片形成串联连接，代替了传统的桥接方式，减少了打线，从而节省了打线所需的面积，减小了高压LED芯片的体积。其中，传统高压正装LED芯片间的间距为25-30μm，用于预留打线的空间，本发明的高压LED芯片不需要打线，相邻芯片的间距可以缩小到5μm。
进一步地，本发明的高压LED芯片将倒装LED芯片设置在正装LED芯片的上方，在光形分布上，可以达到双面发光。本发明在减小高压LED芯片的整体面积下，提高了高压LED芯片的亮度。
更进一步地，本发明的高压LED芯片将倒装LED芯片设置在正装LED芯片的上方，与传统的打线连接方式相比，本发明的高压LED芯片的电压更低。
附图说明
图1是本发明多晶串高压LED芯片的结构示意图；
图2是本发明倒装LED芯片和正装LED芯片的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。
参见图1，本发明提供的一种多晶串高压LED芯片，包括M个倒装LED芯片1和M+1个正装LED芯片2，M≧1，第一个正装LED芯片2的P电极21为封装正极打线区域，第M+1个正装LED芯片2的N电极22为封装负极打线区域，其中，倒装LED芯片1的P电极11连接在正装LED芯片2的N电极22上，倒装LED芯片1的N电极12连接在正装LED芯片2的P电极21上，M个倒装LED芯片1将M+1个正装LED芯片2形成串联连接。
本发明将倒装LED芯片连接在正装LED芯片的上方，并通过倒装LED芯片来将正装LED芯片形成串联连接，代替了传统的桥接方式，减少了打线，从而节省了打线所需的面积，减小了高压LED芯片的体积。其中，传统高压正装LED芯片间的间距为25-30μm，用于预留打线的空间，本发明的高压LED芯片不需要打线，相邻芯片的间距可以缩小到5μm。
进一步地，本发明的高压LED芯片将倒装LED芯片设置在正装LED芯片的上方，在光形分布上，可以达到双面发光。本发明在减小高压LED芯片的整体面积下，提高了高压LED芯片的亮度。
更进一步地，本发明的高压LED芯片将倒装LED芯片设置在正装LED芯片的上方，与传统的打线连接方式相比，本发明的高压LED芯片的电压更低。
需要说明的是，本发明第一个倒装LED芯片1的P电极11连接在第一个正装LED芯片2的N电极22上，第一个倒装LED芯片1的N电极12连接在第二个正装LED芯片2的P电极21上，以此类推，第M个倒装LED芯片1的P电极11连接在第M个正装LED芯片2的N电极22上，第M个倒装LED芯片1的N电极12连接在第M+1个正装LED芯片2的P电极21上。
参见图2，本发明的倒装LED芯片1和正装LED芯片2均包括衬底10，依次生长在衬底10表面上的第一半导体层20、有源层30、第二半导体层40、透明导电层50和P电极61，与第一半导体20连接的N电极62。
具体的，本发明的衬底10的材料可以为蓝宝石、碳化硅或硅，也可以为其他半导体材料，本实施例中的衬底优选为蓝宝石衬底。本发明的第一半导体层20为N型氮化镓层，有源层30为多量子阱层，第二半导体层40为P型氮化镓层。需要说明的是，在本申请的其他实施例中，所述衬底10与所述第一半导体层20之间设有缓存冲层(图中未示出)。所述透明导电层50为ITO层。
本发明的高压LED芯片还包括绝缘层，所述绝缘层覆盖在正装LED芯片和倒装LED芯片的表面和侧壁。其中，所述绝缘层由绝缘材料制成。优选的，所述绝缘层由SiO2、Si3N4、Al2O3、TiO2和Ta2O3中的一种或几种制成。
为了便于倒装LED芯片的P、N电极与正装LED芯片的P、N电极形成连接，本发明的高压LED芯片还包括电极粘附层70，所述电极粘附层70设置在P电极和N电极之间，以将倒装LED芯片的P、N电极与正装LED芯片的N、P电极形成连接。优选的，所述电极粘附层70由Au、AuSn、NiSn、Sn和石墨稀中的一种或几种制成。
本发明采用锡膏焊、金锡共晶焊、金金焊或镍锡焊的方式将倒装LED芯片的P、N电极与正装LED芯片的N、P电极形成连接。
具体的，将粘附层70设置在倒装LED芯片和正装LED芯片的N、P电极上，并将第M个倒装LED芯片放置在第M个和第M+1正装LED芯片之间，其中，第M个倒装LED芯片的P电极上的粘附层与第M个正装LED芯片的N电极的粘附层共晶形成整体结构，第M个倒装LED芯片的N电极上的粘附层与第M+1个正装LED芯片的P电极的粘附层共晶形成整体结构，M个倒装LED芯片将M+1个正装LED芯片形成串联连接。
本发明的共晶温度对倒装LED芯片和正装LED芯片的连接其中重要的作用。优选的，所述粘附层70的共晶温度为260-300℃。当共晶温度小于260℃时，P、N电极连接不牢固，倒装LED芯片和正装LED芯片容易发生断路；当共晶温度大于300℃，芯片温度过高，影响芯片的光电性能。更优的，所述粘附层70的共晶温度为260-280℃。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。
Claims (10)
1.一种多晶串高压LED芯片，其特征在于，包括M个倒装LED芯片和M+1个正装LED芯片，M≧1，第一个正装LED芯片的P电极为封装正极打线区域，第M+1个正装LED芯片的N电极为封装负极打线区域，其中，倒装LED芯片的P电极连接在正装LED芯片的N电极上，倒装LED芯片的N电极连接在正装LED芯片的P电极上，M个倒装LED芯片将M+1个正装LED芯片形成串联连接。
2.如权利要求1所述的多晶串高压LED芯片，其特征在于，第一个倒装LED芯片的P电极连接在第一个正装LED芯片的N电极上，第一个倒装LED芯片的N电极连接在第二个正装LED芯片的P电极上，其中，第M个倒装LED芯片的P电极连接在第M个正装LED芯片的N电极上，第M个倒装LED芯片的N电极连接在第M+1个正装LED芯片的P电极上。
3.如权利要求1所述的多晶串高压LED芯片，其特征在于，所述倒装LED芯片和正装LED芯片均包括衬底，依次生长在衬底表面上的第一半导体层、有源层、第二半导体层、透明导电层和P电极，与第一半导体连接的N电极。
4.如权利要求3所述的多晶串高压LED芯片，其特征在于，还包括绝缘层，所述绝缘层覆盖在正装LED芯片和倒装LED芯片的表面和侧壁。
5.如权利要求1所述的多晶串高压LED芯片，其特征在于，还包括电极粘附层，所述电极粘附层设置在P电极和N电极之间，以将倒装LED芯片的P、N电极与正装LED芯片的N、P电极形成连接。
6.如权利要求5所述的多晶串高压LED芯片，其特征在于，所述电极粘附层由Au、AuSn、NiSn、Sn和石墨稀中的一种或几种制成。
7.如权利要求6所述的多晶串高压LED芯片，其特征在于，采用锡膏焊、金锡共晶焊、金金焊或镍锡焊的方式将倒装LED芯片的P、N电极与正装LED芯片的N、P电极形成连接。
8.如权利要求7所述的多晶串高压LED芯片，其特征在于，将粘附层设置在倒装LED芯片和正装LED芯片的N、P电极上，并将第M个倒装LED芯片放置在第M个和第M+1正装LED芯片之间，其中，第M个倒装LED芯片的P电极上的粘附层与第M个正装LED芯片的N电极的粘附层共晶形成整体结构，第M个倒装LED芯片的N电极上的粘附层与第M+1个正装LED芯片的P电极的粘附层共晶形成整体结构，M个倒装LED芯片将M+1个正装LED芯片形成串联连接。
9.如权利要求8所述的多晶串高压LED芯片，其特征在于，所述粘附层的共晶温度为260-300℃。
10.如权利要求9所述的多晶串高压LED芯片，其特征在于，所述粘附层的共晶温度为260-280℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811351536.2A CN109461724A (zh) | 2018-11-14 | 2018-11-14 | 一种多晶串高压led芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811351536.2A CN109461724A (zh) | 2018-11-14 | 2018-11-14 | 一种多晶串高压led芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109461724A true CN109461724A (zh) | 2019-03-12 |
Family
ID=65610386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811351536.2A Pending CN109461724A (zh) | 2018-11-14 | 2018-11-14 | 一种多晶串高压led芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109461724A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103545337A (zh) * | 2012-07-16 | 2014-01-29 | 江苏微浪电子科技有限公司 | 由倒装发光单元阵列组成的立体发光器件及其制造方法 |
| CN105161608A (zh) * | 2015-07-03 | 2015-12-16 | 山东浪潮华光光电子股份有限公司 | 一种led灯丝发光条及其制备方法 |
| CN108417568A (zh) * | 2018-03-05 | 2018-08-17 | 孙爱芬 | 一种led照明用面光源 |
| CN209133505U (zh) * | 2018-11-14 | 2019-07-19 | 佛山市国星半导体技术有限公司 | 一种多晶串高压led芯片 |
-
2018
- 2018-11-14 CN CN201811351536.2A patent/CN109461724A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103545337A (zh) * | 2012-07-16 | 2014-01-29 | 江苏微浪电子科技有限公司 | 由倒装发光单元阵列组成的立体发光器件及其制造方法 |
| CN105161608A (zh) * | 2015-07-03 | 2015-12-16 | 山东浪潮华光光电子股份有限公司 | 一种led灯丝发光条及其制备方法 |
| CN108417568A (zh) * | 2018-03-05 | 2018-08-17 | 孙爱芬 | 一种led照明用面光源 |
| CN209133505U (zh) * | 2018-11-14 | 2019-07-19 | 佛山市国星半导体技术有限公司 | 一种多晶串高压led芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1819255B (zh) | 基于微型发光二极管的高压交直流指示灯 | |
| US9356213B2 (en) | Manufacturing method of a light-emitting device having a patterned substrate | |
| US6169294B1 (en) | Inverted light emitting diode | |
| EP1936704B1 (en) | Semiconductor light emitting device package | |
| US20110294242A1 (en) | Flip-chip gan led fabrication method | |
| US9577155B2 (en) | Light emitting device | |
| CN103066195A (zh) | 应用石墨烯作为导热层的倒装结构发光二极管 | |
| CN107146840A (zh) | 一种倒装led芯片阵列结构及其制备方法 | |
| TW201342653A (zh) | 發光二極體晶片 | |
| CN104916771A (zh) | 一种换衬底的正装GaN基发光二极管及其制备方法 | |
| CN103441212B (zh) | Led芯片的制作工艺、led芯片结构及led封装结构 | |
| CN103579447A (zh) | 一种倒装结构发光二极管及其制备方法 | |
| CN107170856A (zh) | 倒装高压led芯片的制备方法 | |
| CN105336706A (zh) | 一种高压led芯片的制备方法 | |
| CN209133505U (zh) | 一种多晶串高压led芯片 | |
| CN105633240B (zh) | 一种csp封装芯片结构及制作方法 | |
| CN208655680U (zh) | 一种发光二极管芯片 | |
| CN109461724A (zh) | 一种多晶串高压led芯片 | |
| TWM255514U (en) | Structure improvement of Gallium Indium Nitride light-emitting diode | |
| CN106206902B (zh) | 发光二极管芯片 | |
| CN208637451U (zh) | 一种led外延芯片 | |
| CN206992110U (zh) | 一种双面发光led芯片 | |
| CN113345986A (zh) | 倒装Mini LED芯片及其制造方法 | |
| CN206864498U (zh) | 一种倒装led芯片阵列结构 | |
| CN107170737A (zh) | 一种双面发光led芯片及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |