CN109410885A - 扫描驱动电路、像素阵列基板及显示面板 - Google Patents

扫描驱动电路、像素阵列基板及显示面板 Download PDF

Info

Publication number
CN109410885A
CN109410885A CN201811614227.XA CN201811614227A CN109410885A CN 109410885 A CN109410885 A CN 109410885A CN 201811614227 A CN201811614227 A CN 201811614227A CN 109410885 A CN109410885 A CN 109410885A
Authority
CN
China
Prior art keywords
grid
scanning
tft
signal
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811614227.XA
Other languages
English (en)
Inventor
林建伟
陈志杰
李林
庄崇营
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Truly Semiconductors Ltd
Original Assignee
Truly Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Truly Semiconductors Ltd filed Critical Truly Semiconductors Ltd
Priority to CN201811614227.XA priority Critical patent/CN109410885A/zh
Publication of CN109410885A publication Critical patent/CN109410885A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请实施例提供一种扫描驱动电路、像素阵列基板及显示面板，将一栅极驱动单元通过至少两个第一开关单元和相邻的至少两行栅极线相连，将输出扫描停止信号的信号输出端通过至少两个第二开关单元和该至少两行栅极线相连。通过至少两条时钟信号线向各第一开关单元和各第二开关单元输出时钟信号，以在扫描信号到来时，按照该该至少两行栅极线的扫描时序依次导通该至少两个第一开关单元一扫描时长，并在任一行栅极线所连接的第一开关单元的导通时长达到该扫描时长时，将该栅极线所连接的第二开关单元导通。如此，可以通过一个栅极驱动单元控制至少两行栅极线，从而减少所需的栅极驱动单元和用于向栅极线输入扫描信号的扫描线。

Description

扫描驱动电路、像素阵列基板及显示面板
技术领域
本申请涉及显示技术领域，具体而言，涉及一种扫描驱动电路、像素阵列基板及显示面板。
背景技术
TFT-LCD(ThinFilmTransistor-Liquid Crystal Display，薄膜晶体管液晶显示器)通常包括用于驱动像素阵列基板的栅极线的扫描驱动电路。
如图1所示，是相关技术中的扫描驱动电路10和像素阵列基板20的连接示意图。其中，扫描驱动电路10包括多个栅极驱动单元11，像素阵列基板20包括多行栅极线21，所述多个栅极驱动单元21与所述多行栅极线21一一对应连接，对应连接的栅极驱动单元21和栅极线21之间连接有一条线路12。由此可见，在相关技术中，栅极驱动单元的数量以及用于连接栅极驱动单元和栅极线的线路数量较多，使得扫描驱动电路布线复杂。
发明内容
有鉴于此，本申请的目的包括提供一种扫描驱动电路、像素阵列基板及显示面板，以减少扫描驱动电路中的栅极驱动单元的数量以及用于连接栅极驱动单元和栅极线的线路数量。
为了达到上述目的，本申请实施例采用以下技术方案：
第一方面，本申请实施例提供一种扫描驱动电路，包括：
多个栅极驱动单元，所述栅极驱动单元通过至少两个第一开关单元分别与像素阵列基板中的至少两行栅极线的输入端电连接，所述栅极驱动单元用于输出扫描信号，所述扫描信号的有效电平的维持时长等于所述至少两行栅极线的扫描时长之和；
用于输出扫描停止信号的信号输出端，通过至少两个第二开关单元分别与所述至少两行栅极线的输入端电连接；
所述至少两个第一开关单元；所述至少两个第二开关单元；以及
至少两条时钟信号线，用于：分别向所述至少两个第一开关单元输出时钟信号，以使所述至少两个开关单元在所述扫描信号跳变为所述有效电平时，按照所述至少两行栅极线的扫描时序依次导通所述扫描时长；以及分别向所述至少两个第二开关单元输出时钟信号，以在任一行栅极线所连接的第一开关单元的导通时长达到所述扫描时长时，将该行栅极线所连接的第二开关单元导通。
在上述的扫描驱动电路中，所述第一开关单元和所述第二开关单元在接收到相同电平的信号时导通；
所述至少两个第一开关单元与所述至少两条时钟信号线分别对应连接；
所述第二开关单元与所述至少两行栅极线中的目标栅极线所连接的时钟信号线相连，其中，所述目标栅极线是指：扫描时序在所述第二开关单元连接的栅极线之后、且和所述连接的栅极线相邻的一行栅极线。
在上述的扫描驱动电路中，所述至少两条时钟信号输出的时钟信号具有相同的时钟周期，所述时钟周期等于所述扫描信号的有效电平的维持时长；
在一个所述时钟周期中，能够导通所述第一开关单元和所述第二开关单元的电平维持所述扫描时长。
在上述的扫描驱动电路中，所述第一开关单元包括第一TFT，所述第二开关单元包括第二TFT；
所述第一TFT的源极和漏极的其中一个与所述栅极驱动单元相连，另一个与所述栅极线的输入端相连，所述第一TFT的栅极与所述至少两条时钟信号线中的一条相连；
所述第二TFT的源极和漏极的其中一个与所述扫描停止信号输入端相连，另一个与所述栅极线的输入端相连，所述第二TFT的栅极与所述至少两条时钟信号线中的一条相连。
在上述的扫描驱动电路中，当所述像素阵列基板中的TFT为N型TFT时，所述信号输出端与负电源相连；当所述像素阵列基板中的TFT为P型TFT时，所述信号输出端与正电源相连。
在上述的扫描驱动电路中，所述时钟信号线的数量、所述第一开关的数量以及所述第二开关的数量与所述栅极驱动单元所连接的栅极线的数量相同。
在上述的扫描驱动电路中，所述栅极驱动电路为GIP单元或GOA单元。
第二方面，本申请实施例还提供一种像素阵列基板，包括本申请实施例第一方面提供的扫描驱动电路。
第三方面，本申请实施例还提供一种显示面板，包括本申请实施例第一方面提供的扫描驱动电路，所述扫描驱动电路的栅极驱动单元为GOA单元。
在上述的显示面板中，所述扫描驱动电路集成于所述显示面板，或集成于所述显示面板的像素阵列基板。
相对于现有技术而言，本申请具有以下有益效果：
本申请实施例提供的一种扫描驱动电路、像素阵列基板及显示面板，将一栅极驱动单元通过至少两个第一开关单元和相邻的至少两行栅极线相连，将输出扫描停止信号的信号输出端通过至少两个第二开关单元和该至少两行栅极线相连。通过至少两条时钟信号线向各第一开关单元和各第二开关单元输出时钟信号，以在扫描信号到来时，按照该该至少两行栅极线的扫描时序依次导通该至少两个第一开关单元一扫描时长，并在任一行栅极线所连接的第一开关单元的导通时长达到该扫描时长时，将该栅极线所连接的第二开关单元导通。如此，可以通过一个栅极驱动单元控制至少两行栅极线，从而减少所需的栅极驱动单元的数量以及减少用于连接栅极驱动单元和栅极线的线路的数量。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种现有技术中的扫描驱动电路的示意图；
图2为本申请实施例提供的一种扫描驱动电路的连接示意图；
图3为本申请实施例提供的一种栅极驱动单元和栅极线的连接示意图；
图4为本申请实施例提供的一种示例中的栅极驱动单元和栅极线的连接示意图；
图5为本申请实施例提供的一种示例中的扫描信号和时钟信号的时序关系图；
图6为本申请实施例提供的又一示例中的栅极驱动单元和栅极线的连接示意图；
图7为本申请实施例提供的一种示例中的扫描信号和时钟信号的时序关系图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
如图2所示，是本申请实施例提供的一种扫描驱动电路30和像素阵列基板40的连接示意图。所述像素阵列基板40包括多行栅极线(又称，扫描线)41、多行数据线42和多个像素单元43，所述多行栅极线41和所述多行数据线42交错排列形成多个像素区域，从而形成一显示区。所述多个像素单元43呈阵列状排布于该显示区，并且每一像素区域中排布有一个像素单元43。
所述扫描驱动电路30包括多个栅极驱动单元31、至少两个第一开关单元32、至少两个第二开关单元33、至少两条时钟信号线34以及用于输出扫描停止信号的信号输出端35。
其中，所述信号输出端35通过所述至少两个第二开关单元33分别与所述至少两行栅极线41电连接。在本实施例中，所述像素阵列基板40中的像素单元43包括TFT(ThinFilmTransistor，薄膜晶体管)。在一种实施方式中，该TFT可以为N型TFT，对应地，所述信号输出端35与一正电源电连接，即所述信号输出端35用于持续输出正压信号。在又一种实施方式中，该TFT为P型TFT，对应地，所述信号输出端35与一负电源电连接，即所述信号输出端35用于持续输出负压信号。
所述栅极驱动单元31通过至少两个第一开关单元32分别与所述像素阵列基板40中的至少两行栅极线41的输入端电连接，所述栅极驱动单元31用于输出扫描信号，所述扫描信号的有效电平的维持时长等于所述至少两行栅极线41的扫描时长之和。其中，所述有效电平是指能够使得所述像素阵列基板40中的TFT导通的电平。
所述至少两条时钟信号线34用于：分别向所述至少两个第一开关单元32输出时钟信号，以使所述至少两个开关单元在所述扫描信号跳变为所述有效电平时，按照所述至少两行栅极线41的扫描时序依次导通所述扫描时长；以及，分别向所述至少两个第二开关单元33输出时钟信号，以在所述至少两行栅极线41中的任一行栅极线41所连接的第一开关单元32的导通时长达到所述扫描时长时，将该行栅极线41所连接的第二开关单元33导通。
通过上述设计，可以通过一个栅极驱动单元31驱动至少两行栅极线41，从而可以减少扫描驱动电路30中的栅极驱动单元31的数量以及连接于栅极驱动单元31和栅极线41之间的线路的数量，从而简化扫描驱动电路30的布线。
可选地，在本实施例中，所述第一开关单元32和所述第二开关单元33可以在接收到相同电平的信号时导通，在此情况下，所述至少两个第一开关单元32与所述至少两条时钟信号线34分别对应连接。所述第二开关单元33与所述至少两行栅极线41中的目标栅极线所连接的时钟信号线34相连。其中，所述目标栅极线是指：扫描时序在所述第二开关单元连接的栅极线之后、且和所述连接的栅极线相邻的一行栅极线。
如此，可以复用同一组时钟信号线来控制所述至少两个第一开关单元32和所述至少两个第二开关单元33。下面通过一个具体示例来对此进行阐述。
如图3所示，假设一个栅极驱动单元31x与两行栅极线相连，该两行栅极线分别是栅极线41a和栅极线41b。其中，栅极线41a通过第一开关单元32a与栅极驱动单元31相连，栅极线41b通过第一开关单元32b与栅极驱动单元31相连。栅极线41a通过第二开关单元33a与信号输出端35相连，栅极线41b通过第二开关单元33b与信号输出端35相连。
在以上示例中，可以存在两条时钟信号线，该两条时钟信号线分别为时钟信号线34a和时钟信号线34b。其中，第一开关单元32a和第二开关单元33b与所述时钟信号线34a相连，第一开关单元33a和第一开关单元32b与所述时钟信号线34b相连。
在实施过程中，当栅极驱动单元31x输出的扫描信号跳变为有效电平时，所述时钟信号线34a输出第一电平的时钟信号，该第一电平维持一扫描时长，则第一开关单元32a导通所述扫描时长。在该扫描时长内，栅极线41a能够接收到栅极驱动单元31输出的所述有效电平的扫描信号，开始进行扫描。
在经过所述扫描时长后(即：第一开关单元32a导通所述扫描时长)，时钟信号线34a输出第二电平的时钟信号，使得第一开关单元32a断开，栅极线41a无法接收到所述扫描信号。在时钟信号线输出所述第二电平的时钟信号的同时，时钟信号线34b输出所述第一电平的时钟信号，使得第一开关单元32b和第二开关单元33a导通，则栅极线41b开始扫描，栅极线41a接收到信号输出端35输出的扫描停止信号。其中，所述扫描停止信号用于将栅极线的电平改变为不同于上述的有效电平的电平。例如，当所述有效电平为高电平时，所述扫描停止信号用于将栅极线的电平拉低。
在栅极线41b扫描达到所述扫描时长时，时钟信号线34b输出的时钟信号从所述第一电平跳变为所述第二电平、时钟信号线34a输出的时钟信号从所述第二电平跳变为所述第一电平，则第一开关单元32b断开、第二开关单元33b导通，使得栅极线41b能够接收到信号输出端35输出的扫描停止信号。
在本实施例中，所述至少两条时钟信号线35输出的时钟信号可以具有相同的时钟周期，所述时钟周期可以等于所述扫描信号的有效电平的维持时长。此外，在一个所述时钟周期中，能够导通所述第一开关单元和所述第二开关单元的电平维持所述扫描时长。结合上述示例，当所述扫描信号跳变为所述有效电平时，各时钟信号线34开始一个时钟周期，且各时钟信号线34按照所连接的栅极线41的扫描时序依次输出维持所述扫描时长的预设电平，该预设电平是指能够使第一开关单元32和第二开关单元33导通的电平。
可选地，在本实施例中，所述第一开关单元32可以包括第一TFT，所述第二开关单元33可以包括第二TFT。其中，第一TFT的源极和漏极的其中一个与所述栅极驱动单元31相连，另一个与所述栅极线41相连。第一TFT的栅极与所述至少两条时钟信号线34中的一条相连。第二TFT的源极和漏极的其中一个与所述信号输出端35相连，另一个与所述栅极线41相连。第二TFT的栅极与所述至少两条时钟信号线中的一条相连。
可选地，所述扫描驱动电路30可以是GIP(GateICin Panel)，即集成于显示面板的栅极驱动电路，对应地，所述栅极驱动单元为GIP单元；所述扫描驱动电路30也可以是GOA(Gate IC on Array)，即集成于像素阵列基板的栅极驱动电路，对应地，所述栅极驱动单元31是GOA单元。
下面通过一个具体例子来对本实施例提供的栅极驱动单元驱动至少两行栅极线的原理进行详细阐述。
请参照图4，图4示例性地示出了一个栅极驱动单元G1与栅极线G1-1及栅极线G1-2的连接示意图。其中，栅极线G1-1通过TFT 1与栅极驱动单元G1，通过TFT 2与用于输出扫描停止信号的信号输出端VG相连；栅极线G1-2通过TFT 3与栅极驱动单元G1相连，通过TFT 4与信号输出端VG相连。TFT 1和TFT 4可以与时钟信号线CK连接，TFT 2和TFT 3可以与时钟信号线XCK连接。
假设所述栅极驱动单元G1输出的扫描信号的有效电平为高电平，上述的TFT 1-4在接收到高电平时导通。则所述扫描信号以及所述时钟信号线CK和所述时钟信号线XCK输出的时钟信号的时序对应关系可以如图5所示。
当所述扫描信号跳变为高电平时，时钟信号CK为高电平，则TFT 1导通，栅极线G1-1开始扫描。经过扫描时长t后，时钟信号CK为低电平，TFT 1断开。与此同时，时钟信号XCK为高电平，TFT 3和TFT 2导通，则栅极线G1-2开始扫描，且栅极线G1-1的电压被拉低，即：停止扫描。经过所述扫描时长后，所述扫描信号跳变为低电平，即便TFT 1和TFT 2导通，栅极线G1-1和栅极线G1-2接收到的是低电平信号，不会进行扫描。
请参照图6，图6示例性地示出了栅极驱动单元G2与栅极线G2-1、栅极线G2-2以及栅极线G2-3的连接示意图。其中栅极线G2-1通过TFT 1与栅极驱动单元G2相连，通过TFT 2与信号输出端VG相连。栅极线G2-1通过TFT 3与栅极驱动单元G2相连，通过TFT 4与信号输出端VG相连。栅极线G2-3通过TFT 5与栅极驱动单元G2相连，通过TFT 6与信号输出端VG相连。TFT 1和TFT 6与时钟信号线CK1相连，TFT 2和TFT 3与时钟信号线CK2相连，TFT 4和TFT4与时钟信号线CK3相连。
假设所述栅极驱动单元G2输出的扫描信号的有效电平为高电平，上述的TFT 1-6在接收到高电平时导通。则所述扫描信号以及所述时钟信号线CK1-CK3输出的时钟信号的时序对应关系可以如图7所示。
当所述扫描信号跳变为高电平时，时钟信号线CK1为高电平，则TFT1导通，栅极线G2-1开始扫描。经过扫描时长t之后，时钟信号CK1变为低电平，TFT 1断开。与此同时，时钟信号CK2为高电平，TFT 2和TFT 3导通，则栅极线G2-2开始扫描，且栅极线G2-1的电平被拉低。经过扫描时长t之后，时钟信号CK2变为低电平，则TFT 3断开。与此同时时钟信号CK3变为高电平，则TFT 4和TFT 5导通，则栅极线G2-3开始扫描，且栅极线2-2的电平被拉低。经过所述扫描时长后，所述扫描信号变为低电平，与此同时，所述时钟信号CK1从低电平跳变为高电平，使得TFT 6导通，则栅极线G2-3的电平被拉低。
本申请实施例还提供一种像素阵列基板，该像素阵列基板包括本实施例提供的扫描驱动电路。
本申请实施例还提供一种显示面板，该显示面板包括本实施例提供的扫描驱动电路。可选地，所述扫描驱动电路集成于该显示面板或集成于该显示面板的像素阵列基板。
综上所述，本申请实施例提供的一种扫描驱动电路、像素阵列基板及显示面板，将一栅极驱动单元通过至少两个第一开关单元和相邻的至少两行栅极线相连，将输出扫描停止信号的信号输出端通过至少两个第二开关单元和该至少两行栅极线相连。通过至少两条时钟信号线向各第一开关单元和各第二开关单元输出时钟信号，以在扫描信号到来时，按照该该至少两行栅极线的扫描时序依次导通该至少两个第一开关单元一扫描时长，并在任一行栅极线所连接的第一开关单元的导通时长达到该扫描时长时，将该栅极线所连接的第二开关单元导通。如此，可以通过一个栅极驱动单元控制至少两行栅极线，从而减少所需的栅极驱动单元和用于连接栅极驱动单元和栅极线的线路。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
此外，术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种扫描驱动电路，其特征在于，包括：
多个栅极驱动单元，所述栅极驱动单元通过至少两个第一开关单元分别与像素阵列基板中的至少两行栅极线的输入端电连接，所述栅极驱动单元用于输出扫描信号，所述扫描信号的有效电平的维持时长等于所述至少两行栅极线的扫描时长之和；
用于输出扫描停止信号的信号输出端，通过至少两个第二开关单元分别与所述至少两行栅极线的输入端电连接；
所述至少两个第一开关单元；所述至少两个第二开关单元；以及
至少两条时钟信号线，用于：分别向所述至少两个第一开关单元输出时钟信号，以使所述至少两个开关单元在所述扫描信号跳变为所述有效电平时，按照所述至少两行栅极线的扫描时序依次导通所述扫描时长；以及分别向所述至少两个第二开关单元输出时钟信号，以在所述至少两行栅极线中的任一行栅极线所连接的第一开关单元的导通时长达到所述扫描时长时，将该行栅极线所连接的第二开关单元导通。
2.根据权利要求1所述的扫描驱动电路，其特征在于，所述第一开关单元和所述第二开关单元在接收到相同电平的信号时导通；
所述至少两个第一开关单元与所述至少两条时钟信号线分别对应连接；
所述第二开关单元与所述至少两行栅极线中的目标栅极线所连接的时钟信号线相连，其中，所述目标栅极线是指：扫描时序在所述第二开关单元连接的栅极线之后、且和所述连接的栅极线相邻的一行栅极线。
3.根据权利要求2所述的扫描驱动电路，其特征在于，所述至少两条时钟信号输出的时钟信号具有相同的时钟周期，所述时钟周期等于所述扫描信号的有效电平的维持时长；
在一个所述时钟周期中，能够导通所述第一开关单元和所述第二开关单元的电平维持所述扫描时长。
4.根据权利要求1-3中任意一项所述的扫描驱动电路，其特征在于，所述第一开关单元包括第一TFT，所述第二开关单元包括第二TFT；
所述第一TFT的源极和漏极的其中一个与所述栅极驱动单元相连，另一个与所述栅极线的输入端相连，所述第一TFT的栅极与所述至少两条时钟信号线中的一条相连；
所述第二TFT的源极和漏极的其中一个与所述扫描停止信号输入端相连，另一个与所述栅极线的输入端相连，所述第二TFT的栅极与所述至少两条时钟信号线中的一条相连。
5.根据权利要求1-3中任意一项所述的扫描驱动电路，其特征在于，当所述像素阵列基板中的TFT为N型TFT时，所述信号输出端与负电源相连；当所述像素阵列基板中的TFT为P型TFT时，所述信号输出端与正电源相连。
6.根据权利要求1-3中任意一项所述的扫描驱动电路，其特征在于，所述时钟信号线的数量、所述第一开关的数量以及所述第二开关的数量与所述栅极驱动单元所连接的栅极线的数量相同。
7.根据权利要求1-3中任意一项所述的扫描驱动电路，其特征在于，所述栅极驱动电路为GIP单元或GOA单元。
8.一种像素阵列基板，其特征在于，包括权利要求1-6中任意一项所述的扫描驱动电路，所述扫描驱动电路的栅极驱动单元为GOA单元。
9.一种显示面板，其特征在于，包括权利要求1-7中任意一项所述的扫描驱动电路。
10.根据权利要求9所述的显示面板，其特征在于，所述扫描驱动电路集成于所述显示面板，或集成于所述显示面板的像素阵列基板。
CN201811614227.XA 2018-12-27 2018-12-27 扫描驱动电路、像素阵列基板及显示面板 Pending CN109410885A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811614227.XA CN109410885A (zh) 2018-12-27 2018-12-27 扫描驱动电路、像素阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811614227.XA CN109410885A (zh) 2018-12-27 2018-12-27 扫描驱动电路、像素阵列基板及显示面板

Publications (1)

Publication Number Publication Date
CN109410885A true CN109410885A (zh) 2019-03-01

Family

ID=65462097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811614227.XA Pending CN109410885A (zh) 2018-12-27 2018-12-27 扫描驱动电路、像素阵列基板及显示面板

Country Status (1)

Country Link
CN (1) CN109410885A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110264934A (zh) * 2019-06-11 2019-09-20 重庆惠科金渝光电科技有限公司 显示面板的驱动电路、显示面板及显示装置
CN111210751A (zh) * 2020-01-14 2020-05-29 维沃移动通信有限公司 一种显示驱动电路、显示屏及电子设备
CN114664245A (zh) * 2022-05-25 2022-06-24 惠科股份有限公司 驱动基板及其显示面板
CN115188341A (zh) * 2022-06-13 2022-10-14 惠科股份有限公司 阵列基板及其控制方法、显示面板
US11996055B2 (en) 2020-06-24 2024-05-28 Boe Technology Group Co., Ltd. Display panel having a time-division multiplexing circuit and method of driving thereof

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030055845A (ko) * 2001-12-27 2003-07-04 삼성전자주식회사 쉬프트 레지스터 및 이를 갖는 액정표시장치
AU2003249591A1 (en) * 2002-07-09 2004-01-23 Casio Computer Co., Ltd. Driving device, display apparatus using the same, and driving method therefor
CN1479883A (zh) * 2002-02-06 2004-03-03 ������������ʽ���� 图像显示装置
KR20050053808A (ko) * 2003-12-03 2005-06-10 삼성전자주식회사 표시 장치와 이의 구동 장치
CN101329484A (zh) * 2007-06-22 2008-12-24 群康科技(深圳)有限公司 液晶显示装置之驱动电路及其驱动方法
CN102629459A (zh) * 2011-10-26 2012-08-08 北京京东方光电科技有限公司 栅线驱动方法、移位寄存器及栅线驱动装置
CN102651203A (zh) * 2012-02-28 2012-08-29 京东方科技集团股份有限公司 显示设备及其驱动方法
CN103700354A (zh) * 2013-12-18 2014-04-02 合肥京东方光电科技有限公司 栅极驱动电路及显示装置
CN105244005A (zh) * 2015-11-24 2016-01-13 厦门天马微电子有限公司 阵列基板、触控显示装置及其驱动方法
CN106683632A (zh) * 2017-03-08 2017-05-17 合肥鑫晟光电科技有限公司 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN107369428A (zh) * 2017-09-22 2017-11-21 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030055845A (ko) * 2001-12-27 2003-07-04 삼성전자주식회사 쉬프트 레지스터 및 이를 갖는 액정표시장치
CN1479883A (zh) * 2002-02-06 2004-03-03 ������������ʽ���� 图像显示装置
AU2003249591A1 (en) * 2002-07-09 2004-01-23 Casio Computer Co., Ltd. Driving device, display apparatus using the same, and driving method therefor
KR20050053808A (ko) * 2003-12-03 2005-06-10 삼성전자주식회사 표시 장치와 이의 구동 장치
CN101329484A (zh) * 2007-06-22 2008-12-24 群康科技(深圳)有限公司 液晶显示装置之驱动电路及其驱动方法
CN102629459A (zh) * 2011-10-26 2012-08-08 北京京东方光电科技有限公司 栅线驱动方法、移位寄存器及栅线驱动装置
CN102651203A (zh) * 2012-02-28 2012-08-29 京东方科技集团股份有限公司 显示设备及其驱动方法
CN103700354A (zh) * 2013-12-18 2014-04-02 合肥京东方光电科技有限公司 栅极驱动电路及显示装置
CN105244005A (zh) * 2015-11-24 2016-01-13 厦门天马微电子有限公司 阵列基板、触控显示装置及其驱动方法
CN106683632A (zh) * 2017-03-08 2017-05-17 合肥鑫晟光电科技有限公司 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN107369428A (zh) * 2017-09-22 2017-11-21 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110264934A (zh) * 2019-06-11 2019-09-20 重庆惠科金渝光电科技有限公司 显示面板的驱动电路、显示面板及显示装置
WO2020248993A1 (zh) * 2019-06-11 2020-12-17 重庆惠科金渝光电科技有限公司 显示面板的驱动电路、显示面板及显示装置
CN111210751A (zh) * 2020-01-14 2020-05-29 维沃移动通信有限公司 一种显示驱动电路、显示屏及电子设备
US11996055B2 (en) 2020-06-24 2024-05-28 Boe Technology Group Co., Ltd. Display panel having a time-division multiplexing circuit and method of driving thereof
CN114664245A (zh) * 2022-05-25 2022-06-24 惠科股份有限公司 驱动基板及其显示面板
CN114664245B (zh) * 2022-05-25 2022-11-15 惠科股份有限公司 驱动基板及其显示面板
CN115188341A (zh) * 2022-06-13 2022-10-14 惠科股份有限公司 阵列基板及其控制方法、显示面板
CN115188341B (zh) * 2022-06-13 2023-04-28 惠科股份有限公司 阵列基板及其控制方法、显示面板

Similar Documents

Publication Publication Date Title
CN109410885A (zh) 扫描驱动电路、像素阵列基板及显示面板
CN107068101B (zh) 一种显示装置的驱动电路、驱动方法及显示装置
CN105469761B (zh) 用于窄边框液晶显示面板的goa电路
CN102707524B (zh) 一种阵列基板、显示装置和显示装置的驱动方法
CN103262148B (zh) 扫描信号线驱动电路及具备其的显示装置
CN105118470B (zh) 一种栅极驱动电路及栅极驱动方法、阵列基板和显示面板
CN105118416B (zh) 一种goa电路、显示装置和goa电路的驱动方法
CN104732940B (zh) Cmos栅极驱动电路
CN105139796B (zh) 一种goa电路、显示装置和goa电路的驱动方法
CN107463035A (zh) 液晶显示面板驱动电路
US10621938B2 (en) Drive circuit of a gate drive, driving method thereof and a display device
CN102509560A (zh) 半导体器件、显示器件、和电子器件
CN107065366A (zh) 阵列基板及其驱动方法
CN103454823B (zh) 一种阵列基板及液晶显示面板
CN106023946A (zh) 移位寄存器及其驱动方法、栅极驱动装置以及显示装置
CN101202026A (zh) 液晶显示装置
CN104050946B (zh) 多相栅极驱动器及其显示面板
CN209625766U (zh) 显示装置和电子装置
CN106652932B (zh) 液晶显示装置及其驱动方法
CN106023920B (zh) 液晶显示装置及其驱动方法
CN108279539A (zh) 一种阵列基板及显示装置
CN109801594A (zh) 一种显示面板和显示装置
CN102543028A (zh) 一种闸极驱动电路及驱动方法、液晶显示***
CN105047155A (zh) 液晶显示装置及其goa扫描电路
CN105609070B (zh) 一种显示装置及其驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190301

RJ01 Rejection of invention patent application after publication