CN109326637B - 一种高压功率器件的阶梯结终端扩展结构 - Google Patents
一种高压功率器件的阶梯结终端扩展结构 Download PDFInfo
- Publication number
- CN109326637B CN109326637B CN201811208426.0A CN201811208426A CN109326637B CN 109326637 B CN109326637 B CN 109326637B CN 201811208426 A CN201811208426 A CN 201811208426A CN 109326637 B CN109326637 B CN 109326637B
- Authority
- CN
- China
- Prior art keywords
- concentration
- junction terminal
- terminal extension
- region
- type doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 description 20
- 230000005684 electric field Effects 0.000 description 9
- 230000006872 improvement Effects 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提出一种高压功率器件的阶梯结终端扩展结构，包括二极管，所述二极管从下至上依次设有阴极、浓度N型掺杂SiC衬底、低浓度N型掺杂SiC外延层、高浓度P型掺杂SiC欧姆接触区、P型掺杂SiC阶梯结终端扩展区、阳极和氧化层，所述P型掺杂SiC阶梯结终端扩展区由高浓度结终端扩展区和低浓度结终端扩展区组成，所述高浓度结终端扩展区和低浓度结终端扩展区均为阶梯型；本发明提出通过结终端扩展结构中一个具有阶梯型的双区结终端扩展区，在工艺不变的情况下提高了双区P型掺杂SiC阶梯结终端扩展区结构的稳定性，使得本发明的结构耐压能力好，同时能够容忍更高浓度的结终端扩展区。
Description
技术领域
本发明涉及半导体功率器件的终端技术，尤其涉及一种高压功率器件的阶梯结终端扩展结构。
背景技术
随着电力电子技术的快速发展，硅基电力电子器件性能已经趋近于硅材料极限，这成为制约功率器件进一步发展的瓶颈之一，这使得硅基电力电子器件无法应用在航天航空、军事等更高层次领域，为了适应市场，人们广泛研究了可取代它们的宽禁带半导体，其中以碳化硅(SiC)为代表的宽禁带半导体材料因其具有优越的物理特性而引起人们浓厚的兴趣。
随着世界各国对能源消耗的日益增长，不可再生能源在地球的存储急剧减小，为了减小电能在电力转换和控制方面的损耗，提高能量利用率，其中电力电子***的核心部件，功率器件的能量转换效率起到至关重要的作用，在SiC器件制造过程中，由于平面工艺PN结扩散，PN结不单是平面结，而在结的边缘存在柱面结和球面结，这结曲率会引起电场过于集中导致器件在此处过早发生击穿，为了降低结曲率效应，提高器件的阻断能力，各种结终端保护技术应用到SiC器件当中，现有的结终端扩展包括单区和多区结终端扩展，在单区结终端扩展器件结构中，其击穿电压对结终端扩展的浓度很敏感，一旦偏离结终端扩展浓度的优值，击穿电压会急剧下降。为了提高器件击穿电压对结终端扩展浓度的容忍度，提高结终端扩展的稳定性，本发明提出一种高压功率器件的阶梯结终端扩展结构，以解决现有技术中的不足之处。
发明内容
针对上述问题，本发明提出通过结终端扩展结构中一个具有阶梯型的双区结终端扩展区，可以保证该阶梯型的双区P型掺杂SiC阶梯结终端扩展区中保持上面的结终端扩展区为高浓度，下面的结终端扩展区为低浓度，具有阶梯型的双区P型掺杂SiC阶梯结终端扩展区的双区工艺上没有额外增加步骤，在工艺不变的情况下提高了双区P型掺杂SiC阶梯结终端扩展区结构的稳定性，同时能够容忍更高浓度的结终端扩展区而不发生器件性能下降的问题。
本发明提出一种高压功率器件的阶梯结终端扩展结构，包括二极管，所述二极管从下至上依次设有阴极、浓度N型掺杂SiC衬底、低浓度N型掺杂SiC外延层、高浓度P型掺杂SiC欧姆接触区、P型掺杂SiC阶梯结终端扩展区、阳极和氧化层，所述二极管下方设有阴极，所述阴极上方设有高浓度N型掺杂SiC衬底，所述高浓度N型掺杂SiC衬底上方设有低浓度N型掺杂SiC外延层，所述低浓度N型掺杂SiC外延层一侧设有高浓度P型掺杂SiC欧姆接触区，所述低浓度N型掺杂SiC外延层另一侧设有P型掺杂SiC阶梯结终端扩展区，所述的P型掺杂SiC阶梯结终端扩展区由高浓度结终端扩展区和低浓度结终端扩展区组成，所述高浓度结终端扩展区和低浓度结终端扩展区均为阶梯型，所述高浓度P型掺杂SiC欧姆接触区上方一侧设有阳极，所述高浓度P型掺杂SiC欧姆接触区上方另一侧设有氧化层。
进一步改进在于：所述低浓度N型掺杂SiC外延层的掺杂浓度为3×1015cm-3，所述低浓度N型掺杂SiC外延层的厚度为30μm。
进一步改进在于：所述高浓度P型掺杂SiC欧姆接触区的掺杂浓度范围为5×1018-1×1019cm-3。
进一步改进在于：所述氧化层的厚度为0.5-1μm。
进一步改进在于：所述P型掺杂SiC阶梯结终端扩展区中呈阶梯型的低浓度结终端扩展区的阶梯长度范围为0-50μm，所述P型掺杂SiC阶梯结终端扩展区中呈阶梯型的高浓度结终端扩展区的阶梯深度范围为0-0.6μm。
进一步改进在于：所述P型掺杂SiC阶梯结终端扩展区为单阶梯型结终端扩展区或多阶梯形型结终端扩展区中的一种。
进一步改进在于：所述P型掺杂SiC阶梯结终端扩展区适用于硅基和宽禁带半导体PIN二极管、化合物半导体PIN二极管、肖特基二极管、金属-氧化物半导体场效应晶体管、绝缘栅双极型晶体管或晶体管功率器件中任意一种。
本发明的有益效果为：本发明通过结终端扩展结构中一个具有单阶梯型双区JTE终端保护的二极管结构，可以保证该阶梯型的双区P型掺杂SiC阶梯结终端扩展区中保持上面的结终端扩展区为高浓度，下面的结终端扩展区为低浓度，同时通过结终端扩展结构中一个具有单阶梯型双区JTE终端保护的二极管结构相比较传统的双区JTE终端保护的二极管结构的双区P型掺杂SiC阶梯结终端扩展区对比得到，本发明中一个具有阶梯型双区JTE终端保护的二极管结构中的双区P型掺杂SiC阶梯结终端扩展区的双区在工艺上没有额外增加步骤，依然是两通过次P型杂质离子注入形成双区P型掺杂SiC阶梯结终端扩展区，在工艺不变的情况下提高了双区P型掺杂SiC阶梯结终端扩展区结构的稳定性，仅仅通过改变双区P型掺杂SiC阶梯结终端扩展区的结构形状就可以提高稳定性，在传统的双区JTE终端保护的二极管中，当传统的双区JTE的浓度高于优值浓度时，器件的击穿电压急剧下降，而阶梯型的双区P型掺杂SiC阶梯结终端扩展区结构在一定程度内能够避免上面的问题，降低了器件的击穿电压对结终端扩展区浓度的敏感度，提高了结终端扩展结构的稳定性，使得本发明的结构耐压能力好，同时能够容忍更高浓度的结终端扩展区而不发生器件性能下降的问题。
附图说明
图1为本发明具体实施方式中实施例一具有单阶梯型双区JTE终端保护的二极管结构示意图。
图2为本发明具体实施方式中实施例二具有多阶梯型双区JTE终端保护的二极管结构示意图。
图3为本发明具体实施方式中对比例一传统的单区JTE终端保护的二极管结构示意图。
图4为本发明具体实施方式中对比例二传统的双区JTE终端保护的二极管结构示意图。
图5为本发明具体实施方式中图1-图4二极管击穿时表面横向电场分布曲线对比图。
图6为本发明具体实施方式中图1-图4二极管击穿时击穿曲线对比图。
其中：1-二极管、2-阴极、3-浓度N型掺杂SiC衬底、4-低浓度N型掺杂SiC外延层、5-高浓度P型掺杂SiC欧姆接触区、6-P型掺杂SiC阶梯结终端扩展区、7-阳极、8-氧化层、9-高浓度结终端扩展区、10-低浓度结终端扩展区。
具体实施方式
为了加深对本发明的理解，下面将结合实施例及对比例对本发明做进一步详述，本实施例及对比例仅用于解释本发明，并不构成对本发明保护范围的限定。
实施例一
请参阅图1，本发明提供一种技术方案：
一种高压功率器件的阶梯结终端扩展结构，其终端扩展结构为具有单阶梯型双区JTE终端保护的二极管结构，包括二极管1，所述二极管1从下至上依次设有阴极2、浓度N型掺杂SiC衬底3、低浓度N型掺杂SiC外延层4、高浓度P型掺杂SiC欧姆接触区5、P型掺杂SiC阶梯结终端扩展区6、阳极7和氧化层8，所述二极管1下方设有阴极2，所述阴极2上方设有高浓度N型掺杂SiC衬底3，所述高浓度N型掺杂SiC衬底3上方设有低浓度N型掺杂SiC外延层4，所述低浓度N型掺杂SiC外延层4一侧设有高浓度P型掺杂SiC欧姆接触区5，所述低浓度N型掺杂SiC外延层4另一侧设有P型掺杂SiC阶梯结终端扩展区6，所述高浓度P型掺杂SiC欧姆接触区5上方一侧设有阳极7，所述高浓度P型掺杂SiC欧姆接触区5上方另一侧设有氧化层8，所述P型掺杂SiC阶梯结终端扩展区6由高浓度结终端扩展区9和低浓度结终端扩展区10组成，所述高浓度结终端扩展区9和低浓度结终端扩展区10均为单阶梯型，所述低浓度N型掺杂SiC外延层4的掺杂浓度为3×1015cm-3，所述低浓度N型掺杂SiC外延层4的厚度为30μm，所述高浓度P型掺杂SiC欧姆接触区5的掺杂浓度为1×1019cm-3，所述氧化层8的厚度为0.8μm，所述P型掺杂SiC阶梯结终端扩展区6中呈阶梯型的低浓度结终端扩展区10的阶梯长度为45μm，所述P型掺杂SiC阶梯结终端扩展区6中呈阶梯型的高浓度结终端扩展区9的阶梯深度为0.3μm。
实施例二
请参阅图2，本发明提供一种技术方案：
一种高压功率器件的阶梯结终端扩展结构，其结终端扩展结构为具有多阶梯型双区JTE终端保护的二极管结构示意图，包括二极管1，所述二极管1从下至上依次设有阴极2、浓度N型掺杂SiC衬底3、低浓度N型掺杂SiC外延层4、高浓度P型掺杂SiC欧姆接触区5、P型掺杂SiC阶梯结终端扩展区6、阳极7和氧化层8，所述二极管1下方设有阴极2，所述阴极2上方设有高浓度N型掺杂SiC衬底3，所述高浓度N型掺杂SiC衬底3上方设有低浓度N型掺杂SiC外延层4，所述低浓度N型掺杂SiC外延层4一侧设有高浓度P型掺杂SiC欧姆接触区5，所述低浓度N型掺杂SiC外延层4另一侧设有P型掺杂SiC阶梯结终端扩展区6，所述高浓度P型掺杂SiC欧姆接触区5上方一侧设有阳极7，所述高浓度P型掺杂SiC欧姆接触区5上方另一侧设有氧化层8，所述P型掺杂SiC阶梯结终端扩展区6由高浓度结终端扩展区9和低浓度结终端扩展区10组成，所述高浓度结终端扩展区9和低浓度结终端扩展区10均为多阶梯型，所述的P型掺杂SiC阶梯结终端扩展区6中呈一个阶梯型的低浓度结终端扩展区10的阶梯长度为20μm，所述P型掺杂SiC阶梯结终端扩展区6中呈一个阶梯型的高浓度结终端扩展区9的阶梯深度为0.2μm，所述低浓度N型掺杂SiC外延层4的掺杂浓度为3×1015cm-3，所述低浓度N型掺杂SiC外延层4的厚度为30μm，所述高浓度P型掺杂SiC欧姆接触区5的掺杂浓度为1×1019cm-3，所述氧化层8的厚度为0.8μm。
对比例一
请参阅图3，为现有技术中的一种技术方案：
一种高压功率器件的阶梯结终端扩展结构，其结终端扩展结构为为传统的单区JTE终端保护的二极管结构，包括二极管1，所述二极管1从下至上依次设有阴极2、浓度N型掺杂SiC衬底3、低浓度N型掺杂SiC外延层4、高浓度P型掺杂SiC欧姆接触区5、P型掺杂SiC阶梯结终端扩展区6、阳极7和氧化层8，所述二极管1下方设有阴极2，所述阴极2上方设有高浓度N型掺杂SiC衬底3，所述高浓度N型掺杂SiC衬底3上方设有低浓度N型掺杂SiC外延层4，所述低浓度N型掺杂SiC外延层4一侧设有高浓度P型掺杂SiC欧姆接触区5，所述低浓度N型掺杂SiC外延层4另一侧设有P型掺杂SiC阶梯结终端扩展区6，所述P型掺杂SiC阶梯结终端扩展区6为单区结构，所述高浓度P型掺杂SiC欧姆接触区5上方一侧设有阳极7，所述高浓度P型掺杂SiC欧姆接触区5上方另一侧设有氧化层8，所述低浓度N型掺杂SiC外延层4的掺杂浓度为3×1015cm-3，所述低浓度N型掺杂SiC外延层4的厚度为30μm，所述高浓度P型掺杂SiC欧姆接触区5的掺杂浓度为1×1019cm-3，所述氧化层8的厚度为0.8μm。
对比例二
请参阅图4，为现有技术中的一种技术方案：
一种高压功率器件的阶梯结终端扩展结构，其结终端扩展结构传统的双区JTE终端保护的二极管结构，包括二极管1，所述二极管1从下至上依次设有阴极2、浓度N型掺杂SiC衬底3、低浓度N型掺杂SiC外延层4、高浓度P型掺杂SiC欧姆接触区5、P型掺杂SiC阶梯结终端扩展区6、阳极7和氧化层8，所述二极管1下方设有阴极2，所述阴极2上方设有高浓度N型掺杂SiC衬底3，所述高浓度N型掺杂SiC衬底3上方设有低浓度N型掺杂SiC外延层4，所述低浓度N型掺杂SiC外延层4一侧设有高浓度P型掺杂SiC欧姆接触区5，所述低浓度N型掺杂SiC外延层4另一侧设有P型掺杂SiC阶梯结终端扩展区6，所述P型掺杂SiC阶梯结终端扩展区6由高浓度结终端扩展区9和低浓度结终端扩展区10组成，所述高浓度P型掺杂SiC欧姆接触区5上方一侧设有阳极7，所述高浓度P型掺杂SiC欧姆接触区5上方另一侧设有氧化层8，所述低浓度N型掺杂SiC外延层4的掺杂浓度为3×1015cm-3，所述低浓度N型掺杂SiC外延层4的厚度为30μm，所述高浓度P型掺杂SiC欧姆接触区5的掺杂浓度为1×1019cm-3，所述氧化层8的厚度为0.8μm。
为了验证本发明的结构性能，对上面所述的图1-图4中的结构进行了模拟仿真比较，为了便于比较，图1-图4中的二极管均采用相同的某一参数，验证结果得出图5，图5为图1-图4中二极管击穿时器件表面横向电场分布曲线对比图，从图5中可以看出，在传统的单区JTE终端保护的二极管结构中，单区结构的P型掺杂SiC阶梯结终端扩展区6末端出现电场峰值，而在传统的双区JTE终端保护的二极管结构中，虽然降低了P型掺杂SiC阶梯结终端扩展区6末端的电场，但在P型掺杂SiC阶梯结终端扩展区6中间处出现电场峰值，而本发明所提出来的具有单阶梯型双区JTE终端保护的二极管结构，采用了单阶梯型的P型掺杂SiC阶梯结终端扩展区6，从图5中可以看出，相比较传统的单区JTE终端保护的二极管结构和传统的双区JTE终端保护的二极管结构，在P型掺杂SiC阶梯结终端扩展区6的末端和中间的电场得到了很好的调节，使得本发明的结构耐压能力好，同时能够容忍更高浓度的JTE而不发生器件性能下降。同时通过采用具有多阶梯型双区结终端扩展保护的4H-SiCPIN二极管结构，相比较具有单阶梯型双区结终端扩展保护的4H-SiCPIN二极管结构，其优点在与具有单阶梯型双区JTE终端保护的二极管结构的电场分布具有阶梯型的分布，从而电场的分布更加均匀分布，降低了本发明提出的具有结终端保护的器件结构击穿电压对P型掺杂SiC阶梯结终端扩展区6的载流子浓度的敏感度。
对上述图1-图4中二极管击穿时的击穿电压进行检测得出图6，图6为图1-图4中二极管击穿时击穿曲线对比图，从图6中看到，传统的单区JTE终端保护的二极管结构的击穿电压为1030V，传统的双区JTE终端保护的二极管结构的击穿电压为2705V，本发明提出的具有单阶梯型双区JTE终端保护的二极管结构的击穿电压为3625V，相比较传统的双区JTE终端保护的二极管结构，击穿电压提高了34％。同时，具有多阶梯型双区JTE终端保护的二极管结构的击穿电压为3910V，采用多阶梯型的P型掺杂SiC阶梯结终端扩展区6结构的耐压性比单阶梯型的P型掺杂SiC阶梯结终端扩展区6结构的耐压性更高,击穿电压提高了7.9％。本发明提出的一种高压功率器件的阶梯结终端扩展结构能够改善器件击穿电压对结终端扩展区浓度的敏感度。
本发明通过结终端扩展结构中一个具有单阶梯型双区JTE终端保护的二极管结构，可以保证该阶梯型的双区P型掺杂SiC阶梯结终端扩展区6中保持上面的结终端扩展区为高浓度，下面的结终端扩展区为低浓度，同时与传统的双区JTE终端保护的二极管结构的双区P型掺杂SiC阶梯结终端扩展区6对比，本发明中一个具有阶梯型双区JTE终端保护的二极管结构中的双区P型掺杂SiC阶梯结终端扩展区6在工艺上没有额外增加步骤，依然是两通过次P型杂质离子注入形成双区P型掺杂SiC阶梯结终端扩展区6，在工艺不变的情况下提高了双区P型掺杂SiC阶梯结终端扩展区6结构的稳定性，仅仅通过改变双区P型掺杂SiC阶梯结终端扩展区6的结构形状就可以提高稳定性，当传统的双区JTE终端保护的二极管结构的P型掺杂SiC阶梯结终端扩展区6的浓度高于优值浓度时，器件的击穿电压就会急剧下降，而阶梯型的双区P型掺杂SiC阶梯结终端扩展区6在一定程度内能够避免上面的问题，降低了器件的击穿电压对结终端扩展区浓度的敏感度提高了结终端扩展结构的稳定性，使得本发明的结构耐压能力好，同时能够容忍更高浓度的结终端扩展区而不发生器件性能下降的问题。
以上显示和描述了本发明的基本原理、主要特征和优点。本行业的技术人员应该了解，本发明不受上述实施例及对比例的限制，上述实施例、对比例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (5)
1.一种高压功率器件的阶梯结终端扩展结构，包括二极管(1)，其特征在于：所述二极管(1)从下至上依次设有阴极(2)、高浓度N型掺杂SiC衬底(3)、低浓度N型掺杂SiC外延层(4)、高浓度P型掺杂SiC欧姆接触区(5)、P型掺杂SiC阶梯结终端扩展区(6)、阳极(7)和氧化层(8)，所述二极管(1)下方设有阴极(2)，所述阴极(2)上方设有高浓度N型掺杂SiC衬底(3)，所述高浓度N型掺杂SiC衬底(3)上方设有低浓度N型掺杂SiC外延层(4)，所述低浓度N型掺杂SiC外延层(4)一侧设有高浓度P型掺杂SiC欧姆接触区(5)，所述低浓度N型掺杂SiC外延层(4)另一侧设有P型掺杂SiC阶梯结终端扩展区(6)，所述的P型掺杂SiC阶梯结终端扩展区(6)由高浓度结终端扩展区(9)和低浓度结终端扩展区(10)组成，所述高浓度结终端扩展区(9)和低浓度结终端扩展区(10)均为阶梯型，高浓度结终端扩展区(9)的顶部和低浓度结终端扩展区(10)的顶部位于同一平面，高浓度结终端扩展区(9)的阶梯型和低浓度结终端扩展区(10)的阶梯型位于所述高浓度结终端扩展区(9)和低浓度结终端扩展区(10)之间，所述高浓度P型掺杂SiC欧姆接触区(5)上方一侧设有阳极(7)，所述高浓度P型掺杂SiC欧姆接触区(5)上方另一侧设有氧化层(8)；
所述低浓度N型掺杂SiC外延层(4)的掺杂浓度为3×1015cm-3，所述低浓度N型掺杂SiC外延层(4)的厚度为30μm；
所述高浓度P型掺杂SiC欧姆接触区(5)的掺杂浓度范围为5×1018-1×1019cm-3；
由所述高浓度结终端扩展区(9)和低浓度结终端扩展区(10)组成双区P型掺杂SiC阶梯结终端扩展区，所述双区P型掺杂SiC阶梯结终端扩展区是通过两次P型杂质离子注入形成的。
2.根据权利要求1所述的一种高压功率器件的阶梯结终端扩展结构，其特征在于：所述氧化层(8)的厚度为0.5-1μm。
3.根据权利要求1所述的一种高压功率器件的阶梯结终端扩展结构，其特征在于：所述P型掺杂SiC阶梯结终端扩展区(6)中呈阶梯型的低浓度结终端扩展区(10)的阶梯长度范围为0-50μm，所述P型掺杂SiC阶梯结终端扩展区(6)中呈阶梯型的高浓度结终端扩展区(9)的阶梯深度范围为0-0.6μm。
4.根据权利要求1所述的一种高压功率器件的阶梯结终端扩展结构，其特征在于：所述P型掺杂SiC阶梯结终端扩展区(6)为单阶梯型结终端扩展区或多阶梯型结终端扩展区中的一种。
5.根据权利要求1所述的一种高压功率器件的阶梯结终端扩展结构，其特征在于：所述P型掺杂SiC阶梯结终端扩展区(6)适用于硅基和宽禁带半导体PIN二极管、化合物半导体PIN二极管、肖特基二极管、金属-氧化物半导体场效应晶体管、绝缘栅双极型晶体管或晶体管功率器件中任意一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811208426.0A CN109326637B (zh) | 2018-10-17 | 2018-10-17 | 一种高压功率器件的阶梯结终端扩展结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811208426.0A CN109326637B (zh) | 2018-10-17 | 2018-10-17 | 一种高压功率器件的阶梯结终端扩展结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109326637A CN109326637A (zh) | 2019-02-12 |
| CN109326637B true CN109326637B (zh) | 2021-08-24 |
Family
ID=65262295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811208426.0A Active CN109326637B (zh) | 2018-10-17 | 2018-10-17 | 一种高压功率器件的阶梯结终端扩展结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109326637B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114005885A (zh) * | 2021-10-29 | 2022-02-01 | 重庆平创半导体研究院有限责任公司 | 一种沟槽型肖特基二极管器件及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010024257B4 (de) * | 2010-06-18 | 2020-04-30 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleiterbauelement mit zweistufigem Dotierungsprofil |
| CN103746002B (zh) * | 2013-12-17 | 2016-04-20 | 西安理工大学 | 一种台阶形沟槽-场限环复合终端结构 |
| CN107123669B (zh) * | 2017-06-28 | 2020-03-17 | 电子科技大学 | 一种碳化硅功率器件终端结构 |
-
2018
- 2018-10-17 CN CN201811208426.0A patent/CN109326637B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109326637A (zh) | 2019-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105210187A (zh) | 半导体装置 | |
| CN103208531B (zh) | 一种快恢复二极管frd芯片及其制作方法 | |
| CN103563087A (zh) | 凹陷终端结构和带有凹陷终端结构的电子器件的制备方法 | |
| CN102969245B (zh) | 一种逆导型集成门极换流晶闸管制作方法 | |
| CN102723363B (zh) | 一种vdmos器件及其制作方法 | |
| CN103022154B (zh) | 一种快速恢复二极管及制造方法 | |
| CN104425630A (zh) | 肖特基势垒二极管和用于制造肖特基势垒二极管的方法 | |
| CN101859703B (zh) | 低开启电压二极管的制备方法 | |
| CN210956686U (zh) | 瞬变电压抑制二极管 | |
| CN110473914B (zh) | 一种SiC-MOS器件的制备方法 | |
| CN109326637B (zh) | 一种高压功率器件的阶梯结终端扩展结构 | |
| CN107134488B (zh) | 一种载流子存储增强的绝缘栅双极型晶体管 | |
| CN203179900U (zh) | 一种快恢复二极管frd芯片 | |
| CN104617094A (zh) | 宽范围大电流高维持电压的双端esd集成保护器件及其制备方法 | |
| CN102263139A (zh) | 一种改进的混合整流二极管结构 | |
| CN103199107B (zh) | 半导体器件及制造方法 | |
| CN207009439U (zh) | 用于碳化硅半导体功率器件的复合终端结构 | |
| CN108695396A (zh) | 一种二极管及其制作方法 | |
| CN102931228B (zh) | 逆导igbt器件及制造方法 | |
| CN102969315B (zh) | 一种逆导型集成门极换流晶闸管 | |
| CN110010677B (zh) | 一种改善结终端延伸结构三极管可靠性的器件结构及其制造方法 | |
| JP6362702B2 (ja) | バイポーラノンパンチスルーパワー半導体デバイス | |
| CN102810562B (zh) | 一种半导体器件及其制造方法 | |
| CN112071918A (zh) | 一种SiC沟槽MPS二极管及其制造方法 | |
| CN203179885U (zh) | 一种沟槽mosfet功率整流器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220715 Address after: No. 501, Huanzhu Road, Jimei North Industrial Zone, Xiamen, Fujian 361021 Patentee after: Xiamen lucky Microelectronics Co.,Ltd. Address before: 310018 no.1158, 2 Baiyang street, Hangzhou Economic Development Zone, Hangzhou City, Zhejiang Province Patentee before: HANGZHOU DIANZI University |