CN109326575A - 一种低成本重布线凸点封装结构的制造方法 - Google Patents

一种低成本重布线凸点封装结构的制造方法 Download PDF

Info

Publication number
CN109326575A
CN109326575A CN201811124910.5A CN201811124910A CN109326575A CN 109326575 A CN109326575 A CN 109326575A CN 201811124910 A CN201811124910 A CN 201811124910A CN 109326575 A CN109326575 A CN 109326575A
Authority
CN
China
Prior art keywords
bump
rdl
photoresist
layer
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811124910.5A
Other languages
English (en)
Other versions
CN109326575B (zh
Inventor
任玉龙
孙鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201811124910.5A priority Critical patent/CN109326575B/zh
Publication of CN109326575A publication Critical patent/CN109326575A/zh
Application granted granted Critical
Publication of CN109326575B publication Critical patent/CN109326575B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种低成本重布线凸点封装结构的制造方法，包括：在晶圆上形成PVD种子层；在PVD种子层表面形成RDL层光刻胶；对形成的RDL层光刻胶进行图形化曝光，形成RDL曝光区域；在曝光后的RDL层光刻胶上形成Bump层光刻胶；进行Bump层光刻胶的图像化曝光，形成Bump曝光区域；显影形成Bump和RDL电镀窗口；电镀形成RDL和Bump结构；以及去除光刻胶及外漏的PVD种子层。该方法将两次光刻工艺结合，通过一次电镀工艺即可以完成重布线和凸点两制程，减少了工艺步骤，缩短了工艺时间，可以节约设备、材料成本，提高产能。

Description

一种低成本重布线凸点封装结构的制造方法
技术领域
本发明涉及半导体或MEMS(微机电***)封装技术领域，尤其涉及一种低成本重布线凸点封装结构的制造方法。
背景技术
随着半导体技术，尤其是半导体封装技术的发展，基于凸点(Bump)的BGA封装技术比传统的基于引脚的贴装和插装具有具有更小的体积、更好的散热性能和电性能。此外传感器、射频器件的封装采用凸点工艺具有更好的工艺适配性和热、电性能。
现有的凸点工艺通常包括重新布局布线工艺和Bumping工艺，这种工艺会涉及两套光刻制程，即：首先通过PVD种子层沉积、涂胶、曝光、显影、电镀、去胶、去除PVD种子层以及涂覆绝缘层(如PI)形成重新布局布线(RDL)层；然后再一次通过PVD种子层沉积、涂胶、曝光、显影、电镀、去胶、去除PVD种子层以及回流焊形成凸点。
上述现有的凸点工艺存在工艺流程长，需要完成两套光刻工艺，工艺成本高等缺点。尤其在针对MEMS器件封装及其他传感器件封装时，对成本要求较高，同时其相对大尺寸的重新布局布线(RDL)层对电镀工艺的精度要求不高时，希望能简化上述凸点工艺制程。
为了至少部分的克服上述现有技术中凸点工艺存在的工艺流程长、成本高等问题，本发明提出了一种低成本重布线凸点封装结构的制造方法，将两次光刻工艺结合，通过一次电镀工艺即可以完成重布线和凸点两制程，减少了工艺步骤，缩短了工艺时间，可以节约设备、材料成本，提高产能。
发明内容
针对现有技术中凸点工艺存在的工艺流程长、成本高等问题，根据本发明的一个实施例，提供一种一种低成本重布线凸点封装结构的制造方法，包括：在晶圆上形成PVD种子层；在PVD种子层表面形成RDL层光刻胶；对形成的RDL层光刻胶进行图形化曝光，形成RDL曝光区域；在曝光后的RDL层光刻胶上形成Bump层光刻胶；进行Bump层光刻胶的图像化曝光，形成Bump曝光区域；显影形成Bump和RDL电镀窗口；电镀形成RDL和Bump结构；以及去除光刻胶及外漏的PVD种子层。
在本发明的一个实施例中，所述Bump层光刻胶的厚度大于所述RDL层光刻胶的厚度，Bump层光刻胶和RDL层光刻胶都为正胶。
在本发明的一个实施例中，所述电镀形成RDL和Bump结构的Bump为导电铜柱。
在本发明的一个实施例中，所述电镀形成RDL和Bump结构的Bump为锡银焊球或锡银铜焊球。
在本发明的一个实施例中，该方法还包括对Bump结构进行回流焊。
根据本发明的另一个实施例，提供一种低成本重布线凸点封装结构的制造方法，包括：
在晶圆上形成PVD种子层；
在PVD种子层表面形成RDL层光刻胶；
对形成的RDL层光刻胶进行图形化曝光，形成RDL曝光区域；
对RDL层光刻胶进行显影，形成RDL电镀窗口；
在显影后的RDL层光刻胶上形成Bump层光刻胶；
进行Bump层光刻胶的图像化曝光，形成Bump曝光区域；
显影形成Bump电镀窗口；
电镀形成RDL和Bump结构；以及
去除光刻胶及外漏的PVD种子层。
在本发明的另一个实施例中，所述Bump层光刻胶为帖覆的光刻胶干膜，其厚度大于所述RDL层光刻胶的厚度。
在本发明的另一个实施例中，所述电镀形成RDL和Bump结构的Bump为导电铜柱。
在本发明的另一个实施例中，所述电镀形成RDL和Bump结构的Bump为锡银焊球或锡银铜柱。
在本发明的另一个实施例中，该方法还包括对Bump结构进行回流焊。
本发明提出了一种低成本重布线凸点封装结构的制造方法，通过在曝光后的重新布局布线光刻胶层上直接进行Bump层光刻胶涂胶、曝光工艺，然后进行一次同步显影、电镀、去胶、去除PVD种子层等工艺形成RDL和凸点。减少了现有工艺的步骤，缩短了工艺时间，可以节约设备、材料成本，提高产能。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出一种低成本重布线凸点封装结构100的剖面示意图。
图2A至图2I示出根据本发明的一个实施例形成一种低成本重布线凸点封装结构100的过程剖面示意图。
图3示出的是根据本发明的一个实施例形成一种低成本重布线凸点封装结构100的流程图300。
图4A至图4J示出根据本发明的又一实施例形成一种低成本重布线凸点封装结构100的过程剖面示意图。
图5示出的是根据本发明的又一实施例形成一种低成本重布线凸点封装结构100的流程图500。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明提出了一种低成本重布线凸点封装结构的制造方法，通过在曝光后的重新布局布线光刻胶层上直接进行Bump层光刻胶涂胶、曝光工艺，然后进行一次同步显影、电镀、去胶、去除PVD种子层等工艺形成RDL和凸点。减少了现有工艺的步骤，缩短了工艺时间，可以节约设备、材料成本，提高产能。
下面结合图1来详细介绍根据本发明的一个实施例的一种低成本重布线凸点封装结构。图1示出一种低成本重布线凸点封装结构100的剖面示意图。如图1所示，该低成本重布线凸点封装结构100进一步包括晶圆101、芯片焊盘102、重新布局布线(RDL)103以及凸点(Bump)104。
晶圆101为已经完成芯片或传感器等器件制作的晶圆。在本发明的一个实施例中，晶圆101可以是已经完成三维微加工工艺的MEMS器件。晶圆101可以是硅片晶圆也可以是其他衬底的晶圆，如玻璃衬底、碳化硅衬底等。
芯片焊盘102是晶圆101上功能器件的电和/或信号的外部接口。在通常的工艺中，后续封装需要重新布局布线将芯片焊盘102重置到其他位置，以获得芯片更好的电学、热学以及机械性能。
重新布局布线(RDL)103用于将芯片焊盘102重置到其他位置，使封装后的芯片获得更好的电学、热学以及机械性能。重新布局布线(RDL)103一端与芯片焊盘102电互连，另一端与凸点(Bump)电互连。重新布局布线(RDL)103通常为铜材料。
凸点(Bump)104作为芯片的外接电和/或信号的接口。凸点(Bump)104可以为导电铜柱(Copper pillar)或焊球。
下面结合图2A至图2I以及图3来详细描述形成该种低成本重布线凸点封装结构100的过程。图2A至图2I示出根据本发明的一个实施例形成一种低成本重布线凸点封装结构100的过程剖面示意图；图3示出的是根据本发明的一个实施例形成一种低成本重布线凸点封装结构100的流程图300。
首先，在步骤301，如图2A所示，在晶圆201上形成PVD种子层202。在本发明的一个实施例中，PVD种子层202通过PVD沉积形成，材料为铬铜，其中铬层厚度约为500埃，铜层厚度约为1000埃至3000埃。
接下来，在步骤302，如图2B所示，在晶圆201的PVD种子层202表面形成RDL层光刻胶203。形成RDL层光刻胶203的具体步骤进一步包括滴胶、刷胶、烘胶。在本发明的一个具体实施例中，RDL层光刻胶203为正胶，厚度约为3微米至10微米。
然后，在步骤303，如图2C所示，对形成的RDL层光刻胶203进行图形化曝光，形成RDL曝光区域204。
接下来，在步骤304，如图2D所示，在曝光后的RDL层光刻胶203上形成Bump层光刻胶205。根据凸点设计的需要，Bump层光刻胶205通常比RDL层光刻胶203厚。为了实现Bump层光刻胶205和RDL层光刻胶203的同步显影和去胶，Bump层光刻胶205也为正胶。
然后，在步骤305，如图2E所示，进行Bump层光刻胶205的图像化曝光，形成Bump曝光区域206。
接下来，在步骤306，如图2F所示，显影形成Bump和RDL电镀窗口207。显影后Bump和RDL电镀窗口207暴露出PVD种子层202。
然后，在步骤307，如图2G所示，电镀形成RDL和Bump结构208。在本发明的一个具体实施例中，RDL层为铜层，Bump为铜柱(Copper Pillar)，具体的电镀工艺可通过一次性同步电镀铜形成。在本发明的又一具体实施例中，RDL层为铜层，Bump为锡银或锡银铜焊球，在具体电镀时通过先在铜电镀槽中电镀形成RDL以及Bump底层的铜焊盘，然后再在另一个锡银或锡银铜电镀槽中电镀后续的Bump。
最后，在步骤308，如图2H所示，去除光刻胶203、205及外漏的PVD种子层202。在本发明的一个具体实施例中，先通过光刻胶剥离液去除光刻胶203、205，清洗后，在通过湿法刻蚀工艺去除PVD种子层202。为了保护RDL层的结合力，在刻蚀时需要控制刻蚀工艺，防止过度侧蚀。
同时可选的包括步骤309，在步骤309，如图2I所示，对Bump进行回流。
下面结合图4A至图4J以及图5来详细描述又一形成该种低成本重布线凸点封装结构100的过程。图4A至图4J示出根据本发明的又一实施例形成一种低成本重布线凸点封装结构100的过程剖面示意图；图5示出的是根据本发明的又一实施例形成一种低成本重布线凸点封装结构100的流程图500。
首先，在步骤501，如图4A所示，和步骤301类似，在晶圆401上形成PVD种子层402。在本发明的一个实施例中，PVD种子层402通过PVD沉积形成，材料为钛铜，其中钛层厚度约为500埃，铜层厚度约为1000埃至3000埃。
接下来，在步骤502，如图4B所示，在晶圆401的PVD种子层402表面形成RDL层光刻胶403。形成RDL层光刻胶403的具体步骤进一步包括滴胶、刷胶、烘胶。在本发明的一个具体实施例中，RDL层光刻胶403为正胶，厚度约为3微米至10微米。
然后，在步骤503，如图4C所示，对形成的RDL层光刻胶403进行图形化曝光，形成RDL曝光区域404。
接下来，在步骤504，如图4D所示，对RDL层光刻胶403进行显影形成RDL电镀窗口405。
然后，在步骤505，如图4E所示，在显影后的RDL层光刻胶403上形成Bump层光刻胶406。在本发明的一个具体实施例中，Bump层光刻胶406通过贴光刻胶干膜形成。
接下来，在步骤506，如图4F所示，进行Bump层光刻胶406的图像化曝光，形成Bump曝光区域407。
然后，在步骤507，如图4G所示，显影形成Bump电镀窗口408。显影后Bump电镀窗口408和RDL电镀窗口405导通，并暴露出PVD种子层402。
接下，在步骤508，如图4H所示，电镀形成RDL和Bump结构409。在本发明的一个具体实施例中，RDL层为铜层，Bump为铜柱(Copper Pillar)。在本发明的又一具体实施例中，RDL层为铜层，Bump为锡银或锡银铜柱。
最后，在步骤509，如图4I所示，去除光刻胶403、406及外漏的PVD种子层402。在本发明的一个具体实施例中，先通过光刻胶剥离液去除光刻胶403、406，清洗后，在通过湿法刻蚀工艺去除PVD种子层402。为了保护RDL层的结合力，在刻蚀时需要控制刻蚀工艺，防止过度侧蚀。
同时可选的包括步骤510，在步骤510，如图4J所示，对Bump进行回流。
基于本发明提供的该种低成本重布线凸点封装结构的制造方法，通过在曝光后的重新布局布线光刻胶层上直接进行Bump层光刻胶涂胶、曝光工艺，然后进行一次同步显影、电镀、去胶、去除PVD种子层等工艺形成RDL和凸点。减少了现有工艺的步骤，缩短了工艺时间，可以节约设备、材料成本，提高产能。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种低成本重布线凸点封装结构的制造方法，包括：
在晶圆上形成PVD种子层；
在PVD种子层表面形成RDL层光刻胶；
对形成的RDL层光刻胶进行图形化曝光，形成RDL曝光区域；
在曝光后的RDL层光刻胶上形成Bump层光刻胶；
进行Bump层光刻胶的图像化曝光，形成Bump曝光区域；
显影形成Bump和RDL电镀窗口；
电镀形成RDL和Bump结构；以及
去除光刻胶及外漏的PVD种子层。
2.如权利要求1所述的方法，其特征在于，所述Bump层光刻胶的厚度大于所述RDL层光刻胶的厚度，Bump层光刻胶和RDL层光刻胶都为正胶。
3.如权利要求1所述的方法，其特征在于，所述电镀形成RDL和Bump结构的Bump为导电铜柱。
4.如权利要求1所述的方法，其特征在于，所述电镀形成RDL和Bump结构的Bump为锡银焊球或锡银铜焊球。
5.如权利要求4所述的方法，其特征在于，还包括对Bump结构进行回流焊。
6.一种低成本重布线凸点封装结构的制造方法，包括：
在晶圆上形成PVD种子层；
在PVD种子层表面形成RDL层光刻胶；
对形成的RDL层光刻胶进行图形化曝光，形成RDL曝光区域；
对RDL层光刻胶进行显影，形成RDL电镀窗口；
在显影后的RDL层光刻胶上形成Bump层光刻胶；
进行Bump层光刻胶的图像化曝光，形成Bump曝光区域；
显影形成Bump电镀窗口；
电镀形成RDL和Bump结构；以及
去除光刻胶及外漏的PVD种子层。
7.如权利要求6所述的方法，其特征在于，所述Bump层光刻胶为帖覆的光刻胶干膜，其厚度大于所述RDL层光刻胶的厚度。
8.如权利要求6所述的方法，其特征在于，所述电镀形成RDL和Bump结构的Bump为导电铜柱。
9.如权利要求6所述的方法，其特征在于，所述电镀形成RDL和Bump结构的Bump为锡银焊球或锡银铜柱。
10.如权利要求9所述的方法，其特征在于，还包括对Bump结构进行回流焊。
CN201811124910.5A 2018-09-26 2018-09-26 一种低成本重布线凸点封装结构的制造方法 Active CN109326575B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811124910.5A CN109326575B (zh) 2018-09-26 2018-09-26 一种低成本重布线凸点封装结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811124910.5A CN109326575B (zh) 2018-09-26 2018-09-26 一种低成本重布线凸点封装结构的制造方法

Publications (2)

Publication Number Publication Date
CN109326575A true CN109326575A (zh) 2019-02-12
CN109326575B CN109326575B (zh) 2020-03-31

Family

ID=65266001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811124910.5A Active CN109326575B (zh) 2018-09-26 2018-09-26 一种低成本重布线凸点封装结构的制造方法

Country Status (1)

Country Link
CN (1) CN109326575B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110320760A (zh) * 2019-05-29 2019-10-11 宁波芯健半导体有限公司 一种通过多次曝光保证Wafer ID可识别的曝光方法
CN110544679A (zh) * 2019-08-30 2019-12-06 颀中科技（苏州）有限公司 芯片重布线结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294862A (ja) * 2005-04-11 2006-10-26 Fujikura Ltd 配線基板の製造方法及び配線基板
JP2007258629A (ja) * 2006-03-27 2007-10-04 Yamaha Corp チップサイズパッケージの製造方法
US20110074025A1 (en) * 2007-01-31 2011-03-31 Sanyo Electric Co., Ltd. Semiconductor module, method of manufacturing semiconductor module, and mobile device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294862A (ja) * 2005-04-11 2006-10-26 Fujikura Ltd 配線基板の製造方法及び配線基板
JP2007258629A (ja) * 2006-03-27 2007-10-04 Yamaha Corp チップサイズパッケージの製造方法
US20110074025A1 (en) * 2007-01-31 2011-03-31 Sanyo Electric Co., Ltd. Semiconductor module, method of manufacturing semiconductor module, and mobile device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110320760A (zh) * 2019-05-29 2019-10-11 宁波芯健半导体有限公司 一种通过多次曝光保证Wafer ID可识别的曝光方法
CN110544679A (zh) * 2019-08-30 2019-12-06 颀中科技（苏州）有限公司 芯片重布线结构及其制备方法

Also Published As

Publication number Publication date
CN109326575B (zh) 2020-03-31

Similar Documents

Publication Publication Date Title
CN103178047B (zh) 半导体器件及其制作方法
CN102201383B (zh) 电子元件封装体及其制造方法
KR100605314B1 (ko) 재배선 보호 피막을 가지는 웨이퍼 레벨 패키지의 제조 방법
TW200849422A (en) Wafer structure and method for fabricating the same
CN103050476B (zh) 形成用于导电互连结构的保护和支撑结构的器件和方法
CN105097744A (zh) 晶片封装体及其制造方法
JP2006128597A (ja) チップサイズパッケージの構造、及びその形成方法
CN105621345B (zh) Mems芯片集成的封装结构及封装方法
CN105047619B (zh) 晶片堆叠封装体及其制造方法
JP2020074436A (ja) アンダーバンプメタル構造体用のカラー並びにそれに関連するシステム及び方法
JP4703938B2 (ja) ウェーハレベルパッケージの空気パッドハンダ接合構造及びその製造方法
CN101814476B (zh) 半导体装置
CN102386104A (zh) 四边扁平无接脚封装方法
CN208904014U (zh) 一种多芯片层叠扇出型封装结构
CN109979903A (zh) 具有凸块结构的半导体器件和制造半导体器件的方法
CN109326575A (zh) 一种低成本重布线凸点封装结构的制造方法
CN105140140B (zh) 一种晶圆级焊锡微凸点的制作方法
CN103354224B (zh) 半导体器件扇出倒装芯片封装结构
CN103325692B (zh) 半导体器件扇出倒装芯片封装结构的制作方法
CN101656241B (zh) 具有基板支柱的封装结构及其封装方法
CN111656496A (zh) 半导体装置
TWI419284B (zh) 晶片之凸塊結構及凸塊結構之製造方法
KR100874588B1 (ko) 전기적 특성 평가가 가능한 플립칩 및 이것의 제조 방법
TWI447823B (zh) 四邊扁平無接腳封裝方法
CN106601715A (zh) 集成电路芯片及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant