CN109309150B - 一种氮化镓基发光二极管外延片及其制作方法 - Google Patents

一种氮化镓基发光二极管外延片及其制作方法 Download PDF

Info

Publication number
CN109309150B
CN109309150B CN201810932053.5A CN201810932053A CN109309150B CN 109309150 B CN109309150 B CN 109309150B CN 201810932053 A CN201810932053 A CN 201810932053A CN 109309150 B CN109309150 B CN 109309150B
Authority
CN
China
Prior art keywords
layer
gallium nitride
type gallium
type
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810932053.5A
Other languages
English (en)
Other versions
CN109309150A (zh
Inventor
葛永晖
郭炳磊
王群
吕蒙普
胡加辉
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201810932053.5A priority Critical patent/CN109309150B/zh
Publication of CN109309150A publication Critical patent/CN109309150A/zh
Application granted granted Critical
Publication of CN109309150B publication Critical patent/CN109309150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种氮化镓基发光二极管外延片及其制作方法,属于半导体技术领域。外延片包括衬底、电子提供层、有源层和空穴提供层,电子提供层、有源层和空穴提供层依次层叠在衬底上,电子提供层包括N型氮化镓层以及***在N型氮化镓层中的至少一个P型氮化镓层,N型氮化镓层的厚度大于电子提供层的厚度的1/2。本发明通过在N型氮化镓层中***至少一个P型氮化镓层形成电子提供层,P型氮化镓层和N型氮化镓层形成PN结,P型氮化镓层和N型氮化镓层变成空间电荷区,空间电荷区内存在可以横向移动的自由电荷,可以提升电子的横向扩展能力,增加电子提供层中电流的扩展与传输,降低电子提供层的体电阻,进而降低芯片的正向电压。

Description

一种氮化镓基发光二极管外延片及其制作方法
技术领域
本发明涉及半导体技术领域,特别涉及一种氮化镓基发光二极管外延片及其制作方法。
背景技术
发光二极管(英文:Light Emitting Diode,简称:LED)是一种能发光的半导体电子元件。LED因具有节能环保、可靠性高、使用寿命长等优点而受到广泛的关注,近年来在背景光源和显示屏领域大放异彩,并且开始向民用照明市场进军。由于民用照明侧重于产品的省电节能和使用寿命,因此降低LED的串联电阻和提高LED的抗静电能力显得尤为关键。
外延片是LED制备过程中的初级成品。现有的LED外延片包括衬底、N型半导体层、有源层和P型半导体层,N型半导体层、有源层和P型半导体层依次层叠在衬底上。P型半导体层用于提供进行复合发光的空穴,N型半导体层用于提供进行复合发光的电子,有源层用于进行电子和空穴的辐射复合发光,衬底用于为外延材料提供生长表面。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
外延片进行芯片工艺形成的正装芯片或者倒装芯片中,N型半导体层中的电子是沿与外延片的层叠方向垂直的方向进行迁移。为了避免正装芯片或者倒装芯片的正向电压过高,N型半导体层通常会比较厚。但是这样在N型半导体层中重掺硅等N型掺杂剂时容易引入较多的缺陷和杂质,而引入的缺陷和杂质会影响到N型半导体层中电子的扩展,导致电子在N型半导体层中的分布不均匀,降低LED的发光效率。
发明内容
本发明实施例提供了一种氮化镓基发光二极管外延片及其制作方法,能够解决现有技术在不影响芯片正向电压的情况下提高N型半导体层中电子的扩展能力的问题。所述技术方案如下:
一方面,本发明实施例提供了一种氮化镓基发光二极管外延片,所述氮化镓基发光二极管外延片包括衬底、电子提供层、有源层和空穴提供层,所述电子提供层、所述有源层和所述空穴提供层依次层叠在所述衬底上,所述电子提供层包括N型氮化镓层以及***在所述N型氮化镓层中的至少一个P型氮化镓层,所述N型氮化镓层的厚度大于所述电子提供层的厚度的1/2。
可选地,每个所述P型氮化镓层的厚度为5nm~30nm。
优选地,所述P型氮化镓层的数量为1个~20个。
更优选地,所述电子提供层的厚度为2μm~8μm。
可选地,每个所述P型氮化镓层中P型掺杂剂的掺杂浓度与所述N型氮化镓层中N型掺杂剂的掺杂浓度相同。
优选地,每个所述P型氮化镓层中P型掺杂剂的掺杂浓度为1018cm-3~1020cm-3,所述N型氮化镓层中N型掺杂剂的掺杂浓度为1018cm-3~1020cm-3
另一方面,本发明实施例提供了一种氮化镓基发光二极管外延片的制作方法,所述制作方法包括:
提供一衬底;
在所述衬底上依次生长电子提供层、有源层和空穴提供层;
其中,所述电子提供层包括N型氮化镓层以及***在所述N型氮化镓层中的至少一个P型氮化镓层,所述N型氮化镓层的厚度大于所述电子提供层的厚度的1/2。
可选地,在生长所述P型氮化镓层之后,所述制作方法还包括:
采用氢氟酸缓冲腐蚀液对所述P型氮化镓层的表面进行处理。
可选地,所述P型氮化镓层的生长条件与所述N型氮化镓层的生长条件相同,所述生长条件包括生长温度和生长压力。
优选地,所述电子提供层的生长温度为1000℃~1200℃,所述电子提供层的生长压力为100torr~500torr。
本发明实施例提供的技术方案带来的有益效果是:
通过在N型氮化镓层中***至少一个P型氮化镓层形成电子提供层,由于N型氮化镓层的厚度大于电子提供层的厚度的1/2,因此电子提供层可以为有源层提供复合发光的电子。同时P型氮化镓层和N型氮化镓层形成PN结,P型氮化镓层和N型氮化镓层变成空间电荷区,空间电荷区内存在可以横向移动的自由电荷,可以提升电子的横向扩展能力,增加电子提供层中电流的扩展与传输,降低电子提供层的体电阻,进而降低芯片的正向电压。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例供的一种氮化镓基发光二极管外延片的结构示意图;
图2是本发明实施例提供的一种电子提供层的结构示意图;
图3是本发明实施例提供的另一种电子提供层的结构示意图;
图4是本发明实施例提供的又一种电子提供层的结构示意图;
图5是本发明实施例提供的又一种电子提供层的结构示意图;
图6是本发明实施例提供的一种氮化镓基发光二极管外延片的制作方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种氮化镓基发光二极管外延片。图1为本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图。参见图1,该氮化镓基发光二极管外延片包括衬底10、电子提供层20、有源层30和空穴提供层40,电子提供层20、有源层30和空穴提供层40依次层叠在衬底10上。
图2为本发明实施例提供的一种电子提供层的结构示意图,图3为本发明实施例提供的另一种电子提供层的结构示意图,图4为本发明实施例提供的又一种电子提供层的结构示意图,图5为本发明实施例提供的又一种电子提供层的结构示意图。参见图2~图5,在本实施例中,电子提供层20包括N型氮化镓层21以及***在N型氮化镓层21中的至少一个P型氮化镓层22,N型氮化镓层21的厚度大于电子提供层20的厚度的1/2。
本发明实施例通过在N型氮化镓层中***至少一个P型氮化镓层形成电子提供层,由于N型氮化镓层的厚度大于电子提供层的厚度的1/2,因此电子提供层可以为有源层提供复合发光的电子。同时P型氮化镓层和N型氮化镓层形成PN结,P型氮化镓层和N型氮化镓层变成空间电荷区,空间电荷区内存在可以横向移动的自由电荷,可以提升电子的横向扩展能力,增加电子提供层中电流的扩展与传输,降低电子提供层的体电阻,进而降低芯片的正向电压。
在实际应用中,如图2和图3所示,N型氮化镓层21中***的P型氮化镓层22的数量可以为一个;如图4和图5所示,N型氮化镓层21中***的P型氮化镓层22的数量也可以为多个。如图2和图4所示,P型氮化镓层22可以均匀***在N型氮化镓层21中,即P型氮化镓层22两侧的N型氮化镓层21的厚度相同;如图3和图5所示,P型氮化镓层22也可以随意***在N型氮化镓层21中的任意位置,即P型氮化镓层22两侧的N型氮化镓层21的厚度不同。需要说明的是,图2~图5中P型氮化镓层的数量和***位置仅为举例,本发明的具体实现并不限制于此。
可选地,每个P型氮化镓层22的厚度可以为5nm~30nm,优选为20nm。如果P型氮化镓层的厚度小于5nm,则可能由于P型氮化镓层较薄而无法与N型氮化镓层配合形成PN结,导致无法有效提升电子的横向扩展能力;如果P型氮化镓层的厚度大于30nm,则可能由于P型氮化镓层较厚而与N型氮化镓层中的电子复合,减少电子提供层注入有源层中的电子数量,最终降低LED的发光效率。
进一步地,P型氮化镓层22的数量可以为1个~20个,优选为10个。如果P型氮化镓层的数量大于20个,则可能由于P型氮化镓层的数量较多而与N型氮化镓层中的电子复合,减少电子提供层注入有源层中的电子数量,最终降低LED的发光效率。
更进一步地,电子提供层20的厚度可以为2μm~8μm,优选为5μm。如果电子提供层的厚度小于2μm,则可能由于电子提供层较薄而导致LED芯片的正向电压较高;如果电子提供层的厚度大于8μm,则可能由于电子提供层较厚而造成材料的浪费。
可选地,每个P型氮化镓层22中P型掺杂剂的掺杂浓度可以与N型氮化镓层21中N型掺杂剂的掺杂浓度相同。
P型氮化镓层和N型氮化镓层采用相同的掺杂浓度,实现上更为简单方便。同时在相同的掺杂浓度下,P型掺杂剂提供的空穴数量会远小于N型掺杂剂提供的电子数量,不会影响到电子提供层向有源层注入电子。
具体地,每个P型氮化镓层22中P型掺杂剂的掺杂浓度可以为1018cm-3~1020cm-3,优选为1019cm-3。如果P型氮化镓层中P型掺杂剂的掺杂浓度小于1018cm-3,则可能由于P型氮化镓层中P型掺杂剂的掺杂浓度较低而无法与N型氮化镓层配合形成PN结,导致无法有效提升电子的横向扩展能力;如果P型氮化镓层中P型掺杂剂的掺杂浓度大于1020cm-3,则可能由于P型氮化镓层中P型掺杂剂的掺杂浓度较高而与N型氮化镓层中的电子复合,减少电子提供层注入有源层中的电子数量,最终降低LED的发光效率。
具体地,N型氮化镓层21中N型掺杂剂的掺杂浓度可以为1018cm-3~1020cm-3,优选为1019cm-3。如果N型氮化镓层中N型掺杂剂的掺杂浓度小于1018cm-3,则可能由于N型氮化镓层中N型掺杂剂的掺杂浓度较低而影响电子提供层向有源层中注入电子;如果N型氮化镓层中N型掺杂剂的掺杂浓度大于1020cm-3,则可能由于N型氮化镓层中N型掺杂剂的掺杂浓度较高而影响外延片整体的晶体质量,最终降低LED的发光效率。
具体地,衬底10的材料可以采用蓝宝石(主要材料为三氧化二铝),如晶向为[0001]的蓝宝石。有源层30可以包括多个量子阱和多个量子垒,多个量子阱和多个量子垒交替层叠设置;量子阱的材料可以采用氮化铟镓(InGaN),如InxGa1-xN,0<x<1,量子垒的材料可以采用氮化镓。空穴提供层40的材料可以采用P型掺杂(如镁)的氮化镓。
进一步地,量子阱的厚度可以为3nm~4nm,优选为3.5nm;量子垒的厚度可以为9nm~20nm,优选为15nm;量子阱的数量与量子垒的数量相同,量子垒的数量可以为5个~11个,优选为8个。空穴提供层40的厚度可以为100nm~500nm,优选为300nm;空穴提供层40中P型掺杂剂的掺杂浓度可以为1018/cm3~1020/cm3,优选为1019/cm3
可选地,如图1所示,该氮化镓基发光二极管外延片还可以包括缓冲层51,缓冲层51设置在衬底10和电子提供层20之间,以缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷,并为氮化镓材料外延生长提供成核中心。
具体地,缓冲层51的材料可以采用氮化镓。
进一步地,缓冲层51的厚度可以为15nm~40nm,优选为25nm。
优选地,如图1所示,该氮化镓基发光二极管外延片还可以包括未掺杂氮化镓层52,未掺杂氮化镓层52设置在缓冲层51和电子提供层20之间,以进一步缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷,为外延片主体结构提供晶体质量较好的生长表面。
在具体实现时,缓冲层为首先在图形化衬底上低温生长的一层较薄的氮化镓,因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长,会形成多个相互独立的三维岛状结构,称为三维成核层;然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长,形成二维平面结构,称为二维恢复层;最后在二维生长层上高温生长一层较厚的氮化镓,称为本征氮化镓层。本实施例中将三维成核层、二维恢复层和本征氮化镓层统称为未掺杂氮化镓层。
进一步地,三维成核层的厚度可以为100nm~600nm,优选为350nm;二维恢复层的厚度可以为500nm~800nm,优选为650nm;本征氮化镓层的厚度可以为800nm~2μm,优选为1.4μm。
可选地,如图1所示,该氮化镓基发光二极管外延片还可以包括应力释放层60,应力释放层60设置在电子提供层20和有源层30之间,以对蓝宝石和氮化镓之间晶格失配产生的应力进行释放,提高有源层的晶体质量,有利于电子和空穴在有源层进行辐射复合发光,提高LED的内量子效率,进而提高LED的发光效率。
具体地,应力释放层60的材料可以采用镓铟铝氮(AlInGaN),可以有效释放蓝宝石和氮化镓晶格失配产生的应力,改善外延片的晶体质量,提高LED的发光效率。
优选地,应力释放层60中铝组分的摩尔含量可以小于或等于0.2,应力释放层60中铟组分的摩尔含量可以小于或等于0.05,以避免造成不良影响。
进一步地,应力释放层60的厚度可以为50nm~500nm,优选为300nm。
可选地,如图1所示,该氮化镓基发光二极管外延片还可以包括电子阻挡层71,电子阻挡层71设置在有源层30和空穴提供层40之间,以避免电子跃迁到空穴提供层中与空穴进行非辐射复合,降低LED的发光效率。
具体地,电子阻挡层71的材料可以采用P型掺杂的氮化铝镓(AlGaN),如AlyGa1-yN,0.1<y<0.5。
进一步地,电子阻挡层71的厚度可以为50nm~150nm,优选为100nm。
优选地,如图1所示,该氮化镓基发光二极管外延片还可以包括低温P型层72,低温P型层72设置在有源层30和电子阻挡层71之间,以避免电子阻挡层较高的生长温度造成有源层中的铟原子析出,影响发光二极管的发光效率。
具体地,低温P型层72的材料可以为与空穴提供层40的材料相同。在本实施例中,低温P型层72的材料可以为P型掺杂的氮化镓。
进一步地,低温P型层72的厚度可以为10nm~50nm,优选为30nm;低温P型层72中P型掺杂剂的掺杂浓度可以为1018/cm3~1020/cm3,优选为1019/cm3
可选地,如图1所示,该氮化镓基发光二极管外延片还可以包括P型接触层80,P型接触层80设置在空穴提供层40上,以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。
具体地,P型接触层80的材料可以采用P型掺杂的氮化铟镓。
进一步地,P型接触层80的厚度可以为5nm~100nm,优选为50nm;P型接触层80中P型掺杂剂的掺杂浓度可以为1021/cm3~1022/cm3,优选为5*1021/cm3
图1所示的氮化镓基发光二极管外延片的一种具体实现包括:衬底10、电子提供层20、有源层30和空穴提供层40,电子提供层20、有源层30和空穴提供层40依次层叠在衬底10上。其中,衬底10的材料采用蓝宝石;电子提供层20包括N型氮化镓层21以及***在N型氮化镓层21中的1个P型氮化镓层22,P型氮化镓层22的厚度为30nm,P型氮化镓层22中P型掺杂剂的掺杂浓度为1018cm-3,N型氮化镓层21中N型掺杂剂的掺杂浓度为1018cm-3,电子提供层20的厚度为2μm;有源层30包括交替层叠的8个量子阱和8个量子垒,量子阱的材料采用氮化铟镓,量子阱的厚度为3.5nm,量子垒的材料采用氮化镓,量子垒的厚度为15nm;空穴提供层的材料采用P型掺杂的氮化镓,厚度为300nm,P型掺杂剂的掺杂浓度为1019cm-3
将上述外延片制成芯片,与电子提供层由一个厚度为4μm、掺杂有浓度为1019cm-3的N型掺杂剂的GaN层组成且其它层结构相同的外延片制成的芯片相比,发光效率提高了1%~2%。
图1所示的氮化镓基发光二极管外延片的另一种具体实现包括:衬底10、电子提供层20、有源层30和空穴提供层40,电子提供层20、有源层30和空穴提供层40依次层叠在衬底10上。其中,衬底10的材料采用蓝宝石;电子提供层20包括N型氮化镓层21以及***在N型氮化镓层21中的2个P型氮化镓层22,P型氮化镓层22的厚度为20nm,P型氮化镓层22中P型掺杂剂的掺杂浓度为1019cm-3,N型氮化镓层21中N型掺杂剂的掺杂浓度为1019m-3,电子提供层20的厚度为4μm;有源层30包括交替层叠的8个量子阱和8个量子垒,量子阱的材料采用氮化铟镓,量子阱的厚度为3.5nm,量子垒的材料采用氮化镓,量子垒的厚度为15nm;空穴提供层的材料采用P型掺杂的氮化镓,厚度为300nm,P型掺杂剂的掺杂浓度为1019cm-3
将上述外延片制成芯片,与电子提供层由一个厚度为4μm、掺杂有浓度为1019cm-3的N型掺杂剂的GaN层组成且其它层结构相同的外延片制成的芯片相比,发光效率提高了2%~3%。
图1所示的氮化镓基发光二极管外延片的又一种具体实现包括:衬底10、电子提供层20、有源层30和空穴提供层40,电子提供层20、有源层30和空穴提供层40依次层叠在衬底10上。其中,衬底10的材料采用蓝宝石;电子提供层20包括N型氮化镓层21以及***在N型氮化镓层21中的10个P型氮化镓层22,P型氮化镓层22的厚度为10nm,P型氮化镓层22中P型掺杂剂的掺杂浓度为1019cm-3,N型氮化镓层21中N型掺杂剂的掺杂浓度为1019cm-3,电子提供层20的厚度为4μm;有源层30包括交替层叠的8个量子阱和8个量子垒,量子阱的材料采用氮化铟镓,量子阱的厚度为3.5nm,量子垒的材料采用氮化镓,量子垒的厚度为15nm;空穴提供层的材料采用P型掺杂的氮化镓,厚度为300nm,P型掺杂剂的掺杂浓度为1019cm-3
将上述外延片制成芯片,与电子提供层由一个厚度为4μm、掺杂有浓度为1019cm-3的N型掺杂剂的GaN层组成且其它层结构相同的外延片制成的芯片相比,发光效率提高了3%~5%。
图1所示的氮化镓基发光二极管外延片的又一种具体实现包括:衬底10、电子提供层20、有源层30和空穴提供层40,电子提供层20、有源层30和空穴提供层40依次层叠在衬底10上。其中,衬底10的材料采用蓝宝石;电子提供层20包括N型氮化镓层21以及***在N型氮化镓层21中的20个P型氮化镓层22,P型氮化镓层22的厚度为5nm,P型氮化镓层22中P型掺杂剂的掺杂浓度为1020cm-3,N型氮化镓层21中N型掺杂剂的掺杂浓度为1020cm-3,电子提供层20的厚度为8μm;有源层30包括交替层叠的8个量子阱和8个量子垒,量子阱的材料采用氮化铟镓,量子阱的厚度为3.5nm,量子垒的材料采用氮化镓,量子垒的厚度为15nm;空穴提供层的材料采用P型掺杂的氮化镓,厚度为300nm,P型掺杂剂的掺杂浓度为1019cm-3
将上述外延片制成芯片,与电子提供层由一个厚度为4μm、掺杂有浓度为1019cm-3的N型掺杂剂的GaN层组成且其它层结构相同的外延片制成的芯片相比,发光效率提高了3%~4%。
本发明实施例提供了一种氮化镓基发光二极管外延片的制作方法,适用于制作图1所示的氮化镓基发光二极管外延片。图6为本发明实施例提供的一种氮化镓基发光二极管外延片的制作方法的流程图,参见图6,该制作方法包括:
步骤201:提供一衬底。
控制温度为1000℃~1200℃(优选为1100℃),在氢气气氛中对衬底进行1分钟~10分钟(优选为5分钟)退火处理;
对衬底进行氮化处理。
通过上述步骤清洁衬底的表面,避免杂质掺入外延片中,有利于提高外延片的生长质量。
步骤202:在衬底上依次生长电子提供层、有源层和空穴提供层。
在本实施例中,电子提供层包括N型氮化镓层以及***在N型氮化镓层中的至少一个P型氮化镓层,N型氮化镓层的厚度大于电子提供层的厚度的1/2。
可选地,P型氮化镓层的生长条件可以与N型氮化镓层的生长条件相同,生长条件包括生长温度和生长压力。采用相同的生长条件,实现较为简单方便。
具体地,电子提供层的生长温度可以为1000℃~1200℃,电子提供层的生长压力可以为100torr~500torr。匹配电子提供层的生长温度和生长压力,获得生长质量较好的电子提供层。
可选地,在生长P型氮化镓层之后,该制作方法还可以包括:
采用氢氟酸缓冲腐蚀液(英文:buffered hydrofluoride acid,简称:BHF)对P型氮化镓层的表面进行处理。
通过在P型氮化镓层生长之后,采用BHF对P型氮化镓层的表面进行处理,可以清除P型氮化镓层表面富集的P型掺杂剂(如镁元素),避免P型掺杂剂扩散进入后续生长的N型氮化镓层中。
优选地,BHF的处理时长可以为5min~30min,优选为15min。如果BHF的处理时长小于5min,则可能由于BHF的处理时长较短而无法有效清除P型氮化镓层表面富集的镁元素;如果BHF的处理时长大于30min,则可能由于BHF的处理时长较长而造成P型氮化镓层中的镁元素较低,使得P型氮化镓层无法提供较多数量的自由电荷,进而影响电流在电子提供层内的横向扩展。
具体地,BHF的温度可以为20℃~40℃,优选为室温,如25℃,以降低实现成本。如果BHF的温度小于20℃,则可能由于BHF的温度较低而造成BHF的处理速度较慢,影响生长效率;如果BHF的温度大于40℃,则可能由于BHF的温度较高而造成BHF的处理速度交快,来不及及时停止BHF对P型氮化镓层的处理。
具体地,该步骤202可以包括:
第一步,控制温度为1000℃~1200℃(优选为1100℃),压力为100torr~500torr(优选为300torr),在衬底上生长电子提供层;
第二步,在电子提供层上生长有源层;其中,量子阱的生长温度为720℃~829℃(优选为760℃),压力为100torr~500torr(优选为300torr);量子垒的生长温度为850℃~959℃(优选为900℃),压力为100torr~500torr(优选为300torr);
第三步,控制温度为850℃~1000℃(优选为900℃),压力为100torr~300torr(优选为200torr),在有源层上生长空穴提供层。
可选地,在第一步之前,该制作方法还可以包括:
在衬底上生长缓冲层。
相应地,电子提供层生长在缓冲层上。
具体地,在衬底上生长缓冲层,可以包括:
控制温度为400℃~600℃(优选为500℃),压力为400torr~600torr(优选为500torr),在衬底上生长缓冲层;
控制温度为1000℃~1200℃(优选为1100℃),压力为400torr~600torr(优选为500torr),对缓冲层进行5分钟~10分钟(优选为8分钟)的原位退火处理。
优选地,在衬底上生长缓冲层之后,该制作方法还可以包括:
在缓冲层上生长未掺杂氮化镓层。
相应地,电子提供层生长在未掺杂氮化镓层上。
具体地,在缓冲层上生长未掺杂氮化镓层,可以包括:
控制温度为1000℃~1100℃(优选为1050℃),压力为100torr~600torr(优选为300torr),在缓冲层上生长三维成核层,生长时间为10min~20min;
控制温度为1000℃~1200℃(优选为1100℃),压力为100torr~500torr(优选为300torr),在三维成核层上生长二维恢复层,生长时间为10min~20min,生长时间为20min~40min;
控制温度为1000℃~1200℃(优选为1100℃),压力为100torr~500torr(优选为300torr),在二维恢复层上生长本征氮化镓层。
可选地,在第二步之前,该制作方法还可以包括:
在电子提供层上生长应力释放层。
相应地,有源层生长在应力释放层上。
具体地,在电子提供层上生长应力释放层,可以包括:
控制温度为800℃~1100℃(优选为950℃),压力为100torr~500torr(优选为300torr),在电子提供层上生长应力释放层。
可选地,在第三步之前,该制作方法还可以包括:
在有源层上生长电子阻挡层。
相应地,空穴提供层生长在电子阻挡层上。
具体地,在有源层上生长电子阻挡层,可以包括:
控制温度为850℃~1000℃(优选为900℃),压力为100torr~500torr(优选为350torr),在有源层上生长电子阻挡层。
优选地,在有源层上生长电子阻挡层之前,该制备方法还可以包括:
在有源层上生长低温P型层。
相应地,电子阻挡层生长在低温P型层上。
具体地,在有源层上生长低温P型层,可以包括:
控制温度为600℃~850℃(优选为750℃),压力为100torr~600torr(优选为300torr),在有源层上生长低温P型层。
可选地,在第三步之后,该制作方法还可以包括:
在空穴提供层上生长P型接触层。
具体地,在空穴提供层上生长P型接触层,可以包括:
控制温度为850℃~1050℃(优选为950℃),压力为100torr~300torr(优选为200torr),在空穴提供层上生长P型接触层。
需要说明的是,在上述外延生长结束之后,会先将温度降低至650℃~850℃(优选为750℃),在氮气气氛中对外延片进行5分钟~15分钟(优选为10分钟)的退火处理,然后再将外延片的温度降低至室温。
控制温度、压力均是指控制生长外延片的反应腔中的温度、压力,具体为金属有机化合物化学气相沉淀(英文:Metal-organic Chemical Vapor Deposition,简称:MOCVD)设备的反应腔。实现时以三甲基镓或三乙基镓作为镓源,高纯氨气作为氮源,三甲基铟作为铟源,三甲基铝作为铝源,N型掺杂剂选用硅烷,P型掺杂剂选用二茂镁。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (5)

1.一种氮化镓基发光二极管外延片的制作方法,其特征在于,所述制作方法包括:
提供一衬底;
在所述衬底上依次生长电子提供层、有源层和空穴提供层;
其中,所述电子提供层包括N型氮化镓层以及***在所述N型氮化镓层中的至少一个P型氮化镓层,所述P型氮化镓层的数量为1个~20个,所述N型氮化镓层的厚度大于所述电子提供层的厚度的1/2,每个所述P型氮化镓层中P型掺杂剂的掺杂浓度与所述N型氮化镓层中N型掺杂剂的掺杂浓度相同,在生长所述P型氮化镓层之后,采用氢氟酸缓冲腐蚀液对所述P型氮化镓层的表面进行处理,所述氢氟酸缓冲腐蚀液的处理时长为5min~30min,所述氢氟酸缓冲腐蚀液的温度为20℃~40℃,
所述P型氮化镓层的生长条件与所述N型氮化镓层的生长条件相同,所述生长条件包括生长温度和生长压力。
2.根据权利要求1所述的制作方法,其特征在于,每个所述P型氮化镓层的厚度为5nm~30nm。
3.根据权利要求1所述的制作方法,其特征在于,所述电子提供层的厚度为2μm~8μm。
4.根据权利要求1所述的制作方法,其特征在于,每个所述P型氮化镓层中P型掺杂剂的掺杂浓度为1018cm-3~1020cm-3,所述N型氮化镓层中N型掺杂剂的掺杂浓度为1018cm-3~1020cm-3
5.根据权利要求1所述的制作方法,其特征在于,所述电子提供层的生长温度为1000℃~1200℃,所述电子提供层的生长压力为100torr~500torr。
CN201810932053.5A 2018-08-16 2018-08-16 一种氮化镓基发光二极管外延片及其制作方法 Active CN109309150B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810932053.5A CN109309150B (zh) 2018-08-16 2018-08-16 一种氮化镓基发光二极管外延片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810932053.5A CN109309150B (zh) 2018-08-16 2018-08-16 一种氮化镓基发光二极管外延片及其制作方法

Publications (2)

Publication Number Publication Date
CN109309150A CN109309150A (zh) 2019-02-05
CN109309150B true CN109309150B (zh) 2021-10-01

Family

ID=65224132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810932053.5A Active CN109309150B (zh) 2018-08-16 2018-08-16 一种氮化镓基发光二极管外延片及其制作方法

Country Status (1)

Country Link
CN (1) CN109309150B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111987198A (zh) * 2020-08-31 2020-11-24 西安电子科技大学 基于Fe掺杂的GaN基横向结构发光二极管及制作方法
CN112802933B (zh) * 2021-02-04 2022-05-13 华灿光电(苏州)有限公司 发光二极管外延片及其制备方法
CN113097359B (zh) * 2021-03-29 2022-08-26 厦门士兰明镓化合物半导体有限公司 半导体发光元件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066176A (zh) * 2011-10-19 2013-04-24 三星电子株式会社 氮化物半导体发光装置
CN103811610A (zh) * 2014-03-11 2014-05-21 中国科学院半导体研究所 ***匀化电流结构的发光器件及其制造方法
CN106098887A (zh) * 2016-08-26 2016-11-09 广东德力光电有限公司 一种紫外外延片结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066176A (zh) * 2011-10-19 2013-04-24 三星电子株式会社 氮化物半导体发光装置
CN103811610A (zh) * 2014-03-11 2014-05-21 中国科学院半导体研究所 ***匀化电流结构的发光器件及其制造方法
CN106098887A (zh) * 2016-08-26 2016-11-09 广东德力光电有限公司 一种紫外外延片结构

Also Published As

Publication number Publication date
CN109309150A (zh) 2019-02-05

Similar Documents

Publication Publication Date Title
CN109860359B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109786529B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109920889B (zh) 氮化镓基发光二极管外延片及其制造方法
CN110718612B (zh) 发光二极管外延片及其制造方法
US20030211645A1 (en) Gallium nitride-based semiconductor light emitting device and method
CN109346576B (zh) 一种发光二极管外延片及其制备方法
CN109860358B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109256445B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109346583B (zh) 一种发光二极管外延片及其制备方法
CN109309150B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN109346568B (zh) 一种发光二极管外延片及其制备方法
CN116525734A (zh) 发光二极管外延片及其制备方法、发光二极管
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN108987544B (zh) 一种发光二极管外延片及其制造方法
CN108598224B (zh) 一种发光二极管外延片的制作方法及其发光二极管外延片
CN109273571B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109087976B (zh) 一种发光二极管外延片的制备方法及其发光二极管外延片
CN108550668B (zh) 一种发光二极管外延片及其制作方法
CN109686823B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109087977B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN109065675B (zh) 一种氮化镓基发光二极管外延片及其生长方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant