CN109285581B - 包括多个电源轨的存储器件和操作其的方法 - Google Patents

包括多个电源轨的存储器件和操作其的方法 Download PDF

Info

Publication number
CN109285581B
CN109285581B CN201810809422.1A CN201810809422A CN109285581B CN 109285581 B CN109285581 B CN 109285581B CN 201810809422 A CN201810809422 A CN 201810809422A CN 109285581 B CN109285581 B CN 109285581B
Authority
CN
China
Prior art keywords
power
rail
switch
power supply
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810809422.1A
Other languages
English (en)
Other versions
CN109285581A (zh
Inventor
金荣华
吴台荣
张晋熏
赵席振
河庆洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180078936A external-priority patent/KR102477269B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109285581A publication Critical patent/CN109285581A/zh
Application granted granted Critical
Publication of CN109285581B publication Critical patent/CN109285581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Dram (AREA)
  • Power Sources (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种存储器件，具有多个电源轨，包括：第一电源轨，用于传递高电源电压，第二电源轨，用于传递低电源电压，第三电源轨，用于经过第一动态电压和频率调整(DVFS)开关来从第一电源轨接收高电源电压并且用于经过第二DVFS开关来从第二电源轨选择性地接收低电源电压，第四电源轨，连接到第一电源门控(PG)开关，用来从第三电源轨选择性地接收高电源电压或低电源电压，第一电路块，连接到第四电源轨以接收应用了DVFS和PG的电源电压。当应用了电源门控时，阻断第四电源轨的电源电压的供应。

Description

包括多个电源轨的存储器件和操作其的方法
相关申请的交叉引用
此申请要求于2017年7月20日在韩国知识产权局提交的韩国专利申请第10-2017-0092261号和于2018年7月6日在韩国知识产权局提交的韩国专利申请第10-2018-0078936号的优先权，通过引用将上述公开的全部内容并入本文。
技术领域
本发明构思涉及一种存储器件，并且更具体地，涉及一种包括多个电源轨的存储器件和操作其的方法。
背景技术
在高性能电子***中广泛地使用的半导体存储器件的存储容量和速度正在增加。作为半导体存储器件的示例，动态随机存取存储器(DRAM)是易失性存储器，并且通过存储单元的电容中存储的电荷来确定存储在DRAM的存储单元中的数据。
DRAM可以通过使用各种电源电压的电平来执行内部操作。另外，通常需要根据DRAM的操作性能(诸如信号的频率)来控制电源电压。然而，为了控制电源电压，一般需要在DRAM中提供多个开关，并且布置用于传递电源电压的各种电平的电源轨。在此种情况中，可以增加开关的尺寸，用来允许增加开关的控制或电源轨的布置的复杂性，和/或减小由于流过开关的电阻的电流而引起的电压降(IR降)。
发明内容
本发明构思提供了一种存储器件，其能够通过高效地管理提供给存储器件中的电路块的电源电压来改善实施方式的简单性或性能，并提供一种操作同样的存储器件的方法。
根据本发明构思的一个方面，提供有一种存储器件，包括：第一电源轨，用于传递高电源电压，第二电源轨，用于传递低电源电压，第三电源轨，用于通过第一动态电压和频率调整(dynamic voltage and frequency scaling，DVFS)开关从第一电源轨选择性地接收高电源电压和经过第二DVFS开关从第二电源轨选择性地接收低电源电压，第四电源轨，其连接第一电源门控(PG)开关，用来从第三电源轨选择性地接收高电源电压或低电源电压，以及第一电路块，其连接到第四电源轨，用来选择性地接收应用有DVFS和电源门控的电源电压。在打开了第一PG开关时，第一电路块选择性地接收作为电源电压的高电源电压或低电源电压，并且在关闭了第一PG开关时，阻断高电源电压和低电源电压的供应。
根据本发明构思的另一方面，提供有一种存储器件，包括：电源轨/具有多个电源轨的控制开关块，包括：第一和第二电源轨，用来传递用于存储器件的电源电压，以及连接到所述多个电源轨的多个开关，用来控制电源电压的传输，连接到第一电源轨的第一电压区域，用于在应用了DVFS时选择性地传递高电源电压或低电源电压，和连接到第二电源轨的第二电压区域，用于在应用了DFVS和电源门控(PG)时选择性地传递高电源电压或低电源电压，或者阻断高电源电压和低电源电压的传输。第二电源轨选择性地从第三电源轨接收高电源电压，用于经过单个开关操作来将第一电源电压传递给第二电源轨。
根据本发明构思的另一方面，提供有一种根据低功耗双倍数据速率(LPDDR)规范来操作的存储器件。所述存储器件包括：第一电源轨，用于传递第一电源电压(VDD1)，第二电源轨，用于传递第二高电源电压(VDD2H)，第三电源轨，用于传递第二低电源电压(VDD2L)，第四电源轨，用于在应用了DVFS时基于存储器件的操作模式来选择性地传递第二高电源电压或第二低电源电压，第五电源轨，用于在应用了DVFS和PG时选择性地传递第二高电源电压或第二低电源电压或者阻断第二高电源电压和第二低电源电压的传输，以及包括多个开关的控制开关块，用于控制第一至第五电源轨之间的一个或多个电源电压的传输。基于控制开关块的控制，第五电源轨选择性地连接到第四电源轨，并且进一步地，选择性地连接到第二电源轨和第三电源轨中的至少一个。
根据本发明构思的又一方面，提供有一种存储器件，包含：存储单元阵列；用于驱动所述存储单元阵列的多个电路块，至少包括第一电路块和第二电路块；以及电源轨和控制电路。所述电源轨和控制电路包括：第一电源轨，配置成具有第一电源电压(VDD1)；第二电源轨，配置成具有第二高电源电压(VDD2H)；第三电源轨，配置成具有第二低电源电压(VDD2L)；第四电源轨，配置成在将动态电压和频率调整(DVFS)应用到存储器件时，基于存储器件的操作模式来选择性地将第二高电源电压和第二低电源电压中所选择的一个传递给第一电路块；第五电源轨，配置成在将DVFS应用到存储器件时选择性地将第二高电源电压和第二低电源电压中的所选择的一个传递给第二电路块，并且在将电源门控(PG)应用到器件时阻断第二高电源电压和第二低电源电压中所选择的一个的传输。
根据具有多个电源轨的存储器件和操作其的方法，可能通过高效地布置用于开关电源轨和电源电压的控制开关来改善DRAM的实施方式的简单性、减小开关的尺寸、并减小IR降。
附图说明
根据以下结合附图的详细描述，将更清楚地理解本发明构思的实施例。
图1是图示存储***的实施例的框图。
图2是图示存储器件的实施例的实施方式示例的框图。
图3是图示在存储器件中布置的电源轨的示例的视图。
图4A、4B、5A和5B是图示存储器件的实施例中的开关的实施方式示例的视图。
图6A和6B是图示开关存储器件的电源电压的示例的视图。
图7和8示出了存储器件的修改的实施例的框图以及图示存储器件的操作的示例的波形图。
图9是图示存储器件的另一修改的实施例的实施方式示例的电路图。
图10是图示存储器件的又一修改的实施例的框图。
图11是图示另一示例性存储***的框图。
图12是图示存储器件的另一实施例的实施示例的框图。
具体实施方式
图1是图示包括存储器件的存储器***10的实施例的框图。在以下实施例中，将对应于易失性存储器的动态随机存取存储器(DRAM)图示为包括在存储器***10中的存储器件。然而，实施例不限于此。例如，存储器件可以应用于另一种类的易失性存储器或非易失性存储器，诸如电阻式存储器件或闪存器件。
DRAM 100可以从外部电源管理集成电路(PMIC)101接收一个或多个电压(或电源电压)。可以根据各种规范之一来驱动DRAM 100。例如，可以根据低功耗双倍数据速率(LPDDR)规范来驱动DRAM 100。
DRAM 100可以从PMIC 101接收电源电压的各种电平。在图1中，作为示例，图示了在LPDDR规范中定义的第一电源电压VDD1、第二高电源电压VDD2H、和第二低电源电压VDD2L。例如，第一电源电压VDD1具有最高电平，第二高电源电压VDD2H具有第二高电平，并且第二低电源电压VDD2L可以具有最低电平。可以任意定义以上术语。例如，具有最高电平的电压VDD1可以表示为第二电源电压，具有第二高电平的电压VDD2H可以表示为第一高电源电压，并且具有最低电平的电压VDD2L可以表示为第一低电源电压。
DRAM 100可以对应于各种种类的半导体存储器件中的一种。根据实施例，DRAM100可以对应于以下之一：双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功耗双倍数据速率(LPDDR)SDRAM、图形双倍数据速率(GDDR)SDRAM、动态随机存取存储器(RDRAM)等。另外，DRAM 100可以根据各种种类的规范来执行通信。例如，DRAM 100可以根据包括LPDDR5的LPDDR规范来执行通信。
根据实施例，DRAM 100可以包括电源轨/控制开关块110、第一电压区域120以及第二电压区域130。尽管未在图1中示出，DRAM 100可以包括包括多个DRAM单元的存储单元阵列和包括用于驱动存储单元阵列的各种种类的电路块的***电路。例如，可以将***电路中的至少一个电路块包括在第一电压区域120中，并且可以将***电路中的至少一个另一电路块包括在第二电压区域130中。
根据实施例，在DRAM 100中提供了用于存储操作的各种电路块，并且可以根据每个电路块使用的电源电压的特性来将电压区域彼此区分开。例如，第一电压区域120可以包括一个或多个电路块，在应用了动态电压和频率调整(DVFS)技术时，该一个或多个电路块选择性地接收至少两个电源电压。例如，根据DRAM 100的操作模式，可以将用于通过使用具有高电平的电源电压或具有低电平的电源电压来处理信号的电路块包括在第一电压区域120中。
另外，第二电压区域130可以包括在应用了DVFS技术和电源门控技术时选择性地接收至少两个电源电压的电路块，并且在DRAM 100的特定模式中可以阻断供应给第二电压区域130的电源电压。此时，在对其应用了DVFS技术时，第一电压区域120可以表示为DVFS区域，在对其应用了DVFS技术和电源门控技术时，第二电压区域130可以表示为DVFS/电源门控(PG)区域。然而，这仅是实施例。在DRAM 100中提供的多个电路块中，可以变化包括在第一电压区域120和第二电压区域130中的电路块的种类。
根据实施例，第一电压区域120和第二电压区域130的电路块可以选择性地接收各种种类的电源电压。例如，在LPDDR规范中定义的上述电源电压中，第一电压区域120可以选择性地接收第二高电源电压VDD2H或第二低电源电压VDD2L，并且可以通过使用所选择的电压来处理信号。第二电压区域130可以选择性地接收上述电源电压中的第二高电源电压VDD2H或第二低电源电压VDD2L。然而，这仅是实施例。可以将从PMIC 101提供给DRAM 100的各种电源电压中的各种种类的电源电压或者通过DRAM 100生成的电源电压提供给第一电压区域120和第二电压区域130。
根据实施例，DRAM 100可以选择性地将具有高电平的第二高电源电压VDD2H或第二低电源电压VDD2L提供给某些电路块，以便控制操作性能。例如，当DRAM 100进入低电源模式(或低性能操作模式或低速操作模式)时，可以将第二低电源电压VDD2L提供给第一电压区域120和第二电压区域130。在另一方面。当DRAM 100进入正常电源模式(或高性能操作模式或高速操作模式)时，可以将第二高电源电压VDD2H提供给第一电压区域120和第二电压区域130。
根据实施例，电源轨/控制开关块110包括用于传递电源电压的多个电源轨，并且可以包括用于在多个电源轨之间选择性地传递电源电压的开关(例如，控制开关)。例如，多个电源轨包括用于选择性地传递第一电源电压VDD1、第二高电源电压VDD2H、和第二低电源电压VDD2L的多个电源轨，并且控制开关块可以包括布置在多个电源轨中的开关，以便将电源电压提供给第一电压区域120和第二电压区域130。
所述开关可以包括一个或多个第一开关(例如，DFVS开关)，用于选择提供给第一电压区域120和第二电压区域130的各种各样的电源电压，并且还可以包括一个或多个第二开关(例如，电源门控(PG)开关)，用于控制对于第二电压区域130的电源电压的供应。例如，尽管可以总是将第二高电源电压VDD2H或第二低电源电压VDD2L提供给第一电压区域120，但是在对提供给第二电压区域130的电源电压应用了电源门控(PG)时，可以阻断给第二电压区域130的电源电压的供应。
根据实施例，可以经过一个或多个开关操作来在电源轨之间选择性地传递电源电压，并且可以发生由于流过开关的电阻的电流而引起的电压降(其后表示为“IR降”)，其中根据开关操作减小了电源电压的电平。例如，当经过至少两个开关操作将电源电压从一个电源轨传递给另一电源轨时，电源电压的IR降增加，使得通过DRAM 100使用的电源电压的特性可能劣化。根据本文公开的实施例，通过适当地布置电源轨/控制开关块110的开关和电源轨来减小IR降。因此，其可以用来改善电源电压的电平的特性，并且用来将应用了DFVS功能和PG功能的电源电压提供给包括一些电路块的电压区域(例如，第二电压区域130)。
作为示例，通过IR降引起的特性劣化可以由于切换具有高电平的电源电压(例如，第二高电源电压VDD2H)而增加。根据本文公开的实施例，当将第二高电源电压VDD2H提供给第一电压区域120和第二电压区域130时，基于电源轨/控制开关块110的控制、经过单个开关操作来将第二高电源电压VDD2H提供给第一电压区域120和第二电压区域130。因此，可以减小第二高电源电压VDD2H的IR降，使得可以减小或阻止电源电压特性的劣化。
尽管未在图1中示出，DRAM 100可以进一步包括根据其他特性接收电源电压的其他电压区域，例如：可以进一步将以下电压区域包括在DRAM 100中：在以上电源电压中只使用第一电源电压VDD1的电压区域、只使用第二高电源电压VDD2H的电压区域和只使用第二低电源电压VDD2L的电压区域。
图2是图示存储器件200的实施例的实施方式示例的框图。在图2中，图示了两个电源轨PR1和PR2。然而，可以在存储器件中布置更多数目的电源轨。
参见图2，存储器件200包括作为上述电源轨/控制开关块的第一和第二电源轨PR1和PR2，并且可包括连接到第一和第二电源轨PR1和PR2的多个开关。例如，所述多个开关可以包括作为DVFS开关的、用于选择性地传递第二高电源电压VDD2H的第一开关SW_DVFS1和用于选择性地传递第二低电源电压VDD2L的第二开关SW_DVFS2，并且可以进一步包括连接在第一电源轨PR1和第二电源轨PR2之间的、作为PG开关的第三开关SW_PG。
第一电源轨PR1的公共节点A可以经过第一和第二开关SW_DVFS1和SW_DVFS2来选择性地接收第二高电源电压VDD2H或第二低电源电压VDD2L。另一方面，第二电源轨PR2可以经过第三开关SW_PG、从公共节点A选择性地接收第二高电源电压VDD2H或第二低电源电压VDD2L。此时，当关闭了第三开关SW_PG时，可以阻断给第二电源轨PR2的电源电压的供应。
存储器件200可包括多个电路块。例如，第一电路块210可以连接到第一电源轨PR1，并且第二电路块220可以连接到第二电源轨PR2。第一电路块210中的电路总是可以选择性地接收第二高电源电压VDD2H或第二低电源电压VDD2L。另一方面，当存储器件操作在一个或多个特定操作模式时，通过开启第三开关SW_PG来阻断第二电路块220中的电路的电源电压的供应。例如，尽管可以通过总是提供的电源电压来维持(maintain)在特定模式中存储在第一电路块210中的信息，但是在经过第三开关SW_PG的操作在特定模式中阻断了第二电路块220的电源电压的供应时，可以不维持存储在第二电路块220中的信息。
另外，根据实施例，存储器件200可以进一步包括第三电路块230，并且第三电路块230可以连接到第一电源轨PR1和第二电源轨PR2。第三电路块230中的一些电路经过第一电源轨PR1来接收电源电压，并且一些其他电路可以经过第二电源轨PR2来接收电源电压。例如，在维持了第三电路块230中连接到第一电源轨PR1的一些电路的电源电压的供应时，可以阻断连接到第二电源轨PR2的其他电路的电源电压的供应。根据图2中图示的实施例，可以将第一电路块210包括在上述第一电压区域中，并且可以将第二和第三电路块220和230包括在上述第二电压区域中。根据实施例，可以定义将第三电路块230包括在与第一和第二电路块210和220的电压区域不同的电压区域中。
图3是图示在存储器件中布置的电源轨的示例的视图。
可以通过存储器件中的各种电源轨来传递上述各种电源电压。例如，作为用于传递从外部提供的电源电压的电源轨，图示了用于传递第一电源电压VDD1的VDD1电源轨、用于传递第二高电源电压VDD2H的VDD2H电源轨和用于传递第二低电源电压VDD2L的VDD2L电源轨。另外，在图3中，作为用于将电源电压传递给存储器件中的各种电路块的电源轨，图示了用于传递第一内部电压VINT的VINT电源轨、用于传递第二内部电压VPWR_INT的VPWR_INT电源轨和用于传递第三内部电压VPWR_2H的VPWR_2H电源轨。因为电源轨被布置以便将电源电压传递给存储器件内部的各种电路块，VINT电源轨、VPWR_INT电源轨和VPWR_2H电源轨可以表示为内部电源轨。
VINT电源轨传递应用了上述DVFS技术的第一内部电压VINT。根据DVFS开关，第一内部电压VINT可以对应于第二高电源电压VDD2H或第二低电源电压VDD2L。另外，第二内部电压VPWR_INT对应于应用了DVFS技术和PG技术的电源电压，并且第二内部电压VPWR_INT可以对应于经过PG开关(例如，图2的第三开关SW_PG)传递给VPWR_INT电源轨的第一内部电压VINT。
存储器件中的各种电路块连接到VINT电源轨以选择性地接收第二高电源电压VDD2H或第二低电源电压VDD2L，或者可以连接到VPWR_INT电源轨以选择性地接收应用了PG的第二高电源电压VDD2H或第二低电源电压VDD2L。另外，可以为存储器件中的一些电路块布置VPWR_2H电源轨，该电源轨排他地使用第二高电源电压VDD2H。例如，VPWR_2H电源轨可以经过PG开关选择性地连接到VDD2H电源轨。
VINT电源轨可以经过DVFS开关来选择性地连接到VDD2H电源轨和VDD2L电源轨。另外，VPWR_INT电源轨可以经过PG开关来选择性地连接到VINT电源轨。另外，在上述实施例中，包括在DVFS区域中的电路块可以连接到VINT电源轨，并且包括在DVFS/PG区域中的电路块可以连接到VPWR_INT电源轨，或者可以连接到VINT电源轨和VPWR_INT电源轨。
存储器件的电路块经过多个前述的电源轨和连接到该多个电源轨的开关来接收电源电压。一些电路块只定期地接收第一电源电压VDD1，而一些其他电路块可以定期地接收第二低电源电压VDD2L。
其后，描述了经过包括DVFS开关和PG开关的各种种类的开关在存储器件中控制电源电压的传输的示例。例如，在用于在存储器件中传递电源电压的电路实施方式中，为了减小由PG开关和DVFS开关引起的IR降，需要高效地布置电源轨和开关。
在另一方面，在以下实施例中，公开了堆叠混合(stack hybrid)结构的开关和电源轨。例如，在堆叠混合结构中，图示了基于将高电流路径和低电流路径彼此分开的方法，通过适当地布置电源轨和开关、通过小的开关面积来减小IR降的方法。另外，将存储器件中提供的多个电路块划分为DVFS区域和DVFS/PG区域，并且可以基于该划分来高效地布置电源轨。
图4A、4B、5A和5B是图示存储器件的实施例中的开关实施方式示例的视图。假设存储器件是DRAM，将会描述存储器件的配置和操作。另外，为了与DVFS功能相关的描述，未示出用于传递第一电源电压VDD1的电源轨。然而，存储器件可以进一步包括用于传递第一电源电压VDD1的电源轨和连接到该电源轨的开关。
参考图4A，图示了各种电源轨和连接到所述电源轨的开关。例如，将VDD2H电源轨和VINT电源轨(或电网GRID)全局地布置在DRAM中，并且可以局部地布置VDD2L电源轨、VPWR_INT电源轨和VPWR_2H电源轨。例如，可以将VDD2L电源轨布置成靠近焊盘(pad)。
可以经过第一开关SW_A来选择性地连接VDD2L电源轨和VINT电源轨，并且可以经过第二开关SW_B来选择性地连接VDD2H电源轨和VINT电源轨。另外，可以经过第三开关SW_C来选择性地连接VINT电源轨和VPWR_INT电源轨，并且可以经过第四开关SW_D来选择性地连接VDD2H电源轨和VPWR_2H电源轨。考虑到经过两个开关器件(即，经过第三开关SW_C，以及第一开关SW_A或第二开关SW_B)来将电源电压提供给VPWR_INT电源轨，上述结构可以表示为两个堆叠开关。
例如，可以经过VINT电源轨来选择性地将第二高电源电压VDD2H从VDD2H电源轨提供给VPWR_INT电源轨。另外，可以经过VINT电源轨来选择性地将第二低电源电压VDD2L从VDD2L电源轨提供给VPWR_INT电源轨。因此，为了减小上述结构中的IR降，第一至第三开关SW_A至SW_C可以具有较大的尺寸×2，因此减小这些开关中每一个的内部电阻。在另一方面，在经过单个开关来传递电源电压的情况下，用于控制传输的开关的尺寸可以较小。例如，第四开关SW_D可以具有较小的尺寸×1。
在另一方面，根据图4B中图示的开关布置，为了减小IR降，可以经过单个开关来从一个电源轨到另一电源轨选择性地提供电源电压。例如，经过第一开关SW_A来选择性地连接VDD2L电源轨和VINT电源轨，并且可以经过第二开关SW_B来选择性地连接VDD2L电源轨和VPWR_INT电源轨。此外，经过第三开关SW_C来选择性连接VDD2H电源轨和VINT电源轨，经过第四开关SW_D来选择性连接VDD2H电源轨和VPWR_INT电源轨，可以经过第五开关SW_E来选择性地连接VDD2H电源轨和VPWR_2H电源轨。在图4B中图示的结构中，可以经过单个开关来传递电源轨之间的电源电压，使得可以减小IR降。
与上述实施例相似，第一电压区域和第二电压区域中的电路块可以经过一个或多个电源轨来接收电源电压。例如，应用了DVFS技术的第一电压区域的电路块可以连接到VINT电源轨，并且可以选择性地接收第二高电源电压VDD2H或第二低电源电压VDD2L。另外，应用了与DVFS和PG一起的第二电压区域的电路块可以连接到VPWR_INT电源轨，以选择性地接收第二高电源电压VDD2H或第二低电源电压VDD2L。在关闭了PG开关时，可以阻断电源电压的供应。如上所述，DRAM的一些其他电路块可以连接到VINT电源轨和VPWR_INT电源轨，以接收电源电压。
在另一方面，在图5A和5B中，图示了一个堆叠和两个堆叠混合结构。
参考图5A，可以经过第一开关SW_A来选择性地连接VDD2L电源轨和VINT电源轨，可以经过第二开关SW_B来连接VINT电源轨和VPWR_INT电源轨。此外，可以经过第三开关SW_C选择性地连接VDD2H电源轨和VINT电源轨，可以经过第四开关SW_D来选择性地连接VDD2H电源轨和VPWR_INT电源轨，可以经过第五开关SW_E来连接VDD2H电源轨和VPWR_2H电源轨。
根据图5A的结构，经过第二开关SW_B和第三开关SW_C，VPWR_INT电源轨可以选择性地连接到VDD2H电源轨。另外，经过第二开关SW_B和第一开关SW_A，VPWR_INT电源轨可以选择性地连接到VDD2L电源轨。另外，经过第四开关SW_D，VPWR_INT电源轨可以直接地选择性地连接到VDD2H电源轨。因此，根据图5A中图示的实施例，通过经过第四开关SW_D来将第二高电源电压VDD2H传递给VPWR_INT电源轨，第三开关SW_C可以小于图4A中图示的实施例的第二开关SW_B。另外，因为为了传递第二高电源电压VDD2H不需要提供较大面积的开关，所以可以减小根据开关尺寸的增加而增加的芯片面积。另外，在图5A中图示的结构中，与图4B的情况相比，可以减小全局电源轨(或全局电网GRID)的数目。
图5B是图示图5A的开关的操作示例的表。在图5B中图示的表中，0代表开关是关闭(turn off)的，1代表开关是接通(turn on)的。另外，标记有x的操作图示无关紧要。
首先，在VDD2H电源轨和VPWR_2H电源轨之间的连接操作中，其中使用了PG，第一开关SW_A至第四开关SW_D的状态无关紧要，第五开关SW_E可以打开或关闭以供应或阻断从VDD2H电源轨到VPWR_2H电源轨的电源。
在另一方面，在关于DVFS的应用中，在VINT电源轨和VDD2L电源轨之间连接的情况下，接通了第一开关SW_A，并且关闭了第三开关SW_C，并且其余开关可以是无关紧要的。另外，在VINT电源轨和VDD2H电源轨之间连接的情况下，关闭了第一开关SW_A，并且可以接通第三开关SW_C。其余的开关可以是处于“无关紧要”状态。
另外，关于DVFS和PG的应用，在VPWR_INT电源轨和VDD2L电源轨之间连接的情况下，接通了第一开关SW_A并且可以接通或关闭第二开关SW_B，来供应或阻断从VDD2L电源轨到VPWR_INT电源轨的电源。关闭了第三开关SW_C和第四开关SW_D，并且第五开关SW_E无关紧要。另外，在VPWR_INT电源轨和VDD2H电源轨之间连接的情况下，关闭了第一开关SW_A，接通了第二开关SW_B、第三开关SW_C，第五开关SW_E可以是无关紧要的，并且接通或关闭第二开关SW_B和第四开关SW_D，以供应或阻断从VDD2H电源轨到VPWR_INT电源轨的电源。
在图5A的上述实施例中，关于DVFS操作，用于将第二高电源电压VDD2H和第二低电源电压VDD2L传递给VINT电源轨的开关(例如，图5A的第一开关SW_A和第三开关SW_C)可以对应于DVFS开关。另外，用于控制特定电源电压的传输的开关(例如，图5A的第二开关SW_B、第四开关SW_D、和第五开关SW_E)可以对应于PG开关。
图6A和6B是图示开关存储器件的电源电压的示例的视图。
参考图6A，存储器件(例如，DRAM 300)可以包括作为上述控制开关块的开关单元310和作为一个或多个电路块的第一电路块321和第二电路块322。开关单元310可以包括用于DVFS和PG的多个开关，并且所述多个开关中的每一个可以连接在电源轨之间。
例如，开关单元310可以包括作为DVFS开关的第一和第二开关SW_DVFS1和SW_DVFS2。第一开关SW_DVFS1基于开关操作来选择性地将第二高电源电压VDD2H提供给VINT电源轨，并且第二开关SW_DVFS2可以基于开关操作来选择性地将第二低电源电压VDD2L提供给VINT电源轨。另外，将第三开关SW_PG连接到VINT电源轨并且控制向VPWR_INT电源轨的电源电压的传输。例如，在接通了第三开关SW_PG时，可以将应用到VINT电源轨的电压传递给VPWR_INT电源轨。
根据实施例，接收应用了DVFS的电源电压的第一电路块321连接到VINT电源轨，并且接收应用了DVFS和PG的电源电压的第二电路块322可以连接到VPWR_INT电源轨。另外，在交替地开关第一开关SW_DVFS1和第二开关SW_DVFS2时，用于控制第一开关SW_DVFS1的第一控制信号Ctrl_DVFS1和用于控制第二开关SW_DVFS2的第二控制信号Ctrl_DVFS2可以具有图6B中图示的波形。因此，可以将第二高电源电压VDD2H或第二低电源电压VDD2L选择性地提供给VINT电源轨。
在另一方面，通过第三控制信号Ctrl_PG1来控制第三开关SW_PG，并且可以与第一和第二开关SW_DVFS1和SW_DVFS2分开地控制第三开关SW_PG。例如，在其中切换了第二高电源电压VDD2H的第一周期Period_A中，在第三开关SW_PG(例如，打开或闭合)被激活的周期中，则将第二高电源电压VDD2H提供给第二电路块，并且在停用(deactivate)了第三开关SW_PG(例如，关闭或开启)的周期中，可以阻断第二电路块322的电源电压的供应。另外，在其中开关了第二低电源电压VDD2L的第二周期Period_B中，在其中激活了第三开关SW_PG(例如，打开或闭合)的周期中，则将第二低电源电压VDD2L提供给第二电路块322，并且在停用了第三开关SW_PG(例如，关闭或开启)的周期中，可以阻断第二电路块322的电源电压的供应。
尽管未在图6A和6B中示出，存储器件300可以进一步包括控制电路(未示出)，用于生成包括用于基于与存储操作有关的各种定时来控制上述开关的控制信号的各种控制信号。
图7和图8是存储器件400的修改的实施例的框图和图示存储器件的操作的示例的波形图。
参考图7，存储器件400可以包括多个电源轨和多个开关。与上述实施例相似，存储器件400可以包括连接到VDD2H电源轨用于传递第二高电源电压VDD2H的第一开关SW_DVFS1和连接到VDD2L电源轨用于传递第二低电源电压VDD2L的第二开关SW_DVFS2。存储器件400可以进一步包括与PG有关的一个或多个开关。例如，存储器件400可以包括第三开关SW_PG1，作为在VINT电源轨和VPWR_INT电源轨之间连接的PG开关。在图7中，图示了示例，其中存储器件400进一步包括在VDD2H电源轨和VPWR_INT电源轨之间连接的第四开关SW_PG2和在VDDD2L电源轨和VPWR_INT电源轨之间连接的第五开关SW_PG3。尽管未在图7中示出，存储器件400进一步包括多个电路块，并且一些电路块连接到VINT电源轨，以及一些其他电路块可以连接到VPWR_INT电源轨。
在将应用了DVFS和PG的电源电压提供给电路块中，当经过上述DVFS开关SW_DVFS1和SW_DVFS2以及PG开关SW_PG1来提供电源电压时，在应用于VPWR_INT电源的电源电压中可以发生较大的IR降。根据本文描述的实施例，与上述第三个开关SW_PG1一起，进一步布置了在VPWR_INT电源轨和VDD2H电源轨之间连接的附加的PG开关SW_PG2和在VPWR_INT电源轨和VDD2L电源轨之间连接的附加的PG开关SW_PG3，使得可以减小应用于VPWR_INT电源轨的电源电压的IR降。
例如，可以依照上述DVFS开关SW_DVFS1和SW_DVFS2以及PG开关SW_PG1来控制作为上述附加PG开关的第四和第五开关SW_PG2和SW_PG3的开关定时。下面将参考图8来描述操作示例。
首先，根据第一和第二控制信号Ctrl_DVFS1和Ctrl_DVFS2，可以交替地开关第一开关SW_DVFS1和第二开关SW_DVFS2。在其中提供了第二高电源电压VDD2H的第一周期Period_A中，接通了第一开关SW_DVFS1，并且在其中提供了第二低电源电压VDD2L的第二周期Period_B中，可以接通第二开关SW_DVFS2。可以任意地控制PG。例如，在第一周期Period_A的部分周期中，响应于第三控制信号Ctrl_PG1可以接通第三开关SW_PG1，并且在第二周期Period_B的部分周期中，响应第三控制信号Ctrl_PG1可以接通第三开关SW_PG1。
在另一方面，为了减小应用于VPWR_INT电源轨的第二高电源电压VDD2H的IR降，布置对应于附加PG开关的第四开关SW_PG2。在第一周期Period_A中，响应于第四控制信号Ctrl_PG2，可以在与第三开关SW_PG1相同的周期中接通或关闭第四开关SW_PG2。因此，在第一周期Period_A中，可以经过第三开关SW_PG1和第四开关SW_PG2将第二高电源电压VDD2H提供给VPWR_INT电源轨。在另一方面，在第一周期Period_A中，响应于第五控制信号Ctrl_PG3，可以关闭连接到第二低电源电压VDD2L的第五开关SW_PG3。
在另一方面，为了减小应用于VPWR_INT电源轨的第二低电源电压VDD2L的IR降而布置第五开关SW_PG3。在第二周期Period_B中，响应于第五控制信号Ctrl_PG3，可以在与第三开关SW_PG1相同的周期中接通或关闭第五开关SW_PG3。另外，在第二周期Period_B中，可以关闭连接到第二高电源电压VDD2H的第四开关SW_PG2。因此，在第二周期Period_B中，可以经过第三开关SW_PG1和第五开关SW_PG3将第二低电源电压VDD2L提供给VPWR_INT电源轨。
用于控制开关的图8的波形图只是示例。实施例不限于图8的示例波形图。例如，第四开关SW_PG2和第五开关SW_PG3不需要在与第三开关SW_PG1相同的定时接通或关闭。可以控制开关操作，使得在其中第三开关SW_PG1是接通的周期的至少部分周期中接通第四开关SW_PG2和第五开关SW_PG3。
在另一方面，可以根据存储器件400的设置来选择性地执行根据上述实施例的其中使用了附加PG开关的电源电压的控制操作。例如，在存储器件400中提供了诸如模式寄存器组(MRS)和控制逻辑的各种控制单元，并且可以选择性地使用附加PG开关。作为操作示例，在存储器件400的初始驱动期间，可以执行设置操作，使得基于MRS信息来使用或不使用附加PG开关。
图9是图示存储器件500的另一修改的实施例的实施示例的电路图。在描述图9中图示的存储器件的配置和操作示例中，将不给出关于先前实施例的上述内容的重复描述。
参考图9，存储器件500可以包括作为DVFS开关的连接到VDD2H电源轨的第一开关SW_DVFS1和连接到VDD2L电源轨的第二开关SW_DVFS2，并且可以包括作为PG开关的在VINT电源轨和VPWR_INT电源轨之间连接的第三开关SW_PG1。另外，存储器件500可以包括接收通过VDD2H电源轨传递的第二高电源电压VDD2H的一个或多个电源轨。在图9中，图示了VPWR_INT电源轨和VPWR_2H电源轨。根据上述实施例，VPWR_INT电源轨传递应用了DVFS和PG的电源电压，并且VPWR_2H电源轨可以连接到定期地接收第二高电源电压VDD2H的电路块。VPWR_2H电源轨可以经过对应于PG开关的第五开关SW_PG12连接到VDD2H电源轨。
根据实施例，用于减小IR降的附加PG开关可以应用于在多个电源轨之中接收具有高电平的电源电压的电源轨。例如，在选择性地接收第二高电源电压VDD2H或第二低电源电压VDD2L的VPWR_INT电源轨中，可以在第二高电源电压VDD2H和VPWR_INT电源轨之间进一步布置作为附加PG开关的第四开关SW_PG11。在另一方面，可以不在第二低电源电压VDD2L和VPWR_INT电源轨之间应用附加PG开关。
根据实施例，在应用用于减小IR降的附加PG开关时，可能通过选择性地将附加PG开关应用于具有高电平的第二高电源电压VDD2H来阻止开关数目的过度增加。也就是说，可以通过阻止将其中发生较大IR降的电源电压提供给使用具有高电平的电源电压的电路块来阻止电路块的操作特性劣化。
尽管未在图9中示出，附加PG开关可以进一步应用于在上述电源轨之中用于传递具有高电平的第一电源电压VDD1的电源轨。例如，当存在其中经过至少两个开关(两个堆叠开关)来将第一电源电压VDD1从一个电源轨(例如，第一电源轨)选择性传递给另一电源轨(例如，第二电源轨)的电路结构时，则附加PG开关可以连接在第一电源轨和第二电源轨之间。
图10是图示存储器件的另一修改的实施例的框图。在图10中，图示了通过使用执行DVFS开关和PG开关的功能的开关来控制电源电压的示例。例如，在图10中，关于DVFS操作，图示了VDD2H电源轨、VDD2L电源轨和VINT电源轨。
参考图10，存储器件(例如，DRAM 600)可以包括开关单元610和电路块620，并且开关单元610可以包括连接到VINT电源轨的第一开关SW_DVFS1和第二开关SW_DVFS2。可以经过第一开关SW_DVFS1来选择性地连接VDD2H电源轨和VINT电源轨，并且可以经过第二开关SW_DVFS2来选择性地连接VDD2L电源轨和VINT电源轨。另外，可以基于关于DVFS的信息和关于PG的信息来控制第一开关SW_DVFS1和第二开关SW_DVFS2。尽管未在图10中示出，可以在DRAM中进一步提供用于通过使用关于DVFS的信息和关于PG的信息来生成内部控制信号的控制电路。所述控制电路可以通过使用此信息来生成用于控制第一和第二开关SW_DVFS1和SW_DVFS2的控制信号。
可以通过存储器件600或存储控制器(或应用处理器)来生成关于DVFS的信息和关于PG的信息。根据实施例，基于关于DVFS的信息来选择性地接通第一开关SW_DVFS1和第二开关SW_DVFS2中的一个，并且响应于其，可以将第二高电源电压VDD2H或第二低电源电压VDD2L选择性地提供给VINT电源轨。另外，在诸如断电模式的特定模式中，在基于关于PG的信息来关闭了第一开关SW_DVFS1和第二开关SW_DVFS2时，可以阻断经过VINT电源轨向电路块的电源电压的供应。
根据图10的实施例，可以通过使用DVFS开关来执行PG。也就是说，根据PG信息，可以使得用于DVFS功能而先前布置的开关同时地执行PG功能。也就是说，可以减小或消除一个或多个PG开关的附加并且减小在经过DVFS开关和PG开关的顺序开关来传递电源电压时发生的IR降。
根据图10中图示的实施例，接收应用了DVFS和PG的电源电压的电路块可以连接到VINT电源轨。
图11是图示另一示例性存储***的框图。在图11中，图示了包括应用处理器710和存储器件720的数据处理***700，并且应用处理器710中的存储控制模块711和存储器件720可以配置存储器***。存储控制模块711可以将命令CMD和地址ADD提供给存储器件720，并且可以在存储控制模块711和存储器件720之间传递和接收数据DATA。
另外，存储器件720可包括存储单元阵列721、电源轨/控制开关块722、和电路***(circuitry)723。电路***723可以包括接收各种种类的电源电压的多个电路块。与上述实施例相似，在将应用了DVFS的电源电压提供给一些电路块时，可以将第二高电源电压VDD2H或第二低电源电压VDD2L提供给该些电路块。另外，在将应用了DVFS和PG的电源电压提供给一些其他电路块时，可以执行控制，使得阻断向所述一些其他电路块的电源电压的供应。另外，数据处理***700可以进一步包括用于提供上述各种电源电压的PMIC 701。
可以通过片上***SoC(system on chip)来实施应用处理器710。所述片上***SoC可以包括应用了具有预定的标准总线规范的协议的***总线(未示出)，并且可以包括连接到***总线的各种知识产权(IP)核。作为***总线的标准规范，可以应用高级RISC机器(ARM)的高级微控制器总线架构(AMBA)协议。AMBA协议的总线类型可以是高级高性能总线(AHB)、高级***总线(APB)、高级可扩展接口(AXI)、AXI4、或AXI一致性扩展(ACE)。以上协议之外，可以应用另一种类的协议，诸如SONICs公司的uNetwork、IBM的CoreConnect、或OCP-IP的开放内核协议。
根据上述实施例，存储器件720可以执行与DVFS功能有关的各种操作。例如，电源轨/控制开关块722包括VINT电源轨，并且VINT电源轨上的公共节点(未示出)可以连接到第二高电源电压VDD2H或第二低电源电压VDD2L。另外，在公共节点和VPWR_INT电源轨之间布置PG开关，并且电路块连接到VPWR_INT电源轨时，可以将应用了DVFS和PG的电源电压提供给电路块。另外，为了减小或阻止根据IR降的电源电压的特性的劣化，可以进一步提供连接到VPWR_INT电源轨的附加PG开关。附加PG开关可以包括连接到第二高电源电压VDD2H的附加PG开关和连接到第二低电源电压VDD2L的附加PG开关。
根据实施例，可以基于存储器件720的操作模式来执行根据DVFS和PG功能控制电源电压的操作，并且可以基于存储控制模块711的控制来改变存储器件720的操作模式。例如，存储控制模块711可以根据操作模式来将用于根据控制DVFS功能控制电源电压的控制信息Info_DVFS提供给存储器件720，并且存储器件720可以基于控制信息Info_DVFS、通过控制电源轨之间的电源电压的传输来执行DVFS功能或PG功能。
图12是图示存储器件800的另一实施例的实施示例的框图。在图12中，图示了其中根据上述实施例基于电源轨和开关的操作来将电源电压提供给存储器件800中的各种电路块的示例。
参考图12，存储器件800可以包括存储单元阵列810、行解码器820、列解码器830、和控制逻辑840。另外，存储器件800可以进一步包括第一电压区域850和第二电压区域860。第一电压区域850对应于数据路径区域(或DVFS区域)，并且可以包括一个或多个数据处理块。另外，第二电压区域860可以包括用于控制数据路径区域的一个或多个控制块。例如，第一电压区域850可以包括用于放大数据的输入和输出读出放大器(sense amplifier)851、用于根据列解码结果来门控数据的输入和输出门控电路852以及用于向外部传递数据和从外部接收数据的输入和输出缓冲器853。另外，第二电压区域860可以包括用于控制第一电压区域850的数据处理块的控制块。例如，图示了第一至第三控制块861至863。
存储单元阵列810可以包括连接到多个字线和多个位线的存储单元。响应于来自外部的行地址，行解码器820可以选择字线。另外，响应于来自外部的列地址，列解码器830可以选择位线。在数据记录或存储(写入)操作期间，基于行解码器820和列解码器830的选择操作，可以将记录数据DATA提供给存储单元阵列810的选择存储单元。另外，在数据读取操作期间，基于行解码器820和列解码器830的选择操作，可以将从存储单元阵列810读取的读取数据DATA提供给存储器件800的外部。
控制逻辑840可以控制存储器件800中的整个操作。例如，控制逻辑840可以包括命令解码器，并且可以响应于来自存储控制器的命令来控制存储器件800中的各种电路块。例如，控制逻辑840可以控制第二电压区域860的第一至第三控制块861至863，并且第一至第三控制块861至863可以基于控制逻辑840的控制来控制第一电压区域850中的数据处理块。例如，在数据记录或存储(写入)操作期间，基于第一至第三控制块861至863的控制，可以经过输入和输出缓冲器853、输入和输出门控电路852、和输入和输出读出放大器851来将记录数据DATA提供给存储单元阵列810。另外，在数据读取操作期间，基于第一至第三控制块861至863的控制，可以经过输入和输出读出放大器851、输入和输出门控电路852以及输入和输出缓冲器853来将读取数据DATA提供到外部。
尽管未在图12中示出，可以在存储器件800中提供上述实施例中的多个电源轨和开关。基于开关的操作，可以控制提供给第一电压区域850和第二电压区域860的电源电压。例如，当第一电压区域850对应于上述实施例中的DVFS区域或DVFS/PG区域时，可以将第二高电源电压VDD2H或第二低电源电压VDD2L提供给第一电压区域850。另外，根据上述实施例，可以将其中减小了IR降的电源电压提供给第一电压区域850。另外，在应用了PG时，可以阻断第一电压区域850的电源电压的供应。
在另一方面，第二电压区域860可以对应于定期地接收第二高电源电压VDD2H的电压区域。在上述实施例中，可以将经过VPWR_2H电源轨传递的电源电压提供给第二电压区860中的电路块。例如，VPWR_2H电源轨可以选择性地接收第二高电源电压VDD2H，并且可以通过单个开关操作来传递第二高电源电压VDD2H。因此，可以减小第二高电源电压VDD2H的IR降。
在图12中，图示了在第二电压区域860中包括用于控制数据处理块的第一至第三控制块861至863。然而，实施例不需要限于此。在第二电压区域860中可以包括存储器件800中的其他各种种类的电路块。例如，在第二电压区域860中可以包括存储单元阵列810、行解码器820以及列解码器830。此外，在第二电压区域860中还可以包括控制逻辑840。
根据实施方式示例，第一电压区域850和第二电压区域860可以功能地和物理地彼此分开，例如通过在半导体衬底中的不同阱中形成。也就是说，根据电路块的功能，如上所述，可以定义电压区域并且可以与第一电压区域850和第二电压区域860物理地分开。如上所述，在区域分开时，在相同电压区域中包括的电路块可以彼此相邻(或者在半导体衬底中的相同阱中形成)。因此，可以适当地布置电源轨以对应于各自的电压区域。
尽管已经参考其实施例具体地示出和描述了本发明构思，但是应当理解，在不偏离所附权利要求的精神和范围的情况下，在形式和细节中可以作出各种改变。

Claims (20)

1.一种存储器件，包含：
第一电源轨，用于传递高电源电压；
第二电源轨，用于传递低电源电压；
第三电源轨，用于在正常电源模式下经过第一动态电压和频率调整DVFS开关从所述第一电源轨选择性地接收所述高电源电压，并且在低电源模式下经过第二DVFS开关来从第二电源轨选择性地接收所述低电源电压；
第四电源轨，经过第一电源门控PG开关连接以从第三电源轨选择性地接收所述高电源电压或所述低电源电压；以及
第一电路块，连接到所述第四电源轨以选择性地接收应用了DVFS和电源门控的电源电压，
其中，在接通了第一PG开关时，第一电路块选择性地接收作为电源电压的所述高电源电压或所述低电源电压，并且其中，在关闭了第一PG开关时，阻断向第一电路块的所述高电源电压和所述低电源电压的供应。
2.根据权利要求1所述的存储器件，进一步包含连接到所述第三电源轨的第二电路块以定期地接收所述高电源电压或所述低电源电压。
3.根据权利要求2所述的存储器件，进一步包含连接到所述第三电源轨和第四电源轨的第三电路块，
其中所述第三电路块中的一些电路连接到所述第三电源轨，以及
其中所述第三电路块中的一些其他电路连接到所述第四电源轨。
4.根据权利要求1所述的存储器件，
其中，所述高电源电压是在低功耗双倍数据速率5LPDDR 5规范中定义的VDD2H电压，以及
其中，所述低电源电压是在LPDDR5规范中定义的VDD2L电压。
5.根据权利要求1所述的存储器件，进一步包含：
第二PG开关，连接在所述第一电源轨和所述第四电源轨之间；以及
第三PG开关，连接在所述第二电源轨和所述第四电源轨之间。
6.根据权利要求5所述的存储器件，
其中，所述第一DVFS开关在其中将所述高电源电压提供给第三电源轨的第一周期中接通，所述第二DVFS开关在其中将所述低电源电压提供给第三电源轨的第二周期中接通，以及
其中，第一PG开关在第一周期和第二周期的每一个中的至少部分周期中接通。
7.根据权利要求6所述的存储器件，
其中，所述第二PG开关在第一周期中与第一PG开关一起接通，以及
其中，所述第三PG开关在第二周期中与第一PG开关一起接通。
8.根据权利要求1所述的存储器件，进一步包含：
第五电源轨，用于定期地传递所述高电源电压；
第二PG开关，连接在所述第一电源轨和第四电源轨之间；以及
第三PG开关，连接在所述第一电源轨和第五电源轨之间，
其中，经过单个开关操作来将所述高电源电压选择性地提供给所述第四电源轨和第五电源轨。
9.根据权利要求8所述的存储器件，进一步包含：
第一电压区域，包括一个或多个数据处理块，所述一个或多个数据处理块用于传递要存储在存储单元阵列中的或从存储单元阵列读取的数据；以及
第二电压区域，包括用于控制所述数据处理块的一个或多个控制块，
其中，所述第一电压区域连接到所述第三电源轨或所述第四电源轨，用来接收应用了DVFS的电源电压，并且其中所述第二电压区域连接到所述第五电源轨以定期地接收所述高电源电压。
10.一种存储器件，包含：
具有多个电源轨的电源轨/控制开关块，包括第一和第二电源轨，以传递用于存储器件的电源电压，以及连接到所述多个电源轨的多个开关，以控制电源电压的传输；
连接到所述第一电源轨的第一电压区域，用于在应用了动态电压和频率调整DVFS时选择性地传递高电源电压或低电源电压；以及
连接到所述第二电源轨的第二电压区域，用于在应用了DFVS和电源门控PG时选择性地传递所述高电源电压或所述低电源电压，或者阻断所述高电源电压和所述低电源电压的传输，
其中，所述第二电源轨从第三电源轨选择性地接收高电源电压，用于通过单个开关操作来选择性地将高电源电压传递给第二电源轨。
11.根据权利要求10所述的存储器件，其中，所述电源轨/控制开关块包含：
第一DVFS开关，连接在所述第三电源轨和所述第一电源轨之间；
第二DVFS开关，连接在所述第一电源轨和第四电源轨之间，用于选择性地将所述低电源电压从所述第一电源轨传递给所述第四电源轨；
第一电源门控PG开关，连接在所述第一电源轨和所述第二电源轨之间；以及
第二PG开关，连接在所述第三电源轨和所述第二电源轨之间，
其中，在接通了第二PG开关时，通过单个开关操作来将所述高电源电压从所述第三电源轨传递给所述第二电源轨。
12.根据权利要求11所述的存储器件，其中，在接通了所述第一PG开关和第二PG开关时，经过第一PG开关和第二PG开关来将所述高电源电压传递给第二电源轨。
13.根据权利要求11所述的存储器件，其中，所述电源轨/控制开关块进一步包含连接在所述第四电源轨和第二电源轨之间的第三PG开关。
14.根据权利要求13所述的存储器件，
其中，第一DVFS开关和第二DVFS开关交替地接通，以及
其中，第一PG开关在与第一和第二DVFS开关的开关操作的定时无关的定时接通。
15.根据权利要求14所述的存储器件，
其中，第二PG开关在其中第一DVFS开关接通的第一周期中与第一PG开关一起接通，以及
其中，第三PG开关在其中第二DVFS开关接通的第二周期中与第一PG开关一起接通。
16.根据权利要求10所述的存储器件，
其中，所述高电源电压是在LPDDR 5规范中定义的VDD2H电压，以及
其中，所述低电源电压是在LPDDR 5规范中定义的VDD2L电压。
17.一种根据低功耗双倍数据速率LPDDR规范来操作的存储器件，所述存储器件包含：
第一电源轨，用于传递第一电源电压VDD1；
第二电源轨，用于传递第二高电源电压VDD2H；
第三电源轨，用于传递第二低电源电压VDD2L；
第四电源轨，用于在应用了动态电压和频率调整DVFS时基于存储器件的操作模式来选择性地传递第二高电源电压或第二低电源电压；
第五电源轨，用于在应用了DVFS和PG时选择性地传递第二高电源电压或第二低电源电压或者阻断第二高电源电压和第二低电源电压的传输；以及
控制开关块，包括多个开关，用于控制第一至第五电源轨之间的一个或多个电源电压的传输，
其中，基于所述控制开关块的控制，第五电源轨选择性地连接到第四电源轨，并且进一步地选择性地连接到第二电源轨和第三电源轨中的至少一个。
18.根据权利要求17所述的存储器件，
其中，所述存储器件从外部电源管理集成电路接收第一电源电压、第二高电源电压和第二低电源电压，以及
其中，第一电源电压具有比第二高电源电压更高的电压电平，并且第二高电源电压具有比第二低电源电压更高的电压电平。
19.根据权利要求17所述的存储器件，其中，所述控制开关块包含：
第一DVFS开关，连接在所述第二电源轨和第四电源轨之间；
第二DVFS开关，连接在所述第三电源轨和第四电源轨之间；
第一PG开关，连接在所述第四电源轨和第五电源轨之间；以及
第二PG开关，连接在所述第二电源轨和第五电源轨之间。
20.根据权利要求19所述的存储器件，进一步包含连接在所述第三电源轨和第五电源轨之间的第三PG开关。
CN201810809422.1A 2017-07-20 2018-07-20 包括多个电源轨的存储器件和操作其的方法 Active CN109285581B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2017-0092261 2017-07-20
KR20170092261 2017-07-20
KR10-2018-0078936 2018-07-06
KR1020180078936A KR102477269B1 (ko) 2017-07-20 2018-07-06 다수의 파워 레일들을 갖는 메모리 장치 및 그 동작방법

Publications (2)

Publication Number Publication Date
CN109285581A CN109285581A (zh) 2019-01-29
CN109285581B true CN109285581B (zh) 2023-10-31

Family

ID=63014449

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810809422.1A Active CN109285581B (zh) 2017-07-20 2018-07-20 包括多个电源轨的存储器件和操作其的方法

Country Status (3)

Country Link
US (1) US10529407B2 (zh)
EP (1) EP3454171A3 (zh)
CN (1) CN109285581B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220198022A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Secure device power-up apparatus and method

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6974549B1 (ja) 2020-07-17 2021-12-01 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. メモリ装置およびその入出力バッファ制御方法
US11342007B2 (en) * 2020-08-10 2022-05-24 Micron Technology, Inc. Capacitance allocation based on system impedance
US20220406357A1 (en) * 2021-06-18 2022-12-22 Micron Technology, Inc. Multi-Rail Power Transition
KR20230063019A (ko) * 2021-11-01 2023-05-09 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US20230154509A1 (en) * 2021-11-16 2023-05-18 Samsung Electronics Co., Ltd. Memory device, method of driving the memory device, and method of driving host device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886561A (en) * 1996-11-18 1999-03-23 Waferscale Integration, Inc. Backup battery switch
CN102053700A (zh) * 2009-11-06 2011-05-11 三星电子株式会社 动态缩放微处理器的功率水平的方法
CN105528048A (zh) * 2014-10-20 2016-04-27 三星电子株式会社 片上***的电力路径控制器
CN106095037A (zh) * 2015-04-30 2016-11-09 联发科技股份有限公司 处理设备以及相关控制方法

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070109429A (ko) 2006-05-11 2007-11-15 주식회사 하이닉스반도체 플래시 메모리 소자의 배치 구조
KR100791072B1 (ko) 2006-07-18 2008-01-02 삼성전자주식회사 반도체 장치의 승압 전압 발생기 및 이를 이용한 반도체메모리 장치
KR100806127B1 (ko) 2006-09-06 2008-02-22 삼성전자주식회사 피크 커런트를 감소시키는 파워 게이팅 회로 및 파워게이팅 방법
WO2009078081A1 (ja) 2007-12-14 2009-06-25 Fujitsu Limited 半導体集積回路
TW201122753A (en) 2009-12-29 2011-07-01 Ind Tech Res Inst Voltage scaling systems
US9768119B2 (en) * 2010-07-28 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for mitigating dynamic IR voltage drop and electromigration affects
FR2967796A1 (fr) 2010-11-18 2012-05-25 St Microelectronics Sa Procede et systeme de gestion de l'alimentation d'un composant, par exemple un processeur et d'une memoire, par exemple une memoire cache dudit processeur
US8415972B2 (en) 2010-11-17 2013-04-09 Advanced Micro Devices, Inc. Variable-width power gating module
US9337660B1 (en) 2011-12-13 2016-05-10 Marvell Israel (M.I.S.L) Ltd. Switching arrangement for power supply from multiple power sources
WO2013147742A1 (en) 2012-03-26 2013-10-03 Intel Corporation Methods and systems to selectively boost an operating voltage of, and controls to an 8t bit-cell array and/or other logic blocks
US8669611B2 (en) 2012-07-11 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for power MOS transistor
EP2920874A1 (en) 2012-11-14 2015-09-23 Zentrum Mikroelektronik Dresden AG System-on-chip with dc-dc converters
KR101746309B1 (ko) 2012-12-27 2017-06-12 인텔 코포레이션 동적 전력 및 피크 전류를 낮추기 위한 sram 비트라인과 기입 보조 장치 및 방법과, 듀얼 입력 레벨-쉬프터
US9820229B2 (en) 2013-04-05 2017-11-14 Qualcomm Incorporated Dynamic voltage and frequency scaling in wireless modems
KR102088808B1 (ko) * 2013-04-19 2020-03-13 삼성전자주식회사 듀얼 파워 레일을 포함하는 시스템 온 칩 및 그것의 전압 공급 방법
US9647453B2 (en) 2013-08-02 2017-05-09 Samsung Electronics Co., Ltd. Dual supply memory
US9595526B2 (en) * 2013-08-09 2017-03-14 Apple Inc. Multi-die fine grain integrated voltage regulation
US8786130B1 (en) 2013-08-23 2014-07-22 Inoso, Llc Method of forming an electromechanical power switch for controlling power to integrated circuit devices and related devices
US9948292B2 (en) 2013-11-12 2018-04-17 Telephonics Corporation Bidirectional integrated CMOS switch
US9595307B2 (en) 2014-05-22 2017-03-14 Samsung Electronics Co., Ltd. Volatile memory device and system-on-chip including the same
US9634486B2 (en) * 2014-07-09 2017-04-25 Qualcomm Incorporated Dynamic power rail control for clusters of loads
JP2016035995A (ja) 2014-08-04 2016-03-17 株式会社東芝 半導体集積回路装置
JP6425475B2 (ja) 2014-09-10 2018-11-21 キヤノン株式会社 電源の機械式スイッチを制御可能な情報処理装置およびその制御方法、並びにプログラム
US9882472B2 (en) 2014-09-25 2018-01-30 Intel Corporation Techniques for power supply topologies with capacitance management to reduce power loss associated with charging and discharging when cycling between power states
KR102275497B1 (ko) 2014-10-20 2021-07-09 삼성전자주식회사 전원 경로 제어기를 포함하는 시스템 온 칩 및 전자 기기
WO2016099567A1 (en) * 2014-12-19 2016-06-23 Hewlett Packard Enterprise Development Lp Flushing data content in response to a power loss event to a processor
US9652026B2 (en) * 2014-12-21 2017-05-16 Qualcomm Incorporated System and method for peak dynamic power management in a portable computing device
US9606616B2 (en) * 2015-03-13 2017-03-28 International Business Machines Corporation Device and method for reconfigurable power conversion
US9977480B2 (en) * 2015-04-15 2018-05-22 Qualcomm Incorporated Selective coupling of power rails to a memory domain(s) in a processor-based system
US10050448B2 (en) * 2015-04-15 2018-08-14 Qualcomm Incorporated Providing current cross-conduction protection in a power rail control system
KR102338365B1 (ko) * 2015-04-24 2021-12-09 삼성전자주식회사 레이아웃 분리 방법 및 레이아웃 분리 시스템
US9645635B2 (en) 2015-05-26 2017-05-09 Nvidia Corporation Selective power gating to extend the lifetime of sleep FETs
DE112016002532T5 (de) * 2015-06-05 2018-03-01 Samuel P. Kho Systeme und Verfahren für eine lochrasterplattenartige gedruckte Leiterplatte
KR102349417B1 (ko) * 2015-07-16 2022-01-10 삼성전자 주식회사 전압 강하를 개선할 수 있는 구조를 갖는 반도체 장치와 이를 포함하는 장치
US9654101B2 (en) * 2015-07-30 2017-05-16 Qualcomm Incorporated Integrated circuit power rail multiplexing
US20170070225A1 (en) * 2015-09-08 2017-03-09 Qualcomm Incorporated Power gating devices and methods
US10771001B2 (en) * 2015-09-11 2020-09-08 Invertedpower Pty Ltd Controller for an inductive load having one or more inductive windings
US9733684B2 (en) 2015-09-14 2017-08-15 Samsung Electronics Co., Ltd. System and method for controlling power consumption
US10001822B2 (en) * 2015-09-22 2018-06-19 Intel Corporation Integrating a power arbiter in a processor
US9929087B2 (en) * 2015-11-16 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd Enhancing integrated circuit density with active atomic reservoir
US9767240B2 (en) * 2015-11-19 2017-09-19 Globalfoundries Inc. Temperature-aware integrated circuit design methods and systems
US20170147053A1 (en) 2015-11-23 2017-05-25 Mediatek Inc. Application driven dynamic voltage and frequency scaling method and associated machine readable medium
GB2545408B (en) 2015-12-10 2019-11-20 Advanced Risc Mach Ltd Data buffer
US9978437B2 (en) 2015-12-11 2018-05-22 Micron Technology, Inc. Apparatuses and methods for dynamic voltage and frequency switching for dynamic random access memory
US9921916B2 (en) * 2015-12-18 2018-03-20 Intel Corporation Management of power loss in a memory device
US9852859B2 (en) * 2015-12-28 2017-12-26 Qualcomm Incorporated Adjustable power rail multiplexing
US10073511B2 (en) * 2016-03-31 2018-09-11 Qualcomm Incorporated Apparatus and methods for embedded current measurements for performance throttling
US10684671B2 (en) 2016-05-27 2020-06-16 Qualcomm Incorporated Adaptively controlling drive strength of multiplexed power from supply power rails in a power multiplexing system to a powered circuit
US10078358B2 (en) * 2016-06-02 2018-09-18 Qualcomm Incorporated System and method for reducing power delivery network complexity through local power multiplexers
US9990022B2 (en) * 2016-06-30 2018-06-05 Qualcomm Incorporated Adaptive power multiplexing with a power distribution network
US10522569B2 (en) * 2016-08-26 2019-12-31 Apple Inc. High SNR pixel design
US10254811B2 (en) * 2016-09-23 2019-04-09 Advanced Micro Devices, Inc. On-chip power sequence validator and monitor
US10754404B2 (en) * 2016-09-30 2020-08-25 Intel Corporation Compensation control for variable power rails
US10020261B2 (en) * 2016-10-14 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Split rail structures located in adjacent metal layers
US20180159431A1 (en) * 2016-12-02 2018-06-07 International Business Machines Corporation Free programmable power supply array
US10347546B2 (en) * 2016-12-23 2019-07-09 Globalfoundries Inc. Integrated circuit structure including power rail and tapping wire with method of forming same
CN106873696B (zh) 2017-03-20 2018-03-20 东南大学 一种自适应快速电源电压调节***

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886561A (en) * 1996-11-18 1999-03-23 Waferscale Integration, Inc. Backup battery switch
CN102053700A (zh) * 2009-11-06 2011-05-11 三星电子株式会社 动态缩放微处理器的功率水平的方法
CN105528048A (zh) * 2014-10-20 2016-04-27 三星电子株式会社 片上***的电力路径控制器
CN106095037A (zh) * 2015-04-30 2016-11-09 联发科技股份有限公司 处理设备以及相关控制方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220198022A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Secure device power-up apparatus and method

Also Published As

Publication number Publication date
US20190027206A1 (en) 2019-01-24
CN109285581A (zh) 2019-01-29
EP3454171A3 (en) 2019-04-10
US10529407B2 (en) 2020-01-07
EP3454171A2 (en) 2019-03-13

Similar Documents

Publication Publication Date Title
CN109285581B (zh) 包括多个电源轨的存储器件和操作其的方法
US6798711B2 (en) Memory with address management
US6356500B1 (en) Reduced power DRAM device and method
EP3401913B1 (en) Semiconductor device
CN110310686B (zh) 存储器元件及其电源控制方法
US10541019B2 (en) Apparatuses and methods for dynamic voltage and frequency switching for dynamic random access memory
JP2011123970A (ja) 半導体記憶装置
US5804893A (en) Semiconductor device with appropriate power consumption
US10607660B2 (en) Nonvolatile memory device and operating method of the same
US8699291B1 (en) Memory circuitry with dynamic power control
US7974140B2 (en) Semiconductor device having a mode register and a plurality of voltage generators
JP2005537602A (ja) メモリマトリクスの複数の横列に対して同時書き込みを行うデバイス
CN115413357A (zh) 供电电压选择电路
USRE36159E (en) Semiconductor integrated circuit device having built-in voltage drop circuit
WO2019146623A1 (en) Marching memory and computer system
JP4822828B2 (ja) 不揮発性記憶装置
KR102477269B1 (ko) 다수의 파워 레일들을 갖는 메모리 장치 및 그 동작방법
CN110853684B (zh) 用于向半导体芯片供应电力供应电压的设备
CN109285578B (zh) 包括动态电压和频率缩放开关的存储器件及其操作方法
JP2002352581A (ja) 半導体集積回路
KR100482370B1 (ko) 게이트 산화막의 두께가 다른 반도체장치
US6700830B2 (en) Semiconductor integrated circuit
US20050162960A1 (en) Semiconductor integrated circuit device
JP2004199849A (ja) 入／出力の帯域幅を調節可能なメモリ装置
KR19990048155A (ko) 저 전원 전압으로 동작하는 반도체 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant